ES2237185T3 - Convertidor analogico-digital flash de tipo capacitivo. - Google Patents
Convertidor analogico-digital flash de tipo capacitivo.Info
- Publication number
- ES2237185T3 ES2237185T3 ES99959149T ES99959149T ES2237185T3 ES 2237185 T3 ES2237185 T3 ES 2237185T3 ES 99959149 T ES99959149 T ES 99959149T ES 99959149 T ES99959149 T ES 99959149T ES 2237185 T3 ES2237185 T3 ES 2237185T3
- Authority
- ES
- Spain
- Prior art keywords
- positive
- negative
- signal
- node
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Stroboscope Apparatuses (AREA)
Abstract
Circuito electrónico para un convertidor analógico-digital flash de tipo capacitivo destinado a convertir la relación de la primera y la segunda señales analógicas en una representación de código digital mediante una matriz de ramas de comparador capacitivo paralelas, cada una de las cuales calcula un bit del código digital simultáneamente según su índice de matriz, en el que la primera señal analógica se aplica en forma de una diferencia de tensión entre los primeros nodos de señal que comprenden un primer nodo positivo de señal y un primer nodo negativo de señal, y la segunda señal analógica se aplica en forma de una diferencia de tensión entre los segundos nodos de señal que comprenden un segundo nodo positivo de señal y un segundo nodo negativo de señal, comprendiendo cada rama: (i) un comparador que presenta un nodo positivos de entrada, un nodo negativo de entrada, un nodo positivo de salida y un nodo negativo de salida, (ii) un primer y un segundo condensadores positivo que presentan una placa positiva común conectada al nodo positivo de entrada del comparador, (iii) un primer y un segundo condensadores negativos que presentan una placa negativa común conectada al nodo negativo de entrada del comparador.
Description
Convertidor analógico-digital
flash de tipo capacitivo.
La presente invención se refiere a los
convertidores analógico-digitales (ADC) y, en
particular, a los circuitos para convertidores ADC flash con
ponderación capacitiva precisa, conversión en un ciclo de reloj,
control simple, entradas intercambiables y conversión lineal o no
lineal.
La capacitancia es el recurso más preciso de
muchos de los procedimientos de integración a muy gran escala
(VLSI). Esta es una de las razones por las cuales muchos ADC
utilizan condensadores y el principio de la redistribución de la
carga. En las arquitecturas más compactas de técnica anterior, la
conversión no se lleva a cabo en paralelo, sino en muchas etapas
para ahorrar hardware (véase, por ejemplo, la patente US nº
4.831.381, la patente US nº 4.517.549, la patente US nº 4.129.863 y
la patente US nº 4.922.252). Estos ADC se caracterizan por una
utilización eficaz del hardware, pero no pueden utilizarse a
velocidades muy altas, debido a que se necesitan muchos ciclos de
reloj para la conversión.
Los convertidores flash efectúan la conversión en
paralelo y, por lo común, en un ciclo de reloj. La mayor parte de
las arquitecturas de n bits de la técnica anterior utilizan
una escalera resistiva con 2^{n} resistencias para generar una
serie de 2^{n} tensiones de referencia, y 2^{n} comparadores en
paralelo para comparar la tensión de entrada con la pluralidad de
tensiones de referencia. En estas arquitecturas, debe tomarse en
consideración la resistencia del conmutador que conecta la escalera
resistiva con la tensión de referencia.
La patente US nº 4.742.330 da a conocer un ADC
flash de tipo capacitivo. Este ADC lleva a cabo la conversión de
2n bits, utilizando 2^{n} ramas paralelas en tres etapas.
En la primera etapa, tiene lugar la anulación del desfase. En la
segunda y la tercera etapa se obtienen, respectivamente, los
n bits más significativos (MSB) y los n bits menos
significativos (LSB). La operación de la segunda etapa está
estrechamente relacionada con la de la arquitectura ADC flash de
tipo clásico con una escalera resistiva como la descrita
anteriormente. Los MSB determinan el rango aproximado {V_{i},
V_{i+1}} dentro del cual se halla la señal de entrada. En la
tercera etapa, se determinan los LSB dividiendo el rango aproximado
de tensiones {V_{i}, V_{i+1}} por 2^{n} niveles de tensión
exacta, utilizando 2^{n} ramas paralelas que contienen cada una
log_{2}n condensadores con ponderación binaria. Algunos de
estos condensadores se conectan a V_{i}y otros a V_{i+1} para
interpolar entre las dos extremidades. Los 2^{n} comparadores
comparan la tensión de entrada con las 2^{n} tensiones de
referencia exactas generadas en paralelo.
En el documento US nº 5600186 se representa un
circuito divisor de tensión del condensador.
Una característica general de las
implementaciones de ADC de técnica anterior es que las arquitecturas
no son simétricas respecto de las dos tensiones de entrada (es
decir, la tensión de referencia y la tensión de la señal que se está
convirtiendo). En general, se supone también que la tensión de
referencia no varía con el tiempo. A continuación, se da a conocer
un principio que supera estas limitaciones.
El objetivo de la presente invención es
proporcionar un circuito electrónico para un ADC flash de tipo
capacitivo que mejore o supere una o más de las desventajas de los
circuitos de ADC flash de tipo capacitivo conocidos.
Será deseable que:
- \bullet
- la arquitectura del circuito sea simétrica con respecto a las dos tensiones de entrada, de tal forma que la tensión de referencia y la tensión de la señal que se está convirtiendo sean intercambiables durante el funcionamiento,
- \bullet
- la tensión de referencia pueda variar con el tiempo y, además, pueda tener componentes de frecuencia tan altos como la tensión de la señal que se está convirtiendo,
- \bullet
- el circuito electrónico se beneficie del cálculo con los elementos más precisos de los procedimientos VLSI, es decir, los condensadores,
- \bullet
- el circuito electrónico efectúe la conversión analógico-digital en un ciclo de reloj y
- \bullet
- la arquitectura sea fácil de controlar.
La presente invención consiste en un circuito
electrónico para un convertidor analógico-digital
flash de tipo capacitivo destinado a convertir la relación de la
primera y la segunda señales analógicas en una representación de
código digital mediante una matriz de ramas de comparador capacitivo
paralelas, cada una de las cuales calcula un bit del código digital
simultáneamente según su índice de matriz, en el que la primera
señal analógica se aplica en forma de una diferencia de tensión
entre los primeros nodos de señal que comprenden un primer nodo
positivo de señal y un primer nodo negativo de señal, y la segunda
señal analógica se aplica en forma de una diferencia de tensión
entre los segundos nodos de señal que comprenden un segundo nodo
positivo de señal y un segundo nodo negativo de señal,
comprendiendo cada rama:
- (i)
- un comparador que presenta un nodo positivos de entrada, un nodo negativo de entrada, un nodo positivo de salida y un nodo negativo de salida,
- (ii)
- un primer y un segundo condensadores positivo que presentan una placa positiva común conectada al nodo positivo de entrada del comparador,
- (iii)
- un primer y un segundo condensadores negativos que presentan una placa negativa común conectada al nodo negativo de entrada del comparador, y
- (iv)
- un primer y un segundo conmutadores de retroalimentación; y
en el que el primer y el segundo
condensadores positivos presentan también, respectivamente, una
primera y una segunda placas positivas opuestas que están conectadas
respectivamente de forma conmutable con el primer y el segundo nodo
de señal, y el primer y el segundo condensadores negativos presentan
también, respectivamente, una primera y una segunda placa negativa
opuesta que están conectadas respectivamente de forma conmutable con
el primer y el segundo nodos de
señal.
Preferentemente, la conversión
analógico-digital se lleva a cabo en un ciclo de
reloj que comprende una primera y una segunda etapa.
Preferentemente, el código digital es un código
de termómetro digital.
Preferentemente, en la primera etapa del ciclo de
reloj, la primera placa positiva opuesta se conecta al primer nodo
positivo de la señal y la segunda placa positiva opuesta se conecta
al segundo nodo negativo de la señal, la primera placa negativa
opuesta se conecta al primer nodo negativo de la señal y la segunda
placa negativa opuesta se conecta al segundo nodo positivo de la
señal, y el primer conmutador de retroalimentación conecta el nodo
negativo de salida con el nodo positivo de entrada del comparador y
el segundo conmutador de retroalimentación conecta el nodo positivo
de salida con el nodo negativo de entrada del comparador; y en la
segunda etapa del ciclo de reloj, la primera placa positiva opuesta
se conecta al primer nodo negativo de la señal y la segunda placa
positiva opuesta se conecta al segundo nodo positivo de la señal, la
primera placa negativa opuesta se conecta al primer nodo positivo de
la señal y la segunda placa negativa opuesta se conecta al segundo
nodo negativo de la señal, y tanto el primer como el segundo
conmutadores de retroalimentación están abiertos, obteniéndose de
este modo un bit del código digital mediante la polaridad de la
diferencia de tensión entre los nodos positivos y negativos de
salida del comparador.
Preferentemente, las capacitancias de los
respectivos primeros condensadores positivos, primeros condensadores
negativos, segundos condensadores positivos y segundos condensadores
negativos son diferentes en cada rama, según el índice de matriz de
dicha rama.
Preferentemente, en cualquier rama, la
capacitancia del primer condensador positivo es sustancialmente
igual a la capacitancia del primer condensador negativo y la
capacitancia del segundo condensador positivo es sustancialmente
igual a la capacitancia del segundo condensador negativo.
Preferentemente, en cualquier rama, la relación
de las capacitancias del primer y el segundo condensador positivo es
una función lineal del índice de matriz de dicha rama, para
proporcionar de este modo una conversión lineal entre la relación de
la primera y la segunda señal analógica y el código digital.
Alternativamente, es preferible que en cualquier
rama la relación de las capacitancias del primer condensador
positivo y el segundo condensador positivo sea una función no lineal
del índice de matriz de dicha rama, para proporcionar de este modo
una conversión no lineal entre la relación de la primera y la
segunda señales analógicas y el código digital.
Preferentemente, las relaciones de las
capacitancias de los respectivos condensadores de las diferentes
ramas están espaciadas linealmente en función del índice de
matriz.
Alternativamente, es preferible que las
relaciones de las capacitancias de los respectivos condensadores de
las diferentes ramas estén espaciadas no linealmente en función del
índice de matriz.
Preferentemente, la primera señal analógica
corresponde a la función seno del ángulo de fase de una señal
periódica, la segunda señal analógica corresponde a la función
coseno del ángulo de fase de la señal periódica y, en cualquier
rama, la relación de las capacitancias del primer condensador
positivo y el segundo condensador positivo es una función tangente
de una función lineal del índice de matriz de dicha rama,
proporcionándose de este modo una conversión lineal entre el ángulo
de fase y la representación del código digital de este ángulo de
fase.
La Figura 1 representa un circuito electrónico
que ilustra el principio básico de la comparación capacitiva de dos
señales analógicas.
La Figura 2 representa la correspondiente
disposición diferencial del circuito electrónico representado en la
Figura 1.
La Figura 3 representa un circuito electrónico
para un ADC flash de tipo capacitivo según la presente
invención.
La Figura 4 representa una vista detallada de una
rama de comparador capacitivo de la Figura 3.
La Figura 5 representa las dos etapas de un ciclo
de reloj de la conversión analógico-digital,
llevadas a cabo por el circuito electrónico según la presente
invención.
La Figura 1 muestra el principio que es la base
del circuito electrónico del ADC flash de tipo capacitivo según la
presente invención. Las señales analógicas de entrada
\DeltaV_{x}, \DeltaV_{r} y la señal de salida
\DeltaV_{out} son transiciones de tensión, en vez de las
correspondientes tensiones V_{x},V_{r} y V_{out}. En una
descripción convencional de un ADC, la señal de entrada V_{x}
podría ser la tensión de la señal que se compara con las
proporciones predefinidas de la tensión de referencia V_{r}. No
obstante, en esta realización de la presente invención, el circuito
debe ser simétrico respecto a las dos señales de entrada y, por lo
tanto, no existe ninguna referencia fija y entonces V_{r} y
V_{x} se pueden intercambiar.
En la descripción siguiente, se hace referencia a
una placa de condensador con el término "placa común" cuando la
placa es compartida con la placa de otro condensador, y se utiliza
el término "placa opuesta" para designar placas que no se
comparten. La idea básica de la comparación capacitiva es que las
dos transiciones de tensión de entrada se aplican a las placas
opuestas de los condensadores, como se muestra en la Figura 1. Las
transiciones son de signo contrario; es decir, una transición
disminuye la tensión de la placa común de los condensadores,
mientras que la otra transición la aumenta. Cuanto más grande sea el
condensador, mayor será la influencia de la entrada respectiva.
Utilizando el principio de conservación de la
carga, se puede calcular la transición de tensión de salida que se
aplica a la entrada del comparador de la Figura 1 de la siguiente
forma:
[ec. 1]\Delta
V_{out} = \frac{\Delta V_{r} \cdot C_{r} - \Delta V_{x} \cdot
C_{x}}{C_{r} + C_{x} +
C_{0}}
siendo \DeltaV_{x} y
\DeltaV_{r} las transiciones de tensión de entrada, C_{x} y
C_{r} los respectivos valores de capacitancia y C_{0} la
capacitancia parásita entre la placa común y tierra. Se supone que,
antes de aplicar las transiciones de tensión de entrada, V_{out} =
0, por lo tanto, después de aplicar la transición de tensión de
entrada, la salida del comparador dependerá del signo de la
transición de tensión de salida. La salida "Bit" del comparador
será 1 si V_{out} aumenta, o será -1 si V_{out} disminuye. A
partir de la ecuación 1, se obtiene la salida del
comparador:
En consecuencia, el circuito del comparador
capacitivo compara la relación de las transiciones de tensión de
entrada con la relación predefinida de las capacitancias
C_{x}/C_{r}.
En la Figura 2, se representa la correspondiente
disposición diferencial del circuito electrónico mostrado en la
Figura 1. Uno de los beneficios de la disposición diferencial es que
tanto las transiciones de tensión positivas como las negativas
pueden generarse simplemente invirtiendo la polaridad de las señales
diferenciales.
En la Figura 3, se representa una realización de
un ADC flash de tipo capacitivo según la presente invención,
destinado a convertir la relación de la primera y la segunda señales
analógicas en un código digital, mediante una matriz de ramas
paralelas de comparadores capacitivos. En esta realización, el
código digital ilustrado es un código de termómetro digital. Por lo
tanto, por ejemplo, una representación en 8 bits del número decimal
"5" será 00011111 y la representación en 8 bits del número
decimal "6" será 00111111, etc. Debe sobrentenderse que, según
la presente invención, es posible aplicar también otros códigos
digitales aparte de los códigos de termómetro. La conversión
analógico-digital se lleva a cabo en un ciclo de
reloj 33 que comprende una primera etapa 31 y una segunda etapa 32,
representadas en la Figura 5. En la primera etapa 31, tiene lugar la
anulación del desfase, mientras que en la segunda etapa 32 tiene
lugar la verdadera conversión analógico-digital. La
Figura 4 representa una vista detallada de la rama del comparador
capacitivo 10 de la Figura 3.
En la primera etapa, representada en las Figuras
3 y 4 con todos los conmutadores en la posición "1", los
conmutadores 11 y 12 se hallan en una primera configuración, de tal
forma que la primera señal analógica V_{x} presenta realmente una
polaridad positiva, mientras que la segunda señal analógica V_{r}
presenta realmente una polaridad negativa. Por lo tanto, la primera
placa positiva opuesta 20a del primer condensador positivo 20 se
conecta al primer nodo positivo de la señal 11a del conmutador 11, y
la segunda placa positiva opuesta 18a del segundo condensador
positivo 18 se conecta al segundo nodo negativo de la señal 12b del
conmutador 12. La primera placa negativa opuesta 21a del primer
condensador negativo 21 se conecta al primer nodo negativo de la
señal 11b del conmutador 11, y la segunda placa negativa opuesta 19a
del segundo condensador negativo 19 se conecta al segundo nodo
positivo de la señal 12a del conmutador 12. El primer conmutador de
retroalimentación 13 conecta el nodo negativo de salida 16 al nodo
de entrada positivo 22 del comparador 15, y el segundo conmutador de
retroalimentación 14 conecta el nodo positivo de salida 17 al nodo
negativo de entrada 23 del comparador 15. La retroalimentación
negativa a través de los conmutadores de retroalimentación cerrados
13, 14 determina que la tensión diferencial entre el nodo positivo
de entrada 22 y el nodo negativo de entrada 23, y la tensión
diferencial entre el nodo positivo de salida 17 y el nodo negativo
de salida 16 del comparador 15 tomen ambas el valor cero.
En la segunda etapa, no representada pero similar
a las Figuras 3 y 4, excepto porque todos los conmutadores se hallan
en la posición "2", los conmutadores 11 y 12 presentan una
segunda configuración, de tal forma que la primera señal analógica
V_{x} tiene realmente una polaridad negativa, mientras que la
segunda señal analógica V_{r} tiene realmente una polaridad
positiva. Por consiguiente, la primera placa positiva opuesta 20a
del primer condensador positivo 20 se conecta al primer nodo
negativo de la señal 11b del conmutador 11, y la segunda placa
positiva opuesta 18a del segundo condensador positivo 18 se conecta
al segundo nodo positivo de la señal 12a del conmutador 12. La
primera placa negativa opuesta 21a del primer condensador negativo
21 se conecta al primer nodo positivo de la señal 11a del conmutador
11, y la segunda placa negativa opuesta 19a del segundo condensador
negativo 19 se conecta al segundo nodo negativo de la señal 12b del
conmutador 12. Los conmutadores de retroalimentación 13, 14 están
abiertos, obteniéndose de este modo un bit del código de termómetro
mediante la polaridad de la diferencia de tensión entre el nodo
positivo de salida 17 y el nodo negativo de salida 16 del comparador
15.
Las relaciones de capacitancia de la matriz de
ramas de comparador capacitivo paralelas definen los niveles de
referencia para la conversión analógico-digital. La
descripción siguiente se refiere a la rama de comparador capacitivo
10, representada de forma detallada en la Figura 4. Debe observarse
que todas las ramas paralelas presentan un circuito electrónico
similar, excepto por los valores de capacitancia concretos de los
condensadores 18, 19, 20, 21.
El número total de ramas paralelas n determina la
resolución (es decir, el número de bits) del código de termómetro
digital. Por ejemplo, si se utilizan 8 ramas paralelas de
comparadores capacitivos (n = 8), la salida del ADC tendrá
una resolución de 8 bits. En este contexto, debe observarse que con
una resolución de 8 bits en el caso de un código de termómetro sólo
se codifican 8 niveles diferentes, en lugar de los 256 niveles del
caso de un código binario de 8 bits no redundante. Todas las
n ramas de comparador capacitivo paralelas (por ejemplo, la
rama 10) reciben las mismas transiciones de tensión correspondientes
a la primera y la segunda señal analógica y comparan la relación de
estas transiciones de tensión en paralelo, por medio de n
relaciones de capacitancia predefinidas. Las relaciones predefinidas
son la relación de las capacitancias de ponderación 20 y 18 (ó 21 y
19), es decir, C_{x}/C_{r}.
La placa común 20b/18b del primer y el segundo
condensadores positivos 18 y 20 está conectada al nodo positivo de
entrada 22 del comparador 15, y la placa común 21b/19b del primer y
el segundo condensadores negativos 21 y 19 está conectada al nodo
negativo de entrada 23 del comparador 15. Durante la segunda etapa
del ciclo de reloj, la primera placa positiva opuesta 20a del primer
condensador positivo 20 y la primera placa negativa opuesta 21a del
primer condensador negativo 21 se conectan, respectivamente, al
primer nodo negativo de la señal 11b (V_{x-}) y al primer nodo
positivo de la señal 11a (V_{x+}). Asimismo, la segunda placa
positiva opuesta 18a del segundo condensador positivo 18 y la
segunda placa negativa opuesta 19a del segundo condensador negativo
19 se conectan, respectivamente, al segundo nodo positivo de la
señal 12a (V_{r+}) y al segundo nodo negativo de la señal
(V_{r-}). Las capacitancias de los primeros condensadores positivo
y negativo 20 y 21 coinciden con exactitud (es decir, los
condensadores están diseñados para tener la misma capacitancia), al
igual que las capacitancias de los segundos condensadores positivo y
negativo 18 y 19. En consecuencia, durante esta segunda etapa del
ciclo de reloj, la transición de tensión en el nodo positivo de
entrada 22 y en el nodo negativo de entrada 23 del comparador 5
pueden obtenerse, a partir de la ecuación 1, mediante las siguientes
ecuaciones respectivas:
[ec. 3]\Delta
V_{22} = \frac{(V_{r+} - V_{r-}) \cdot C_{r} - (V_{x+} -
V_{x-})\cdot C_{x}}{C_{r} + C_{x} + C_{0}} = \frac{V_{r} \cdot C_{r}
- V_{x} \cdot C_{x}}{C_{r} + C_{x} +
C_{0}}
\vskip1.000000\baselineskip
[ec. 4]\Delta
V_{23} = \frac{(V_{r-} - V_{r+}) \cdot C_{r} - (V_{x-} - V_{x+})
\cdot C_{x}}{C_{r} + C_{x} + C_{0}} = \frac{V_{r} \cdot C_{r} +
V_{x} \cdot C_{x}}{C_{r} + C_{x} +
C_{0}}
en las que V_{r+} y V_{r-}, son
respectivamente las tensiones del segundo nodo positivo de la señal
12a y del segundo nodo negativo de la señal 12b del conmutador 12
debidas a la segunda señal analógica (tensión diferencial) V_{r}
(es decir, V_{r} = V_{r+} - V_{r-}), V_{x+} y V_{x-}, son
respectivamente las tensiones del primer nodo positivo de la señal
11a y del primer nodo negativo de la señal 11b del conmutador 11
debidas a la primera señal analógica (tensión diferencial) V_{x}
(es decir, V_{x} = V_{x+} - V_{x-})_{},C_{x} es la
capacitancia de ponderación de V_{x}, C_{r} es la capacitancia
de ponderación de V_{r} y C_{0} es la capacitancia parásita
entre las respectivas placas comunes y
tierra.
Por consiguiente, la transición de tensión
diferencial entre el nodo positivo de entrada 22 y el nodo negativo
de entrada 23 del comparador 15 se obtiene por sustracción del modo
siguiente:
[ec. 5]\Delta
V_{22,23}=2\frac{V_{r}\cdot C_{r}-V_{x}\cdot
C_{x}}{C_{r}+C_{x}+C_{0}}
En general, el n-ésimo bit del código de
termómetro, correspondiente a la transición de tensión diferencial
(binaria) entre el nodo positivo de salida 16 y el nodo negativo de
salida 17 del comparador 15, puede obtenerse de modo similar a la
ecuación 2:
La serie binaria (Bit,1; Bit,2;
Bit,3 ... Bit,n) comprende por lo tanto una
representación digital de n bits del código de termómetro de
la relación de la primera y la segunda señales analógicas (tensión
diferencial) V_{r}/V_{x}.
Para obtener un ADC lineal que efectúe la
conversión analógico-digital de la primera señal
analógica V_{x}, se aplica la segunda señal analógica V_{r} como
referencia y se disponen las relaciones de capacitancia de
ponderación como una función lineal del índice de la matriz. Por lo
tanto:
C_{x,1}/C_{r,1}=n
C_{x,2}/C_{r,2}=n-1
C_{x,3}/C_{r,3}=n-2
.
.
.
C_{x,n}/C_{r,n}=1
Puede apreciarse que, en esta realización, las
capacitancias de ponderación de la señal analógica más grande (es
decir, la tensión de referencia) son inferiores a las capacitancias
de ponderación de la señal analógica más pequeña (es decir, la señal
de tensión que va a someterse a conversión digital). Por
consiguiente, en esta disposición, las señales de entrada no son
intercambiables una vez que se han fijado las relaciones de
capacitancia.
En otras realizaciones posibles del circuito
electrónico según la presente invención, el grupo de relaciones de
capacitancia no está limitado a un vector espaciado linealmente. En
realidad, tampoco es necesario que exista mono-
tonía.
tonía.
Una de dichas realizaciones posibles es el
circuito electrónico de un ADC no lineal particular. Supongamos que
se pretende codificar el ángulo de fase \alpha de una señal
periódica, pero que el ángulo de fase \alpha no es directamente
accesible. La única información indirecta disponible acerca del
ángulo de fase \alpha consistirá en dos señales analógicas: una
proporcional a la función seno del ángulo de fase y otra
proporcional a la función coseno del ángulo de fase. Es decir:
[ec. 7]V_{r} =
c \cdot
sin(\alpha)
[ec. 8]V_{X} =
c \cdot
cos(\alpha)
Para obtener la conversión lineal del ángulo de
fase \alpha en una representación de \alpha en n bits de código
de termómetro, se calculan relaciones de capacitancias de
ponderación que sean la función tangente del ángulo de fase, es
decir, la función tangente de una función lineal del índice de la
matriz. Es decir, para un ángulo de fase \alpha que varía dentro
del rango 0 < \alpha < \pi/4:
[ec.
9]C_{xi}/C_{ri} = tan(\alpha_{i})\alpha_{i}= i\pi/4n
\ para \ i = 1 .........
n
Claims (11)
1. Circuito electrónico para un convertidor
analógico-digital flash de tipo capacitivo destinado
a convertir la relación de la primera y la segunda señales
analógicas en una representación de código digital mediante una
matriz de ramas de comparador capacitivo paralelas, cada una de las
cuales calcula un bit del código digital simultáneamente según su
índice de matriz, en el que la primera señal analógica se aplica en
forma de una diferencia de tensión entre los primeros nodos de señal
que comprenden un primer nodo positivo de señal (11a) y un primer
nodo negativo de señal (11b), y la segunda señal analógica se aplica
en forma de una diferencia de tensión entre los segundos nodos de
señal que comprenden un segundo nodo positivo de señal (12a) y un
segundo nodo negativo de señal (12b), comprendiendo cada rama:
- (i)
- un comparador (15) que presenta un nodo positivos de entrada, un nodo negativo de entrada, un nodo positivo de salida y un nodo negativo de salida,
- (ii)
- un primer y un segundo condensadores positivo (18, 20) que presentan una placa positiva común (18b, 20b) conectada al nodo positivo de entrada del comparador,
- (iii)
- un primer y un segundo condensadores negativos (19, 21) que presentan una placa negativa común (19b, 21b) conectada al nodo negativo de entrada del comparador, y
caracterizado por
- (iv)
- un primer y un segundo conmutadores de retroalimentación (13, 14); y
en el que el primer y el segundo
condensadores positivos presentan también, respectivamente, una
primera y una segunda placas positivas opuestas (18a, 20a) las
cuales están conectadas respectivamente de forma conmutable con el
primer y el segundo nodos de señal, y el primer y el segundo
condensadores negativos presentan también, respectivamente, una
primera y una segunda placa negativa opuesta (19a, 21a), que están
conectadas respectivamente de forma conmutable con el primer y el
segundo nodos de
señal.
2. Circuito electrónico según la reivindicación
1, en el que la conversión analógico-digital se
lleva a cabo en un ciclo de reloj que comprende una primera y una
segunda etapa.
3. Circuito electrónico según la reivindicación
1, en el que el código digital es un código de termómetro
digital.
4. Circuito electrónico según la reivindicación
2, en el que, en la primera etapa del ciclo de reloj, la primera
placa positiva opuesta se conecta al primer nodo positivo de la
señal y la segunda placa positiva opuesta se conecta al segundo nodo
negativo de la señal, la primera placa negativa opuesta se conecta
al primer nodo negativo de la señal y la segunda placa negativa
opuesta se conecta al segundo nodo positivo de la señal, y el primer
conmutador de retroalimentación conecta el nodo negativo de salida
con el nodo positivo de entrada del comparador y el segundo
conmutador de retroalimentación conecta el nodo positivo de salida
con el nodo negativo de entrada del comparador; y en la segunda
etapa del ciclo de reloj, la primera placa positiva opuesta se
conecta al primer nodo negativo de la señal y la segunda placa
positiva opuesta se conecta al segundo nodo positivo de la señal, la
primera placa negativa opuesta se conecta al primer nodo positivo de
la señal y la segunda placa negativa opuesta se conecta al segundo
nodo negativo de la señal, y tanto el primer como el segundo
conmutadores de retroalimentación están abiertos, obteniéndose de
este modo un bit del código digital mediante la polaridad de la
diferencia de tensión entre los nodos positivos y negativos de
salida del comparador.
5. Circuito electrónico según la reivindicación
1, en el que las capacitancias de los respectivos primer condensador
positivo, primer condensador negativo, segundo condensador positivo
y segundo condensador negativo son diferentes en cada rama, según el
índice de matriz de cada rama.
6. Circuito electrónico según la reivindicación
1, en el que en cualquier rama, la capacitancia del primer
condensador positivo es sustancialmente igual a la capacitancia del
primer condensador negativo y la capacitancia del segundo
condensador positivo es sustancialmente igual a la capacitancia del
segundo condensador negativo.
7. Circuito electrónico según la reivindicación
6, en el que en cualquier rama, la relación de las capacitancias del
primer condensador positivo y el segundo condensador positivo es una
función lineal del índice de la matriz de dicha rama,
proporcionándose de este modo una conversión lineal entre la
relación de la primera y la segunda señales analógicas y el código
digital.
8. Circuito electrónico según la reivindicación
6, en el que en cualquier rama, la relación de las capacitancias del
primer condensador positivo y el segundo condensador positivo es una
función no lineal del índice de la matriz de dicha rama,
proporcionándose de este modo una conversión no lineal entre la
relación de la primera y la segunda señales analógicas y el código
digital.
\newpage
9. Circuito electrónico según la reivindicación
1, en el que las relaciones de las capacitancias de los respectivos
condensadores de las diferentes ramas están espaciadas linealmente
como una función del índice de matriz.
10. Circuito electrónico según la reivindicación
1, en el que las relaciones de las capacitancias de los respectivos
condensadores de las diferentes ramas están espaciadas no
linealmente como una función del índice de matriz.
11. Circuito electrónico según la reivindicación
8, en el que la primera señal analógica corresponde a la función
seno del ángulo de fase de una señal periódica, la segunda señal
analógica corresponde a la función coseno del ángulo de fase de la
señal periódica y, en cualquier rama, la relación de las
capacitancias del primer condensador positivo y el segundo
condensador positivo es una función tangente de una función lineal
del índice de matriz de dicha rama, proporcionándose de este modo
una conversión lineal entre el ángulo de fase y la representación
del código digital de dicho ángulo de fase.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPP7828A AUPP782898A0 (en) | 1998-12-22 | 1998-12-22 | Capacitive flash analog to digital converter |
| AUPP782898 | 1998-12-22 | ||
| AUPQ1097A AUPQ109799A0 (en) | 1999-06-22 | 1999-06-22 | Capacitive flash analog to digital converter |
| AUPP109799 | 1999-06-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2237185T3 true ES2237185T3 (es) | 2005-07-16 |
Family
ID=25645950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99959149T Expired - Lifetime ES2237185T3 (es) | 1998-12-22 | 1999-12-01 | Convertidor analogico-digital flash de tipo capacitivo. |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6617994B1 (es) |
| EP (1) | EP1142126B1 (es) |
| JP (1) | JP2002533973A (es) |
| KR (1) | KR20010108035A (es) |
| CN (1) | CN1146113C (es) |
| AT (1) | ATE290267T1 (es) |
| AU (1) | AU752073B2 (es) |
| BR (1) | BR9917065A (es) |
| CA (1) | CA2356341A1 (es) |
| DE (1) | DE69924013T2 (es) |
| ES (1) | ES2237185T3 (es) |
| MX (1) | MXPA01006423A (es) |
| WO (1) | WO2000038326A1 (es) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046179B1 (en) * | 2004-02-13 | 2006-05-16 | National Semiconductor Corporation | Apparatus and method for on-chip ADC calibration |
| US7403150B1 (en) * | 2006-09-20 | 2008-07-22 | Alvand Technologies, Inc. | Analog-to-digital converter architecture using a capacitor array structure |
| US8497690B2 (en) * | 2008-10-27 | 2013-07-30 | Microchip Technology Incorporated | Automated capacitive touch scan |
| JP6503198B2 (ja) * | 2015-03-05 | 2019-04-17 | エイブリック株式会社 | 比較回路およびセンサ装置 |
| US10044321B2 (en) * | 2016-08-02 | 2018-08-07 | Samsung Electronics Co., Ltd | System and method for linearizing a transmitter by rejecting harmonics at mixer output |
| US10582854B2 (en) * | 2016-08-05 | 2020-03-10 | Vital Connect, Inc. | Temperature sensor for measuring thermistor resistance |
| TWI819537B (zh) * | 2022-03-22 | 2023-10-21 | 瑞昱半導體股份有限公司 | 以比較器為核心的切換電容式電路 |
| EP4391379A1 (en) * | 2022-12-21 | 2024-06-26 | Stmicroelectronics (Grenoble 2) Sas | Differential comparator circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4129863A (en) * | 1977-10-03 | 1978-12-12 | Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
| US4517549A (en) * | 1980-08-25 | 1985-05-14 | Oki Electric Industry Co., Ltd. | Weighted capacitor analogue-digital converters |
| DE3069190D1 (de) | 1980-12-11 | 1984-10-18 | Itt Ind Gmbh Deutsche | Mos-parallel a/d converter |
| US4395732A (en) * | 1981-08-19 | 1983-07-26 | Motorola Inc. | Statistically adaptive analog to digital converter |
| DE3586187T2 (de) * | 1984-07-23 | 1992-12-03 | Nippon Electric Co | Analog-digital-wandler. |
| DE3750797D1 (de) | 1986-09-01 | 1995-01-12 | Siemens Ag | Analog-Digital-Umsetzer mit Kapazitätsnetzwerk. |
| US4742330A (en) * | 1987-05-01 | 1988-05-03 | The Regents Of The University Of California | Flash A/D converter using capacitor arrays |
| US4831381A (en) * | 1987-08-11 | 1989-05-16 | Texas Instruments Incorporated | Charge redistribution A/D converter with reduced small signal error |
| US5214430A (en) | 1989-01-31 | 1993-05-25 | Zdzislaw Gulczynski | Ladderless true flash analog-to-digital converter with automatic calibration |
| JPH03206730A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | アナログ・ディジタル変換回路 |
| US5138319A (en) | 1990-08-30 | 1992-08-11 | Harris Corporation | Two stage a/d converter utilizing dual multiplexed converters with a common converter |
| JP3235696B2 (ja) * | 1993-09-20 | 2001-12-04 | 株式会社鷹山 | 多段スイッチ回路 |
| KR950010763B1 (ko) * | 1993-12-03 | 1995-09-22 | 재단법인한국전자통신연구소 | 커패시터형 전압분배기 회로 |
| JPH09148932A (ja) * | 1995-11-21 | 1997-06-06 | Fuji Xerox Co Ltd | Ａｄ変換器 |
| US6268813B1 (en) * | 1997-08-29 | 2001-07-31 | Texas Instruments Incorporated | Self-test for charge redistribution analog-to-digital converter |
| US6097326A (en) * | 1998-05-26 | 2000-08-01 | National Semiconductor Corporation | Algorithmic analog-to-digital converter with reduced differential non-linearity and method |
-
1999
- 1999-12-01 EP EP99959149A patent/EP1142126B1/en not_active Expired - Lifetime
- 1999-12-01 CA CA002356341A patent/CA2356341A1/en not_active Abandoned
- 1999-12-01 KR KR1020017007852A patent/KR20010108035A/ko active IP Right Grant
- 1999-12-01 MX MXPA01006423A patent/MXPA01006423A/es not_active IP Right Cessation
- 1999-12-01 JP JP2000590301A patent/JP2002533973A/ja active Pending
- 1999-12-01 BR BR9917065-5A patent/BR9917065A/pt not_active IP Right Cessation
- 1999-12-01 US US09/868,612 patent/US6617994B1/en not_active Expired - Fee Related
- 1999-12-01 WO PCT/AU1999/001063 patent/WO2000038326A1/en active IP Right Grant
- 1999-12-01 AU AU16447/00A patent/AU752073B2/en not_active Ceased
- 1999-12-01 AT AT99959149T patent/ATE290267T1/de not_active IP Right Cessation
- 1999-12-01 CN CNB998161942A patent/CN1146113C/zh not_active Expired - Fee Related
- 1999-12-01 ES ES99959149T patent/ES2237185T3/es not_active Expired - Lifetime
- 1999-12-01 DE DE69924013T patent/DE69924013T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69924013D1 (de) | 2005-04-07 |
| JP2002533973A (ja) | 2002-10-08 |
| EP1142126A1 (en) | 2001-10-10 |
| KR20010108035A (ko) | 2001-12-07 |
| US6617994B1 (en) | 2003-09-09 |
| EP1142126B1 (en) | 2005-03-02 |
| EP1142126A4 (en) | 2004-03-31 |
| CN1146113C (zh) | 2004-04-14 |
| WO2000038326A1 (en) | 2000-06-29 |
| AU1644700A (en) | 2000-07-12 |
| ATE290267T1 (de) | 2005-03-15 |
| DE69924013T2 (de) | 2006-04-13 |
| MXPA01006423A (es) | 2002-06-04 |
| BR9917065A (pt) | 2001-09-25 |
| CN1348628A (zh) | 2002-05-08 |
| CA2356341A1 (en) | 2000-06-29 |
| AU752073B2 (en) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746262B2 (en) | Coding method for digital to analog converter of a SAR analog to digital converter | |
| US7199746B1 (en) | Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter | |
| TWI482438B (zh) | 連續漸進式數位類比轉換器及其方法 | |
| ES2237185T3 (es) | Convertidor analogico-digital flash de tipo capacitivo. | |
| US5627537A (en) | Differential string DAC with improved integral non-linearity performance | |
| EP3447921B1 (en) | Hybrid successive approximation register analog to digital converter | |
| KR101844555B1 (ko) | Flash ADC가 결합된 SAR ADC | |
| US8508398B1 (en) | Systems for comparator offset cancellation in successive-approximation-register analog-to-digital converters | |
| JPH01228223A (ja) | 並列比較型アナログ・ディジタル変換器 | |
| Arafune et al. | Fibonacci sequence weighted SAR ADC algorithm and its DAC topology | |
| CN111245439A (zh) | 一种应用于数模转换器的动态元件匹配电路和方法 | |
| JP4242973B2 (ja) | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| Jovanović et al. | A cost-effective method for resolution increase of the twostage piecewise linear ADC used for sensor linearization | |
| CN109004934B (zh) | 一种阻容混合型数模转换器 | |
| US4668936A (en) | Untrimmed 12 bit monotonic all capacitive A to D converter | |
| CN109039337B (zh) | 基于预加重的逐次逼近型模数转换器 | |
| CN114070321A (zh) | 一种Sigma Delta调制器及动态元件匹配方法 | |
| RU2619887C1 (ru) | Следящий ацп многоразрядных приращений | |
| US7283077B2 (en) | Divide-add circuit and high-resolution digital-to-analog converter using the same | |
| JPH02195729A (ja) | アナログ／ディジタル変換回路 | |
| US6707874B2 (en) | Multiple-output counters for analog-to-digital and digital-to-analog conversion | |
| JP3196672B2 (ja) | Ａ／ｄ変換器 | |
| ES2341208B1 (es) | Circuito regulador de amplitud de un solo bit. | |
| WO2024141221A1 (en) | Multiply-accumulate successive approximation devices and methods |