CN114070321A - 一种Sigma Delta调制器及动态元件匹配方法 - Google Patents

Abstract

本发明公开了一种Sigma Delta调制器及动态元件匹配方法，包括：数字权重算法模块、量化器、环路滤波器、第一数模转换器、第二数模转换器、第一加法器、第二加法器，所述量化器中包括多个可编程电容阵列，通过数字权重算法模块输出的指针信号确定量化器中多个可编程电容阵列的电容值，量化器的输出值送入到第一数模转换器、第二数模转换器时，使得数模转换器的各个单元能被平均化的使用，提高Sigma Delta调制器的整体性能。

Description

一种Sigma Delta调制器及动态元件匹配方法

技术领域

本发明属于无线通信技术领域，尤其涉及一种Sigma Delta调制器及动态元件匹配方法。

背景技术

在以电流舵数模转换器(current steering DAC)为反馈的连续时间Sigma Delta调制器中，为了提升整个Sigma Delta调制器的抗时钟抖动(jitter)性能，大多采用不归零(NRZ)的反馈波形，但由于多比特量化的反馈DAC存在失配，导致DAC的非线性，而该非线性误差会通过反馈进入到Sigma Delta调制器中，如图1。而这种非线性是无法通过SigmaDelta调制器本身噪声整形的。因此，大多采用动态元件匹配技术(DEM)来对DAC的失配进行平均化，也就是DEM技术之一的动态平均权重算法DWA，对各基本DAC单元进行动态选通；

Sigma Delta调制器中的常规量化器如图2所示，当然在先进工艺制程下，量化器可以采用逐次逼近寄存器型(SAR)ADC来实现。量化器将模拟输入信号与一组参考电压进行比较而得到的数字码为量化器的输出，现有技术中量化器的参考电压由电阻串(图2A)，或者开关电容(图2B)产生；

现有技术图1中量化器输出N bit的热码，经过开关阵列MUX，送入到DAC1中，或者直接送入到DAC2中；由于多位DAC的电流源失配而引起的非线性，导致整个Sigma Delta调制器的性能大打折扣。因此，为了将这个失配进行平滑掉，图1中引入了数字加权平均算法DWA；然而在高速或超高速Sigma Delta调制器中，开关阵列MUX连接的是DAC的输入，在高采样率下(比如GHz以上采样率)，开关阵列MUX会在数字走线上额外引入开关电阻，这会导致数字信号的上下沿变缓，数字信号延时加大，同时加大了环路延时，从而导致调制器不稳定。

发明内容

有鉴于此，本发明提出了一种Sigma Delta调制器及动态元件匹配方法，在量化器中引入动态元件匹配算法，采用轮询的方式使得量化器中的各比较器单元采用的参考机率一致，当量化器的输出值送入到DAC时，使得DAC的各个单元能被平均化的使用，本发明能够平均化Sigma Delta调制器的DAC不匹配带来的非线性，从而提高Sigma Delta调制器的整体性能。

一种Sigma Delta调制器，包括：数字权重算法模块、量化器、环路滤波器、第一数模转换器、第二数模转换器、第一加法器、第二加法器；

第一加法器，被配置为将Sigma Delta调制器的输入信号与第一数模转换器的输出信号进行相加，得到第一模拟信号；

环路滤波器，被配置为将第一模拟信号进行噪声整形，得到滤波信号；

第二加法器，被配置为将滤波信号与第二数模转换器的输出信号进行相加，得到第二模拟信号；所述第二模拟信号即为量化器的模拟输入信号；

量化器，根据数字权重算法模块输出的指针信号确定量化器中多个可编程电容阵列的电容值，被配置为将模拟输入信号进行过采样量化，输出的数字码输入至第一数模转换器、第二数模转换器、及数字权重算法模块；

数字权重算法模块，被配置为根据量化器输出的数字码输出指针信号，所述指针信号用于指示量化器的多个可编程电容阵列的电容值；

所述量化器为N位量化器，包括M个单元位结构电路，其中M值由量化器的位数N确定，每个单元位结构电路包括四个可编程电容阵列，一个比较器、多个控制开关，根据所述指针信号确定M个单元位结构电路各可编程电容阵列的电容值，通过调节单元位结构电路中四个可编程电容阵列的电容值调整对应比较器的输出值。

所述数字权重算法模块，包括：

第一累加器，用于将N位量化器输出的数字码各位相加转换成十进制数，得到第一累加值P；

第二累加器，将第一累加器输出的第一累加值P与D触发器输出的上一周期SUM_OLD进行求和，得到本周期SUM值；SUM_OLD为上一时钟周期输出的SUM值；

查找模块，用于根据第二累加器输出的SUM值，查询预设SUM值与量化器电容控制字对应表，得到量化器各可编程电容阵列的控制字，将包括量化器各可编程电容阵列的控制字的指针信号输出至N位量化器。

所述数字权重算法模块还包括，

判断单元，用于判断当第二累加器计算得到的SUM值大于2^N-1时，SUM＝SUM-2^N；当累加器计算得到的SUM值不大于2^N-1时，累加器计算得到的SUM值即为当前SUM值。

其中，预设SUM值与量化器电容控制字对应表包括：

SUM取值范围为0—2^N-1中的整数；

SUM取各个值与量化器M个单元位结构电路中的各可编程电容阵列电容值的一一对应关系。

SUM初始值为0，设置M个单元位结构电路中的可编程电容阵列电容初始值；

M个单元位结构电路分成两组，每组包括M/2个单元位结构，SUM值依次每增加1，各个单元位结构电路的电容取值在组内按序进行循环，使得各个单元位结构电路的比较器输出值按序进行循环，得到预设SUM与量化器电容控制字对应表。

本发明还提供了一种应用于Sigma Delta调制器的动态元件匹配方法，包括：

SUM初始值为0；

制得预设SUM值与量化器电容控制字对应表；

计算SUM值；

根据计算得到的SUM值，查询预设SUM值与量化器电容控制字对应表，得到量化器的多个可编程控制电容的控制字；

将所述包括量化器的多个可编程控制电容的控制字的指针信号输入至量化器。

所述计算SUM值，包括：

将量化器输出的数字码各位相加转换成十进制数，得到第一累加值P；

计算SUM值，SUM＝SUM_OLD+P；其中，SUM_OLD为上一周期计算的SUM值；

判断当计算得到的SUM值大于2^N-1时，SUM＝SUM-2^N；当计算得到的SUM值不大于2^N-1时，SUM计算值即为当前SUM值。

本发明达到的有益效果：

1、本发明中将动态元件匹配算法DWA融入到量化器中，使得没有开关处于信号链路中，避免开关阵列额外引入系统延时，保证调制器稳定性；本发明中提出的Sigma Delta调制器，能够平均化调制器的DAC不匹配带来的非线性，提高Sigma Delta调制器的整体性能；

2、采用轮询的方式使得量化器中的各比较器单元采用的参考机率一致，能够平均化量化器中个比较器的失调，提高量化器的性能；

3、能够应用在高速或超高速Sigma Delta调制器中，通过量化器的动态元件匹配算法提高了调制器的稳定性。

为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。

附图说明

图1是本发明背景技术提供的一种Sigma Delta调制器结构示意图；

图2A是本发明背景技术提供的采用电阻串的三位量化器结构示意图；

图2B是本发明背景技术提供的采用开关电容的三位量化器结构示意图；

图3是本发明实施例一提供的Sigma Delta调制器结构示意图；

图4是本发明实施例一提供的N位量化器的单元位结构电路；

图5是本发明实施例一提供适用于三位量化器的可编程电容阵列结构示意图；

图6是本发明实施例一提供的量化器中各时钟时序图；

图7是本发明实施例一提供的数字权重算法模块结构示意图；

图8是本发明实施例一提供的三位量化器电路结构图；

图9是本发明实施例二提供的Sigma Delta调制器动态元件匹配方法流程图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

实施例一

本实施例提供了一种Sigma Delta调制器，如图3所示，包括：

第一加法器110，被配置为将Sigma Delta调制器的输入信号x(t)与第一数模转换器120的输出信号进行相加，得到第一模拟信号；

环路滤波器130，被配置为将第一加法器110输出的第一模拟信号进行噪声整形，得到滤波信号；

第二加法器140，被配置为将滤波信号与第二数模转换器150的输出信号进行相加，得到第二模拟信号；所述第二模拟信号即为量化器的模拟输入信号；

N位量化器160，将第二加法器140输出的第二模拟信号进行过采样量化，输出数字码；N位量化器160的输出端连接第一数模转换器120、第二数模转换器150、数字权重算法模块170的输入端；

所述N位量化器160通过动态元件匹配算法实现与第一数模转换器120、第二数模转换器150中各基本DAC单元进行动态选通；

数字权重算法模块170，被配置为根据N位量化器输出的数字码计算并输出指针信号，所述指针信号用于指示量化器的多个可编程控制电容的电容值；

所述N位量化器160，根据数字权重算法模块170输出的指针信号确定量化器中各可调节电容的电容值。

所述N位量化器包括M个单元位结构电路，其中M值由量化器的位数N确定，每个单元位结构电路包括四个可编程电容阵列，一个比较器、多个控制开关，通过调节四个可编程电容阵列的电容值调整对应比较器的输出值；量化器通过调整M个比较器输出值，输出不同的数字码以实现与之相连的第一数模转换器、第二数模转换器中各基本DAC单元进行动态选通。

现有技术由开关电容产生参考电压如图2B，一个单元位结构包括四个固定值电容C1，C2，C3，C4，与之相连的各个比较器输出值固定，量化器的M个比较器的输出端连接第一数模转换器，第二数模转换器中M个基本DAC单元，当电路连接完成时，M个比较器与M个基本DAC单元的连接固定，因此当比较器输出值固定时，相应的DAC单元的选择即固定，由此会带来多位DAC的电流源失配而引起的非线性，导致整个Sigma Delta调制器的性能下降。

本发明提供了一种具有动态元件匹配算法的N位量化器，包括M个单元位结构电路；图4为本发明中N位量化器的单元位结构电路，在现有技术图2B的基础上进行了改进，本发明中单元位结构电路中的电容C1，C2，C3，C4为可编程电容阵列，各个单元位结构电路中的电容均可调，实现了对应比较器输出值不固定，M个比较器单元采用的参考几率一致，由此可以实现量化器的输出值输入到与之连接的数模转换器DAC时，DAC中M个基本DAC单元的使用几率一致，从而平滑掉多位DAC的电流源失配。

具体的，所述单元位结构电路包括：四个可编程电容阵列C1，C2，C3，C4；三个第二开关(PH2)；四个第一开关(PH1)，具体电路连接为：

第一可调节电容(C1)通过第二开关(PH2)连接于量化器正参考信号(V_R+)和比较器正输入端(V_S+)；第一可调节电容(C1)通过第一开关(PH1)连接于量化器正输入信号(V_I+)和比较器正输入端(V_S+)；

第三可调节电容(C1)通过第一开关(PH1)连接于量化器正输入信号(V_I+)和比较器正输入端(V_S+)；

第一可调节电容(C1)和第三可调节电容(C1)输入端通过第一开关(PH1)连接；

第四可调节电容(C4)通过第一开关(PH1)连接于量化器负输入信号(V_I-)和比较器负输入端(V_S-)；

第四可调节电容(C4)的输入端通过第二开关(PH2)与第三可调节电容(C3)的输入端连接；

第二可调节电容(C2)通过第一开关(PH1)连接于量化器负输入信号(V_I-)和比较器负输入端(V_S-)；

第二可调节电容(C2)通过第二开关(PH2)连接于量化器负参考信号(V_R-)和比较器负输入端(V_S-)；

第二可调节电容(C2)和第四可调节电容(C4)输入端通过第一开关(PH1)连接。

3位量化器中中每一个单元位结构，每个正端或者负端的总电容是8Cu(Cu为单位电容，也就是CLSB)，即三位量化器每一个单元位结构的C1和C3的总和电容和为8Cu，且C1、C2电容值相等，C3、C4电容值相等；

图5为适用于3位量化器的可编程电容阵列结构，控制端为CTR<2:0>，反相控制端为CTR_B<2:0>，此为二进制控制码，也即控制码便是该开关电容阵列的电容个数；图5中的电容阵列可以实现的总电容为8Cu，适用于3位量化器；当可编程电容阵列应用于2位量化器时，电容阵列可以去掉最高位4C_LSB，如果需要4位量化器，则还需要加上8C_LSB。

可编程电容阵列C1，C2，C3，C4的控制字CTR<2:0>和CTR_B<2:0>来自于数字权重算法模块，数字权重算法模块计算并输出指针信号，所述指针信号包括当前SUM值，SUM值可指示量化器的M个单元位结构电路中各可编程控制电容的C1，C2，C3，C4的控制字。

第一开关PH1和第二开关PH2的时钟为两相不交叠时钟，时序图如图6所示，CLK为数字权重算法模块的主时钟，CLK时钟比PH1和PH2的时钟提前闭合，使得比较器单元中的电容固定下来，也即在PH1和PH2时钟提前将从查找表中得到的值赋值给开关电容阵列，然后才开始PH1和PH2的开关动作，进行接下来的SUM值计算。

所述数字权重算法模块170，如图7所示，包括：

第一加法器171，用于将接收到的N位量化器输出的数字码进行各位相加，将量化器的输出数字码转换为十进制数值，得到第一累加值P；

需要说明的是，本发明中的N位量化器的数字输出为非二进制、非热码的数字码，示范性的，3位量化器输出6比特数字码，可能为：000000、000001、000010、000101、011001、101101、100100等中的任一个数字码，第一累加器171将上述任一数字码各位相加得到第一累加值P对应为：0、1、2、3、4、5、6，即将量化器的输出数字码转换为十进制数值；

第二累加器172，将第一累加器输出的第一累加值P与D触发器173输出的SUM_OLD进行求和，得到SUM值；SUM_OLD为上一时钟周期输出的SUM值；

其中，D触发器173中存储有上一周器的SUM值SUM_OLD，用于本周期SUM值计算；

查找模块174，用于根据第二累加器输出的SUM值，查询预设SUM与量化器电容控制字对应表，得到各个电容的控制字，将包括量化器各个电容的控制字的控制信号输出至N位量化器。

判断单元175，用于判断第二累加器175计算得到的SUM值大于2^N-1时，SUM＝SUM-2^N；当第二累加器计算得到的SUM值不大于2^N-1时，SUM输出值即为当前计算值。

进一步的，预设SUM值与量化器电容控制字对应表包括：

SUM的各个值与量化器各个单元位结构中M个比较器的四个可编程电容阵列电容值的一一对应关系；其中M值由量化器的位数N确定，

量化器的位数N为2时，M为2；

量化器的位数N为3时，M为6；

量化器的位数N为4时，M为15；

进一步的，下面说明如何制得预设SUM值与量化器电容控制字对应表：

M个单元位结构电路中包括的单元位结构依次命名为：第一单元位结构、第二单元位结构...第M单元位结构，相应的各单元位结构电路包括的比较器依次命名为：第一比较器、第二比较器...第M比较器；

M个单元位结构电路按序平均分成两组，每组包括M/2个单元位结构，第一组包括的单元位结构为：第一单元位结构、第二单元位结构...第M/2单元位结构；第二组包括的单元位结构为：第M/2+1单元位结构、第M/2+2单元位结构...第M单元位结构；

在组内各个单元位结构的电容取值依次进行循环，在第一组内，SUM取值范围为[0，2^N-1]中的整数，SUM值依次每增加1，第一单元位结构电容取值为上一个SUM_OLD值时第二单元位结构电容值，第二单元位结构电容值为上一个SUM_OLD值时第三单元位结构电容值，第M/2单元位结构电容值为上一个SUM_OLD值时第一单元位结构电容值；

在第二组内，SUM取值范围为[0，2^N-1]中的整数，SUM值依次每增加1，第M/2+1单元位结构电容取值为上一个SUM_OLD值时第M/2+2单元位结构电容值，第M单元位结构电容值为上一个SUM_OLD值时第M/2+1单元位结构电容值；

SUM初始值为0时，设置M个单元位结构中各可编程电容阵列电容初始值；

以三位量化器为例，N取值为3，量化器有6个单元位结构，6个比较器，如图8所示，从上到下依次为第一单元位结构至第六单元位结构，SUM为0时，设置6个单元位结构中C1、C2、C3、C4电容初始值：

其中，初始值为根据三位量化器任一时刻量化器各个单元位结构的电容值，示范性的，可以为图2B中固定电容的电容值；

CTR_C1_1＝5，CTR_C2_1＝5，CTR_C3_1＝3，CTR_C4_1＝3；

CTR_C1_2＝3，CTR_C2_2＝3，CTR_C3_2＝5，CTR_C4_2＝5；

CTR_C1_3＝1，CTR_C2_3＝1，CTR_C3_3＝7，CTR_C4_3＝7；

CTR_C1_4＝7，CTR_C2_4＝7，CTR_C3_4＝1，CTR_C4_4＝1；

CTR_C1_5＝3，CTR_C2_5＝3，CTR_C3_5＝5，CTR_C4_5＝5；

CTR_C1_6＝5，CTR_C2_6＝5，CTR_C3_6＝3，CTR_C4_6＝3；

6个单元位结构的电容值以3个为一组，电容值进行循环，第一单元位结构、第二单元位结构、第三单元位结构为第一组进行循环；第四单元位结构、第五单元位结构、第六单元位结构为第二组进行循环；在第一组内，SUM取值范围为0-7中的整数，SUM值依次每增加1，第一单元位结构电容取值为上一个SUM_OLD值时第二单元位结构电容值，第二单元位结构电容值为上一个SUM_OLD值时第三单元位结构电容值，第三单元位结构电容值为上一个SUM_OLD值时第一单元位结构电容值；同理第二组内第四单元位结构、第五单元位结构、第六单元位结构也按照上述规律进行循环取值；

示范性的，说明SUM为1时，六个单元位结构中的电容值如何确定：

第一组内：第一单元位结构中C1_1、C2_1、C3_1、C4_1的电容值为：SUM为0时，第二单元位结构中对应的C1_2、C2_2、C3_2、C4_2电容值；

第二单元位结构中C1_2、C2_2、C3_2、C4_2电容值为SUM为0时，第三单元位结构中对应的C1_3、C2_3、C3_3、C4_3电容值；

第三单元位结构中C1_3、C2_3、C3_3、C4_3电容值为SUM为0时第一单元位结构中C1_1、C2_1、C3_1、C4_1的电容值；

第二组内：第四单元位结构中C1_4、C2_4、C3_4、C4_4的电容值为：SUM为0时，第五单元位结构中对应的C1_5、C2_5、C3_5、C4_5电容值；

第五单元位结构中C1_5、C2_5、C3_5、C4_5的电容值为：SUM为0时，第六单元位结构中对应的C1_6、C2_6、C3_6、C4_6电容值；

第六单元位结构中C1_6、C2_6、C3_6、C4_6的电容值为：SUM为0时，第四单元位结构中对应的C1_4、C2_4、C3_4、C4_4电容值；

以此类推，得到表1；

表1

需要说明的是，SUM值为7时，与SUM值为0时各单元位结构中各可编程电容阵列电容初始值相同；

本发明中预先设置SUM值与量化器电容控制字对应表，原理是采用轮询的方式，根据单元位结构的个数分成两组，每一组内各单元位结构的电容值按序变化，使得各个单元位结构的比较器单元输出值按规律变化，各比较器单元采用的参考机率一致，这样将量化器的输出值送入到DAC时，实现DAC的各个单元能被平均化的使用；

当量化器为四位时，包括15个单元位结构，可以分成第一组包括：第1到第8单元位结构，第二组包括第9到第15单元位结构，按照上面的方法在组内进行轮询，得到四位量化器的SUM值与量化器电容控制字对应表。

查找模块174根据第二累加器输出的SUM值，查询预设SUM与量化器电容控制字对应表，得到各个电容的控制字，将包括量化器各个电容的控制字的指针信号输出至N位量化器；

N位量化器160根据数字权重算法模块170输出的指针信号，得到各单元位结构中可编程电容阵列的控制字，确定各单元位结构中可编程电容阵列的电容值。

实施例二

本实施例提供了一种Sigma Delta调制器的动态元件匹配方法，包括以下步骤：流程图如图9所示，

S1：SUM值初始化；

SUM初始值为0时，设置M个单元位结构中各可编程电容阵列电容初始值；

S2：预设SUM值与量化器电容控制字对应表；

M个单元位结构按序平均分成两组，每组包括M/2个单元位结构，第一组包括的单元位结构为：第一单元位结构、第二单元位结构...第M/2单元位结构；第二组包括的单元位结构为：第M/2+1单元位结构、第M/2+2单元位结构...第M单元位结构；

各个单元位结构的电容取值在组内进行循环，在第一组内，SUM值依次每增加1，第一单元位结构电容取值为上一个SUM_OLD值时第二单元位结构电容值，第二单元位结构电容值为上一个SUM_OLD值时第三单元位结构电容值，第M/2单元位结构电容值为上一个SUM_OLD值时第一单元位结构电容值；

在第二组内，SUM取值范围为[0，2^N-1]中的整数，SUM值依次每增加1，第M/2+1单元位结构电容取值为上一个SUM_OLD值时第M/2+2单元位结构电容值，第M单元位结构电容值为上一个SUM_OLD值时第M/2+1单元位结构电容值；

采用轮询的方式，每一组内各单元位结构的电容值按序变化，各个单元位结构的电容取值在组内进行循环，得到预设SUM值与量化器电容控制字对应表。

S3：计算SUM值，包括以下步骤：

S31：将量化器输出的数字码转换成十进制数P；

将接收到的N位量化器输出的数字码进行各位相加，即将量化器的输出数字码转换为十进制数值，得到第一累加值P；

S32：计算SUM值，SUM＝SUM_OLD+P；其中，SUM_OLD为上一周期计算的SUM值；

S33：判断当步骤S32计算得到的SUM值大于2^N-1时，SUM＝SUM-2^N；当步骤S32计算得到的SUM值不大于2^N-1时，SUM计算值即为当前SUM值。

S4：根据步骤S3得到的SUM值，查询预设SUM值与量化器电容控制字对应表，得到量化器的多个可编程控制电容的控制字；

S5：将所述包括量化器的多个可编程控制电容的控制字的指针信号输入至量化器。

应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。

本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本公开的保护范围。

结合本文的实施例所描述的方法或者算法的步骤可直接体现为硬件、由处理器执行的软件模块或其组合。软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质连接至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。该ASIC可以位于用户终端中。当然，处理器和存储介质也可以作为分立组件存在于用户终端中。

Claims (8)

1.一种Sigma Delta调制器，其特征在于，包括：数字权重算法模块、量化器、环路滤波器、第一数模转换器、第二数模转换器、第一加法器、第二加法器；

第一加法器，被配置为将Sigma Delta调制器的输入信号与第一数模转换器的输出信号进行相加，得到第一模拟信号；

环路滤波器，被配置为将第一模拟信号进行噪声整形，得到滤波信号；

第二加法器，被配置为将滤波信号与第二数模转换器的输出信号进行相加，得到第二模拟信号；所述第二模拟信号即为量化器的模拟输入信号；

量化器，根据数字权重算法模块输出的指针信号确定量化器中多个可编程电容阵列的电容值，被配置为将模拟输入信号进行过采样量化，输出的数字码输入至第一数模转换器、第二数模转换器、及数字权重算法模块；

数字权重算法模块，被配置为根据量化器输出的数字码输出指针信号，所述指针信号用于指示量化器的多个可编程电容阵列的电容值。

2.如权利要求1所述的Sigma Delta调制器，其特征在于，

所述量化器包括M个单元位结构电路，其中M值由量化器的位数确定，每个单元位结构电路包括四个可编程电容阵列，一个比较器、多个控制开关，根据所述指针信号确定M个单元位结构电路各可编程电容阵列的电容值，通过调节单元位结构电路中四个可编程电容阵列的电容值调整对应比较器的输出值。

3.如权利要求1所述的Sigma Delta调制器，其特征在于，所述数字权重算法模块，包括：

第一累加器，用于将量化器输出的数字码转换成十进制数，将所述数字码各位相加得到第一累加值P；

第二累加器，将第一累加器输出的第一累加值P与D触发器输出的上一周期SUM_OLD值进行求和，得到本周期SUM值；SUM_OLD为上一时钟周期输出的SUM值；

查找模块，用于根据第二累加器输出的SUM值，查询预设SUM值与量化器电容控制字对应表，得到量化器各可编程电容阵列的控制字，将包括量化器各可编程电容阵列的控制字的指针信号输出至量化器。

4.如权利要求3所述的Sigma Delta调制器，其特征在于，所述数字权重算法模块还包括，

判断单元，用于判断当第二累加器计算得到的SUM值大于2^N-1时，SUM＝SUM-2^N；当累加器计算得到的SUM值不大于2^N-1时，累加器计算得到的SUM值即为当前SUM值，N为量化器的位数。

5.如权利要求3所述的Sigma Delta调制器，其特征在于，预设SUM值与量化器电容控制字对应表包括：

SUM取值范围为0—2^N-1中的整数；

SUM取各个值与量化器M个单元位结构电路中的各可编程电容阵列电容值的一一对应关系。

6.如权利要求5所述的Sigma Delta调制器，其特征在于，

SUM初始值为0，设置M个单元位结构电路中的可编程电容阵列电容初始值；

M个单元位结构电路分成两组，每组包括M/2个单元位结构，SUM值依次每增加1，在组内各个单元位结构电路的电容取值按序进行循环，使得各个单元位结构电路的比较器输出值按序进行循环，得到预设SUM与量化器电容控制字对应表。

7.一种应用于Sigma Delta调制器的动态元件匹配方法，其特征在于，包括：

SUM初始值为0；

制得预设SUM值与量化器电容控制字对应表；

计算SUM值；

根据计算得到的SUM值，查询预设SUM值与量化器电容控制字对应表，得到量化器的多个可编程控制电容的控制字；

将所述包括量化器的多个可编程控制电容的控制字的指针信号输入至量化器。

8.如权利要求7所述的动态元件匹配方法，其特征在于，所述计算SUM值，包括：

将量化器输出的数字码各位相加转换成十进制数，得到第一累加值P；

计算SUM值，SUM＝SUM_OLD+P；其中，SUM_OLD为上一周期的SUM值；

判断当计算得到的SUM值大于2^N-1时，SUM＝SUM-2^N；当计算得到的SUM值不大于2^N-1时，SUM计算值即为当前SUM值。

Images