CN105322968A - 一种应用于σδ模数转换器调制器的动态元件匹配方法 - Google Patents
一种应用于σδ模数转换器调制器的动态元件匹配方法 Download PDFInfo
- Publication number
- CN105322968A CN105322968A CN201510601416.3A CN201510601416A CN105322968A CN 105322968 A CN105322968 A CN 105322968A CN 201510601416 A CN201510601416 A CN 201510601416A CN 105322968 A CN105322968 A CN 105322968A
- Authority
- CN
- China
- Prior art keywords
- rotating ring
- signal
- arm
- adjacent
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种应用于ΣΔ模数转换器调制器的动态元件匹配方法,输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经多位内部量化器输出数字信号;多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理,再经过数模转换器转换后作为反馈的DAC信号;旋转数据加权平均方法中使用到动态元件匹配逻辑电路,通过动态元件匹配逻辑电路对多位反馈数模转换器元件间失配误差进行整形。本发明基于旋转数据加权平均的数字校准方法,从而将原本相对固定的电流源失配或电容失配进行一阶整形,并且抑制与信号相关的谐波量,提高了ΣΔ模数转换器调制器的信噪比。
Description
技术领域
本发明涉及一种应用于ΣΔ模数转换器中针对反馈数模转换器的动态元件匹配方法,属于ΣΔ模数转换器调制器的数字校准方法。
背景技术
ΣΔ模数转换器(ΣΔAnalog-to-DigitalConverter,以下简称ΣΔADC)由于其过采样和噪声整形的特点能够达到一般奈奎斯特ADC所不能达到的精度。图1是传统ΣΔADC调制器结构框图,主要模块包括环路滤波器、内部量化器和数模转换器(Digital-to-AnalogConverter,以下简称DAC),输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经内部量化器得到输出。值得注意的是,ΣΔADC调制器的输出精度与其反馈DAC的输出精度密切相关,因为反馈DAC的失配噪声不能被整形。若是一位的内部量化器,反馈DAC始终是线性的,反馈DAC对ΣΔ精度不产生影响。但是一旦内部量化器不是一位的,反馈DAC元件之间由于生产过程中各种因素影响,必然存在失配,尤其是电流反馈类型比电容反馈类型的失配更加严重。而当今设计过程中由于精度以及环路稳定性的考虑,ΣΔADC的内部量化器往往存在多位的情况,这就对反馈DAC进行精确的设计。
对反馈DAC的校准方法很多,分为模拟校准和数字校准。在ΣΔADC中用的比较多的是数字校准,因为其不需要多余的模拟电路,并且实现方式也比较简单。图2是一种典型的动态元件匹配(DynamicElementMatching,以下简称DEM)数字校准方法,这种方法被称为数据加权平均(DataWeightedAveraging,以下简称DWA),其思想不是按照输入码选择固定的反馈DAC的元件,而是一种轮转的方式选择反馈DAC的元件。以图2所示八个元件为例简述一下DWA的逻辑方法,时刻t0、t1、t2、t3顺序相连:t0时为初始态;时刻t1输入为十进制3,对应反馈DAC选择元件0、元件1和元件2有效接入电路;时刻t2输入为十进制4,对应反馈DAC选择元件3、元件4、元件5和元件6有效接入电路;时刻t3时输入为2,对应反馈DAC选择元件7和元件0有效接入电路。由于全部元件选择时反馈的相对误差和为0,所以该方法在时域上轮转选择元件,相当于在频域上对失配误差进行了一阶整形。但是该方法不能很好地抑制与信号相关的谐波分量,其根本原因在于轮转的方式单一。
发明内容
发明目的:为了克服现有技术中存在的不足,本发明提供一种ΣΔ模数转换器调制器的动态元件匹配方法,是一种能够对ΣΔ模数转换器中反馈DAC失配误差进行一阶整形,并且能够抑制谐波分量的DEM校准方法,通过该校准方法能够有效提高ΣΔ模数转换器的信噪比。
技术方案:为实现上述目的,本发明采用的技术方案为:
一种应用于ΣΔ模数转换器调制器的动态元件匹配方法,输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经多位内部量化器输出数字信号;多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理,再经过数模转换器转换后作为反馈的DAC信号;
旋转数据加权平均方法中使用到动态元件匹配逻辑电路,设多位内部量化器内部有n个比较器输出,则动态元件匹配逻辑电路控制的反馈DAC元件的个数为N=n+1个,反馈DAC元件0连接一根始终为低的电平线,反馈DAC元件1~n分别连接n个比较器输出,N个反馈DAC元件共形成n!个旋转环,旋转环中的各个元件位置按如下方式确定:第一个元件为反馈DAC元件0,第二个元件为剩余n个反馈DAC元件中的任意一个,第三个元件为剩余n-1个反馈DAC元件中的任意一个,依次类推直至确定第n+1个元件;
所述旋转数据加权平均方法首先从n!个旋转环随机选择出一个旋转环,然后采用轮转的方式从旋转环中选择反馈DAC元件与输入的模拟信号相减。
一种具体的应用于ΣΔ模数转换器调制器的动态元件匹配方法,输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经多位内部量化器输出数字信号;多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理,再经过数模转换器转换后作为反馈的DAC信号;
旋转数据加权平均方法中使用到动态元件匹配逻辑电路,所述多位内部量化器内部有3个比较器输出,动态元件匹配逻辑电路控制的反馈DAC元件的个数为4个,反馈DAC元件0连接一根始终为低的电平线,反馈DAC元件1、2和3分别连接3个比较器输出,4个反馈DAC元件共形成6个旋转环,具体为:
旋转环1:元件0至元件1至元件2至元件3再至元件0重复循环;
旋转环2:元件0至元件2至元件1至元件3再至元件0重复循环;
旋转环3:元件0至元件1至元件3至元件2再至元件0重复循环;
旋转环4:元件0至元件3至元件1至元件2再至元件0重复循环;
旋转环5:元件0至元件2至元件3至元件1再至元件0重复循环;
旋转环6:元件0至元件3至元件2至元件1再至元件0重复循环;
旋转环1内,指针信号为元件0时,旋转环1与旋转环2、旋转环3相邻;指针信号为元件1时,旋转环1与旋转环3、旋转环4相邻;指针信号为元件2时,旋转环1与旋转环4、旋转环5相邻;指针信号为元件3时,旋转环1与旋转环2、旋转环5相邻;
旋转环2内,指针信号为元件0时,旋转环2与旋转环1、旋转环3相邻;指针信号为元件2时,旋转环2与旋转环3、旋转环6相邻;指针信号为元件1时,旋转环2与旋转环5、旋转环6相邻;指针信号为元件3时,旋转环2与旋转环5、旋转环1相邻;
旋转环3内,指针信号为元件0时,旋转环3与旋转环1、旋转环2相邻;指针信号为元件2时,旋转环3与旋转环2、旋转环6相邻;指针信号为元件3时,旋转环3与旋转环4、旋转环6相邻;指针信号为元件1时,旋转环3与旋转环4、旋转环1相邻;
旋转环4内,指针信号为元件0时,旋转环4与旋转环5、旋转环6相邻;指针信号为元件2时,旋转环4与旋转环1、旋转环5相邻;指针信号为元件1时,旋转环4与旋转环1、旋转环3相邻;指针信号为元件3时,旋转环4与旋转环3、旋转环6相邻;
旋转环5内,指针信号为元件0时,旋转环5与旋转环4、旋转环6相邻;指针信号为元件2时,旋转环5与旋转环1、旋转环4相邻;指针信号为元件3时,旋转环5与旋转环1、旋转环2相邻;指针信号为元件1时,旋转环5与旋转环2、旋转环6相邻;
旋转环6内,指针信号为元件0时,旋转环6与旋转环4、旋转环5相邻;指针信号为元件3时,旋转环6与旋转环3、旋转环4相邻;指针信号为元件2时,旋转环6与旋转环2、旋转环3相邻;指针信号为元件1时,旋转环1与旋转环2、旋转环5相邻;
所述旋转数据加权平均方法首先从6个旋转环随机选择出一个旋转环,然后采用轮转的方式从旋转环中选择反馈DAC元件与输入的模拟信号相减。
所述旋转数据加权平均方法的路径是由当前环和指针信号随机决定是否跳入相邻环还是继续保持在当前环。
以反馈DAC元件的个数为4个为例,对本发明方法的工作流程进行描述:初始态为旋转环1,初始态时刻为t0,没有输入信号;四个反馈DAC元件的旋转数据加权平均方法以t1、t2、t3、t4顺序时刻输入对应十进制码分别为2、1、3、2的情况说明。t1时刻输入为2,此时在旋转环1内元件0和元件1被选择,在t2时刻来临前由一个随机信号决定下一步选择元件的环,本案选择环的方式是由当前环和相应DWA的指针信号(此时指针定位元件1)决定是否跳入相邻环还是继续保持在当前环,此时的相邻环有环3和环4。t2时刻来临前随机信号选择跳入旋转环3。在t2时刻,输入为1,此时元件3有效。t3时刻来临前,随机信号选择保持在环3。在t3时刻,输入为3,元件2、元件0、元件1有效。t4时刻来临前,随机信号选择跳入环1。在t4时刻,输入为2,元件2、元件3有效。
有益效果:本发明提供的应用于ΣΔ模数转换器调制器的动态元件匹配方法,能够有效地抑制含有多位内部量化器ΣΔ模数转换器的输出中与信号相关的谐波分量。
附图说明
图1为传统ΣΔADC调制器结构框图;
图2为典型的DWA校准方法示意图;
图3为四个动态元件的旋转数据加权平均的逻辑操作示意图;
图4为二位量化数据输入的旋转数据加权平均的校准方法框架示意图;
图5为一个二阶低通并含有二位内部量化器ΣΔADC调制器的示意图,其中反馈DAC为电容型;
图6(a)为图5所示调制器不经过数字校准的输出功率谱图;
图6(b)为图5所示调制器经过DWA数字校准的输出功率谱图;
图6(c)为图5所示调制器经过旋转数据加权平均校准的输出功率谱图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图3所示为四个动态元件的旋转数据加权平均的逻辑操作示意图,四个元件分别为元件0、元件1、元件2、元件3。所示环1、环2、环3、环4、环5、环6为一种DWA选择元件方式。初始态为旋转环1,初始态时刻为t0,没有输入信号。下面以t1、t2、t3、t4、t5、t6、t7顺序时刻输入对应十进制码分别为2、1、3、2、4、0、3的情况说明元件选择情况。
t1时刻输入为2,此时在环1内元件0和元件1被选择,在t2时刻来临前由一个随机信号决定下一步选择元件的环,本案选择环的方式是由当前环和相应DWA的指针信号(此时指针定位元件1)决定是否跳入相邻环还是继续保持在当前环,此时的相邻环有环3和环4。t2时刻来临前,随机信号选择跳入环3。在t2时刻,输入为1,此时元件3有效。t3时刻来临前,随机信号选择保持在环3。在t3时刻,输入为3,元件2、元件0、元件1有效。t4时刻来临前,随机信号选择跳入环1。在t4时刻,输入为2,元件2、元件3有效。t5时刻来临前,随机信号选择跳入环5。在t5时刻,输入为4,元件1、元件0、元件2、元件3有效。t6时刻来临前,随机信号选择跳入环6。在t6时刻,输入0,没有元件有效。t7时刻来临前,随机信号选择保持在环6。在t7时刻,输入为3,元件1,元件0,元件3有效。
图4为二位flash内部量化器输入的旋转数据加权平均的校准方法框架示意图,二位flash内部量化器含有三个比较器,为温度计码输出,比较器输出对应旋转数据加权平均模块的三个输入。旋转数据加权平均模块的另一个输入固定接低电平,从而旋转数据加权平均模块输入对应的十进制码0、1、2、3。旋转数据加权平均模块的输出控制四个动态元件。控制旋转数据加权平均模块执行的时钟信号为Fclk,该时钟频率和输入温度计码频率一致。
图5是一个二阶低通并含有二位内部量化器ΣΔADC调制器的示意图,其中反馈DAC为电容型。该调制器的环路滤波器为前馈型,信号直接前馈到内部量化器的放大系数为1,信号通过第一级积分器再前馈到内部量化器的放大系数为2。
图6(a)、图6(b)、图6(c)是图5所示调制器分别不经过数字校准、经过传统DWA数字校准、经过旋转数据加权平均校准的输出功率谱图。其中电容相对失配量为1%,可见经过分段式旋转数据加权平均校准的信噪比得到了提升,其谐波量明显要小于DWA方法的数字校准方法的谐波量。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种应用于ΣΔ模数转换器调制器的动态元件匹配方法,其特征在于:输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经多位内部量化器输出数字信号;多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理,再经过数模转换器转换后作为反馈的DAC信号;
旋转数据加权平均方法中使用到动态元件匹配逻辑电路,设多位内部量化器内部有n个比较器输出,则动态元件匹配逻辑电路控制的反馈DAC元件的个数为N=n+1个,反馈DAC元件0连接一根始终为低的电平线,反馈DAC元件1~n分别连接n个比较器输出,N个反馈DAC元件共形成n!个旋转环,旋转环中的各个元件位置按如下方式确定:第一个元件为反馈DAC元件0,第二个元件为剩余n个反馈DAC元件中的任意一个,第三个元件为剩余n-1个反馈DAC元件中的任意一个,依次类推直至确定第n+1个元件;
所述旋转数据加权平均方法首先从n!个旋转环随机选择出一个旋转环,然后采用轮转的方式从旋转环中选择反馈DAC元件与输入的模拟信号相减。
2.根据权利要求1所述的应用于ΣΔ模数转换器调制器的动态元件匹配方法,其特征在于:输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经多位内部量化器输出数字信号;多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理,再经过数模转换器转换后作为反馈的DAC信号;
旋转数据加权平均方法中使用到动态元件匹配逻辑电路,所述多位内部量化器内部有3个比较器输出,动态元件匹配逻辑电路控制的反馈DAC元件的个数为4个,反馈DAC元件0连接一根始终为低的电平线,反馈DAC元件1、2和3分别连接3个比较器输出,4个反馈DAC元件共形成6个旋转环,具体为:
旋转环1:元件0至元件1至元件2至元件3再至元件0重复循环;
旋转环2:元件0至元件2至元件1至元件3再至元件0重复循环;
旋转环3:元件0至元件1至元件3至元件2再至元件0重复循环;
旋转环4:元件0至元件3至元件1至元件2再至元件0重复循环;
旋转环5:元件0至元件2至元件3至元件1再至元件0重复循环;
旋转环6:元件0至元件3至元件2至元件1再至元件0重复循环;
旋转环1内,指针信号为元件0时,旋转环1与旋转环2、旋转环3相邻;指针信号为元件1时,旋转环1与旋转环3、旋转环4相邻;指针信号为元件2时,旋转环1与旋转环4、旋转环5相邻;指针信号为元件3时,旋转环1与旋转环2、旋转环5相邻;
旋转环2内,指针信号为元件0时,旋转环2与旋转环1、旋转环3相邻;指针信号为元件2时,旋转环2与旋转环3、旋转环6相邻;指针信号为元件1时,旋转环2与旋转环5、旋转环6相邻;指针信号为元件3时,旋转环2与旋转环5、旋转环1相邻;
旋转环3内,指针信号为元件0时,旋转环3与旋转环1、旋转环2相邻;指针信号为元件2时,旋转环3与旋转环2、旋转环6相邻;指针信号为元件3时,旋转环3与旋转环4、旋转环6相邻;指针信号为元件1时,旋转环3与旋转环4、旋转环1相邻;
旋转环4内,指针信号为元件0时,旋转环4与旋转环5、旋转环6相邻;指针信号为元件2时,旋转环4与旋转环1、旋转环5相邻;指针信号为元件1时,旋转环4与旋转环1、旋转环3相邻;指针信号为元件3时,旋转环4与旋转环3、旋转环6相邻;
旋转环5内,指针信号为元件0时,旋转环5与旋转环4、旋转环6相邻;指针信号为元件2时,旋转环5与旋转环1、旋转环4相邻;指针信号为元件3时,旋转环5与旋转环1、旋转环2相邻;指针信号为元件1时,旋转环5与旋转环2、旋转环6相邻;
旋转环6内,指针信号为元件0时,旋转环6与旋转环4、旋转环5相邻;指针信号为元件3时,旋转环6与旋转环3、旋转环4相邻;指针信号为元件2时,旋转环6与旋转环2、旋转环3相邻;指针信号为元件1时,旋转环1与旋转环2、旋转环5相邻;
所述旋转数据加权平均方法首先从6个旋转环随机选择出一个旋转环,然后采用轮转的方式从旋转环中选择反馈DAC元件与输入的模拟信号相减。
3.根据权利要求2所述的应用于ΣΔ模数转换器调制器的动态元件匹配方法,其特征在于:所述旋转数据加权平均方法的路径是由当前环和指针信号随机决定是否跳入相邻环还是继续保持在当前环。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510601416.3A CN105322968B (zh) | 2015-09-18 | 2015-09-18 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510601416.3A CN105322968B (zh) | 2015-09-18 | 2015-09-18 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105322968A true CN105322968A (zh) | 2016-02-10 |
CN105322968B CN105322968B (zh) | 2018-07-06 |
Family
ID=55249663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510601416.3A Active CN105322968B (zh) | 2015-09-18 | 2015-09-18 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105322968B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108832932A (zh) * | 2018-05-28 | 2018-11-16 | 北京新岸线移动多媒体技术有限公司 | 一种sigma delta调制器及动态元件匹配方法 |
CN110190855A (zh) * | 2019-05-09 | 2019-08-30 | 东南大学 | 一种σδ调制器的动态元件匹配系统及方法 |
CN114070321A (zh) * | 2020-08-04 | 2022-02-18 | 北京新岸线移动多媒体技术有限公司 | 一种Sigma Delta调制器及动态元件匹配方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004049481B4 (de) * | 2004-10-11 | 2007-10-18 | Infineon Technologies Ag | Analog-Digital-Wandler |
CN101051840A (zh) * | 2007-03-27 | 2007-10-10 | 上海凸现电子科技有限公司 | 用于Sigma-Delta A/D和D/A转换器中多位量化器的非线性误差校正方法 |
US7675448B1 (en) * | 2008-09-01 | 2010-03-09 | Mediatek Inc. | Continuous-time sigma-delta modulator using dynamic element matching having low latency and dynamic element matching method thereof |
CN101969307B (zh) * | 2010-08-20 | 2013-03-20 | 浙江大学 | 一种改进型数据加权平均算法及装置 |
-
2015
- 2015-09-18 CN CN201510601416.3A patent/CN105322968B/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108832932A (zh) * | 2018-05-28 | 2018-11-16 | 北京新岸线移动多媒体技术有限公司 | 一种sigma delta调制器及动态元件匹配方法 |
CN108832932B (zh) * | 2018-05-28 | 2023-09-22 | 北京新岸线移动多媒体技术有限公司 | 一种sigma delta调制器及动态元件匹配方法 |
CN110190855A (zh) * | 2019-05-09 | 2019-08-30 | 东南大学 | 一种σδ调制器的动态元件匹配系统及方法 |
CN110190855B (zh) * | 2019-05-09 | 2023-05-12 | 东南大学 | 一种σδ调制器的动态元件匹配系统及方法 |
CN114070321A (zh) * | 2020-08-04 | 2022-02-18 | 北京新岸线移动多媒体技术有限公司 | 一种Sigma Delta调制器及动态元件匹配方法 |
CN114070321B (zh) * | 2020-08-04 | 2024-06-21 | 北京新岸线移动多媒体技术有限公司 | 一种Sigma Delta调制器及动态元件匹配方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105322968B (zh) | 2018-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10303124B2 (en) | Time-to-digital converter | |
US9350380B2 (en) | Sigma-delta modulator and analog-to-digital converter | |
US9379734B2 (en) | Method and arrangement for setting an effective resolution of an output signal in incremental delta-sigma analog-to-digital converters | |
US8779958B1 (en) | Continuous time input stage | |
US9219494B2 (en) | Dual mode analog to digital converter | |
US9059730B2 (en) | Pipelined successive approximation analog-to-digital converter | |
US9900023B1 (en) | Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter | |
CN109889199B (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
WO1991005409A2 (en) | Analog-to-digital converter employing a pipelined multi-stage architecture | |
CN108900195B (zh) | 过采样模数转换器及其反馈数模转换器动态误差校准方法 | |
US8749412B1 (en) | Anti-noise successive approximation analog to digital conversion method | |
CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
US11784653B2 (en) | Hybrid analog-to-digital converter | |
CN105322968A (zh) | 一种应用于σδ模数转换器调制器的动态元件匹配方法 | |
US8537042B2 (en) | Multi-bit digital to analogue converter and a delta-sigma analogue to digital converter | |
CN108075776A (zh) | 复合型模数转换器 | |
CN105187066B (zh) | 数模转换器 | |
Yang et al. | A 98.6 dB SNDR SAR ADC with a mismatch error shaping technique implemented with double sampling | |
US8487792B2 (en) | Method of gain calibration of an ADC stage and an ADC stage | |
US10615815B2 (en) | High-linearity flash analog to digital converter | |
CN110739968B (zh) | 适用于过采样sar adc的电容失配误差整形开关电路及方法 | |
CN116155285A (zh) | 一种基于数字域编码重映射的数模转换器校准方法 | |
US8643528B1 (en) | Analog-to-digital converter | |
CN104052483A (zh) | 具有抗噪声的逐渐逼近式模拟数字转换装置及其方法 | |
US11075646B2 (en) | Σ-Δmodulator and method for reducing nonlinear error and gain error |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |