CN110190855A - 一种σδ调制器的动态元件匹配系统及方法 - Google Patents
一种σδ调制器的动态元件匹配系统及方法 Download PDFInfo
- Publication number
- CN110190855A CN110190855A CN201910383014.9A CN201910383014A CN110190855A CN 110190855 A CN110190855 A CN 110190855A CN 201910383014 A CN201910383014 A CN 201910383014A CN 110190855 A CN110190855 A CN 110190855A
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- output end
- section
- thermometer code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种ΣΔ调制器的动态元件匹配系统及方法,包括:环路滤波器、多位量化器、动态元件匹配电路、数模转换器,其中动态元件匹配电路包括二进制转温度码电路(100)、数据均匀分配电路(101)、段间移位电路(102)、位间移位电路(103);模拟输入信号经环路滤波器、多位量化器连接至二进制转温度码电路(100)、数据均匀分配电路(101),由数据均匀分配电路(101)的输出端连接至第一双指针移位单元;第一双指针移位单元的输出端连接第二双指针移位单元;将所有第二双指针移位单元的输出端级联依次拼接后作为动态元件匹配电路的输出端连接数模转换器。本发明能够有效地抑制谐波分量,有效提高ΣΔ调制器信噪比以及无杂散动态范围。
Description
技术领域
本发明涉及一种ΣΔ调制器的动态元件匹配系统及方法,属于ΣΔ调制器的数字后台校准技术领域。
背景技术
目前,模数转换器主要分为两大类:奈奎斯特率模数转换器和过采样模数转换器。过采样模数转换器应用最为广泛的是ΣΔADC。过采样与噪声整形技术是ΣΔ调制器中应用的两个关键技术,它们分别将带内的噪声降低和移除,能够大大提高调制器的精度。图1所示是传统ΣΔ调制器的结构框图,主要模块包括环路滤波器、量化器、数模转换器(Digital to Analog Converter,以下简称DAC)。采用多位量化器可以直接减少量化噪声,因此即使在过采样率很低的情况下也能得到较高的信噪比。但是使用多位量化器会带来非线性的问题,因为使用了多位量化器,那么反馈DAC也是多位的,多位量化器引入的非线性可以被高阶整形,但是多位DAC的输出是直接等效在调制器的输入端的,它的非线性并不会被环路滤波器高阶整形,而是直接出现在调制器的输出端,因此多位DAC对整个系统的性能影响是致命的。
为了克服多位DAC引入的非线性,较常用的方法是使用动态元件匹配(DynamicElement Matching,以下简称DEM)数字校准技术。DEM的目的就是要使得每个单元器件在数模转换过程中,被选择使用的概率尽可能相同。这样,由于器件失配导致的输出信号误差就可以被“均匀化”,而更接近于随机分布,从而使得误差信号的相关度降低,进而减小输出信号的谐波失真。实际上,DEM技术就是将高次谐波能量尽可能均匀地分布到整个频域范围,然后通过低通滤波,过滤掉信号带宽以外的部分,以达到提高性能的目的。DEM技术的一种具体实现方法就是数据权重均匀化(Data Weighted Averaging,以下简称DWA),它是一种最简单的动态器件匹配算法,DWA算法具体如图2所示,核心思想是将上一次最后一个被选择的元件的下一个元件作为下一次选择的第一个元件。但是由于DWA算法的选择是周期性的,因此这种方法并不能有效地降低与信号相关的谐波分量,从而使得输出信号中的谐波失真依然存在,根本原因在于元件被选择的随机化程度太低,单位元件被选择使用的概率无法有效趋于相同。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足,提供一种ΣΔ调制器的动态元件匹配系统及方法,能够对ΣΔ调制器中多位DAC失配误差进行一阶整形,并且能够有效抑制谐波分量的后台数字校准技术,通过该校准技术能够有效提高ΣΔ调制器的信噪比以及无杂散动态范围。
本发明具体采用以下技术方案解决上述技术问题:
一种ΣΔ调制器的动态元件匹配系统,包括:环路滤波器、多位量化器、动态元件匹配电路、数模转换器,其中动态元件匹配电路包括二进制转温度码电路、数据均匀分配电路、由2n/m个第一双指针移位单元组成的段间移位电路、由m个第二双指针移位单元组成的位间移位电路,其中n为输入的二进制数据字长,m为自然数且由划分的数据段个数决定;将调制器的模拟输入信号连接环路滤波器的输入端,由环路滤波器的输出端经多位量化器连接至二进制转温度码电路的输入端;二进制转温度码电路的输出端连接数据均匀分配电路的输入端,由数据均匀分配电路的各输出端连接至2n/m个第一双指针移位单元的输入端;所述m个第一双指针移位单元的输出端连接m个第二双指针移位单元的输入端;并将m个第二双指针移位单元的输出端级联依次拼接后作为动态元件匹配电路的输出端并连接至数模转换器。
进一步地,作为本发明的一种优选技术方案,所述第一双指针移位单元包括温度码转二进制电路、带端回进位加法器、指针寄存器、对数移位电路,其中温度码转二进制电路的输入端连接数据均匀分配电路的输出端,且温度码转二进制电路的输出端连接带端回进位加法器的输入端;带端回进位加法器的输出端连接指针寄存器的输入端;指针寄存器的输出端连接带端回进位加法器的输入端和对数移位电路的输入端;并且,对数移位电路的输入端还连接数据均匀分配电路的输出端,及将对数移位电路的输出端作为第一双指针移位单元的输出端。
本发明提出了一种ΣΔ调制器的动态元件匹配方法,包括以下步骤:
将调制器的模拟输入信号输入环路滤波器整形后,通过多位量化器转换成n bit的二进制数字信号B;
利用二进制转温度码电路将n bit的二进制数字信号B转换成2nbit的温度码数据
由数据均匀分配电路采用数据均匀分配算法将2nbit的温度码数据均匀分划成m个数据段,每个数据段的字长都为2n/m,且每个数据段的2n/m个数据分别对应输出到段间移位电路的2n/m个第一双指针移位单元,且段间移位电路的2n/m个第一双指针移位单元采用二阶双指针分段循环算法对所接收的m个数据段整体进行移位后输入位间移位电路;
所述位间移位电路的m个第二双指针移位单元采用二阶双指针分段循环算法对接收的相同数据段内的不同比特位数据进行移位,通过m个第二双指针移位单元移位输出数字信号并依次拼接得到一组随机化的数字信号,且通过数模转换器将随机化的数字信号转化为模拟信号反馈到调制器的输入。
进一步地,作为本发明的一种优选技术方案,所述方法中数据均匀分配电路(采用数据均匀分配算法将2nbit的温度码数据均匀分划成m个数据段,具体为:
分配m个字长为2n/m的数据段区间(k-1)·2n/m<i≤k·2n/m,1≤k≤m;其中k是一整数常数,表示数据段的编号;i是一整数常数,表示温度码数据中数据的编号;
当k为奇数时,将温度码数据di按照数据编号增大的方向依次分配给m个数据段区间,温度码数据di分配到段i-(k-1)·2n/m;其中,温度码数据di表示2nbit温度码数据中的第i bit数据,其中1≤i≤2n;
当k为偶数时,将温度码数据di按照数据编号减小的方向依次分配给m个数据段区间,di分配到段k·2n/m-i+1。
进一步地,作为本发明的一种优选技术方案,所述方法中第一双指针移位单元采用二阶双指针分段循环算法对m个数据段整体进行移位,具体为:
设定两个指针ptr_n和ptr_p,指针ptr_n的初始值为1,指针ptr_p的初始值为2n/m,两个指针始终保持相反的移动方向;用t来表示数据的输入次数,初始状态时,当输入次数t是一个奇数时,用指针ptr_n标记输入数据的初始地址,当输入次数t是一个偶数时,用指针ptr_p标记输入数据的初始地址;其中0<ptr_n≤2n/m,0<ptr_p≤2n/m;
当指针ptr_n和ptr_p的大小关系发生变化时,互换两个指针的当前地址和移动方向。
进一步地,作为本发明的一种优选技术方案,所述方法中还包括将第t次输入的数据x(t)和本次输入数据的初始指针或者进行加法操作,并将加法操作的结果或者存储起来作为下一次输入数据的初始指针;即两个指针ptr_n和ptr_p满足:
t为奇数;
t为偶数;
其中x(t)表示第t次输入数据,mod()函数是取余数函数。
本发明采用上述技术方案,能产生如下技术效果:
本发明中,数据均匀分配电路用于将温度码数据均匀划分成不同的段别,段间移位电路对不同的数据段整体进行移位,位间移位电路对相同数据段内的不同比特位数据进行移位。本发明采用二阶双指针分段循环动态元件匹配算法,对不同数据段和不同数据位分别进行两次随机化处理,随机化程度高,实现了对数模转换器中单位元件失配引入的谐波的整形,有效提高ΣΔ调制器的信噪比和无杂散动态范围。
因此,本发明能够有效地抑制含有多位内部量化器ΣΔ调制器的输出中与信号相关的谐波分量,通过该校准技术能够有效提高ΣΔ调制器的信噪比以及无杂散动态范围。
附图说明
图1是传统ΣΔ调制器的结构框图;
图2是传统典型DWA算法示意图;
图3是本发明的ΣΔ调制器的动态元件匹配系统的结构框图;
图4是本发明动态元件匹配电路架构示意图;
图5是本发明动态元件匹配方法的流程示意图;
图6是本发明中数据均匀分配算法示意图;
图7是本发明双指针动态元件匹配算法流程图;
图8是本发明实施例中双指针动态元件匹配算法示意图;
图9(a)是经典DWA算法的元件选择结果;
图9(b)是双指针动态元件匹配算法的元件选择结果;
图9(c)是本发明二阶双指针分段循环动态元件匹配算法的元件选择结果;
图10(a)是传统的调制器不加动态元件匹配算法的输出功率谱密度;
图10(b)是传统调制器采用经典DWA动态元件匹配的输出功率谱密度;
图10(c)是本发明调制器采用二阶双指针分段循环动态元件匹配算法的输出功率谱密度;
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图3所示,本发明设计了一种ΣΔ调制器的动态元件匹配系统,包括:环路滤波器、多位量化器、动态元件匹配电路、数模转换器,动态元件匹配电路的结构如图4所示,主要包括二进制转温度码电路100、数据均匀分配电路101、由2n/m个第一双指针移位单元组成的段间移位电路102、由m个第二双指针移位单元组成的位间移位电路103,其中n为输入的二进制数据字长,m为自然数且由划分的数据段个数决定,本发明实施例中,选取m=n=4,则段间移位电路102包括四个第一双指针移位单元102A~D,位间移位电路103包括四个第二双指针移位单元103A~D,但本发明不限于该数量,本发明可根据情况确定n和m的取值。将调制器的模拟输入信号连接环路滤波器的输入端,由环路滤波器的输出端经多位量化器连接至二进制转温度码电路100的输入端;二进制转温度码电路100的输出端连接数据均匀分配电路101的输入端,由数据均匀分配电路101的各个输出端连接至四个第一双指针移位单元的输入端;所述四个第一双指针移位单元的输出端连接四个第二双指针移位单元的输入端;将四个第二双指针移位单元的输出端级联依次拼接后作为动态元件匹配电路的输出端并连接至数模转换器。
具体地,本实施例中给出输入二进制输入数字信号B1~4,划分的数据段个数m为4时,则所述二进制转温度码电路100的四个输入端t1~4分别接二进制输入数字信号B1~4,二进制转温度码电路100的输出端T1~16分别接数据均匀分配电路101的输入端d1~16;数据均匀分配电路101根据均匀分划成不同的数据段将输出端分别用于发送不同段的数据,即分成4段,包括段1、段2、段3、段4,且每个段包括四个输出端口,则数据均匀分配电路101段1的四个输出端D16、D9、D8和D1分别接段间移位电路102中的四个第一双指针移位单元102A~D的输入端i1;数据均匀分配电路101段2的四个输出端D15、D10、D7和D2分别接段间移位电路102中的四个第一双指针移位单元102A~D的输入端i2,数据均匀分配电路101段3的四个输出端D13、D11、D6和D3分别接段间移位电路102中的四个第一双指针移位单元102A~D的输入端i3,数据均匀分配电路101段4的四个输出D13、D12、D5和D4分别接段间移位电路102中的四个第一双指针移位单元102A~D的输入端i4。
所述段间移位电路102由四个第一双指针移位单元102A~D构成,每个第一双指针移位单元均包括四个输入端i1、i2、i3、i4和四个输出端o1、o2、o3、o4;位间双指针移位电路位间移位电路103由四个第二双指针移位单元103A~D构成,每个第二双指针移位单元103A~D均包括四个输入端i1、i2、i3、i4,及四个输出端o1、o2、o3、o4。
其中,第一双指针移位单元102A的四个输入端i1、i2、i3、i4接数据均匀分配电路101的段1、2、3和4的输出端D16、D15、D14和D13,第一双指针移位单元102B的四个输入端i1~4接数据均匀分配电路101的段1、2、3和4的输出端D9、D10、D11和D12,第一双指针移位单元102C的四个输入端i1~4接数据均匀分配电路101的段1、2、3和4的输出端D8、D7、D6和D5,第一双指针移位单元102D的四个输入端i1~4接数据均匀分配电路101的段1、2、3和4的输出端D1、D2、D3和D4;第一双指针移位单元102A的四个输出端o1、o2、o3、o4分别接位间移位电路103中的四个第二双指针移位单元103A~D的输入端i1,第一双指针移位单元102B的四个输出端o1~4分别接位间移位电路103中的四个第二双指针移位单元103A~D的输入端i2,双指针移位电路102C的四个输出端o1~4分别接位间移位电路103中的四个第二双指针移位单元103A~D的输入端i3,第一双指针移位电路102D的四个输出端o1~4分别接位间移位电路103中的四个第二双指针移位单元103A~D的输入端i4。最后,将位间双指针移位电路位间移位电路103中四个第二双指针移位电路103A~D的输出端o1、o2、o3、o4级联依次拼接在一起作为二阶双指针分段循环的动态元件匹配电路的输出端Dout1~16,然后分别接ΣΔ调制器中16个数模转换器DAC单元器件的控制开关。
本发明中,所述第一双指针移位单元包括温度码转二进制电路、带端回进位加法器、指针寄存器、对数移位电路,其中温度码转二进制电路的输入端连接数据均匀分配电路(101)的输出端,且温度码转二进制电路的输出端连接带端回进位加法器的输入端;带端回进位加法器的输出端连接指针寄存器的输入端;指针寄存器的输出端同时连接带端回进位加法器的输入端和对数移位电路的输入端;并且,对数移位电路的输入端同时连接数据均匀分配电路(101)和指针寄存器的输出端;并将对数移位电路的输出端作为第一双指针移位单元的输出端。所述第二双指针移位单元和第一双指针移位单元结构和原理都相同。
本系统的原理如图5所示,调制器的模拟输入信号u被环路滤波器H(z)整形后,通过多位量化器转换成数字信号B,数字信号B经过动态元件匹配电路的随机化处理;本系统中的二进制转温度码模块100,用于将输入数据位数为nbit的二进制B1B2B3…Bn转换成2nbit温度码数据数据均匀分配电路101用于将温度码数据均匀分划成m个不同的数据段,段间移位电路102对不同的数据段整体进行移位,每个数据段的字长都为2n/m,且每个数据段的2n/m个数据分别对应输出到段间移位电路的2n/m个第一双指针移位单元,且段间移位电路的2n/m个第一双指针移位单元采用二阶双指针分段循环算法对所接收的m个数据段整体进行移位后输入位间移位电路103;位间移位电路103对接收的相同数据段内的不同比特位数据进行移位,位间移位电路的m个第二双指针移位单元采用二阶双指针分段循环算法对接收的相同数据段内的不同比特位数据进行移位,通过m个第二双指针移位单元移位输出数字信号并依次拼接得到一组随机化的数字信号Dout。数字信号B经过动态元件匹配电路的随机化处理,得到了更加随机的数字信号Dout,然后使用随机化的数字信号Dout控制数模转换器中的单元器件,数模转换器将数字信号Dout转化为模拟信号反馈到调制器的输入。
根据上述动态元件匹配系统,本发明提出的一种ΣΔ调制器的动态元件匹配方法,如图5所示,本方法具体包括以下步骤:
步骤1、将调制器的模拟输入信号输入环路滤波器整形后,通过多位量化器转换成n bit的二进制数字信号B;
步骤2、利用二进制转温度码电路100将n bit的二进制数字信号B,即B1B2B3…Bn转换成2nbit的温度码数据
步骤3、由数据均匀分配电路101采用数据均匀分配算法将2nbit的温度码数据均匀分划成m个数据段,其中m是一预先定义的整数常数,且2≤m≤2n-1,m表示数据段的数量。每个数据段的字长均为2n/m;
所述采用数据均匀分配算法的均匀分划的步骤包括:
分配m个字长为2n/m的数据段区间(k-1)·2n/m<i≤k·2n/m,1≤k≤m;其中k是一整数常数,表示数据段的编号;i是一整数常数,表示温度码数据中数据的编号。
当k为奇数时,将温度码数据di按照数据编号增大的方向依次分配给m个数据段区间,di分配到段i-(k-1)·2n/m。温度码数据di表示2nbit温度码数据中的第ibit数据,其中1≤i≤2n。
当k为偶数时,将温度码数据di按照数据编号减小的方向依次分配给m个数据段区间,di分配到段k·2n/m-i+1。如图6所示,输入温度码数据d1至d16,假设n=m=4,将d1分配到段1,d2分配到段2,d3分配到段3,d4分配到段4,d5分配到段4,……,d8分配到段1,……,d16分配到段1。
数据均匀分配电路101将温度码数据均匀分配到个m数据段,数据均匀分配电路101后接段间移位电路102,段间移位电路102的第一双指针移位单元将每个数据段作为一个单位,将各个数据段单位按照二阶双指针分段循环算法整体进行移位随机化处理后输入位间移位电路103,其原理如图7所示,具体为:
设定两个指针ptr_n和ptr_p,指针ptr_n的初始值为1,指针ptr_p的初始值为2n/m,两个指针始终保持相反的移动方向。用t来表示数据的输入次数,初始状态时,当输入次数t是一个奇数时,用指针ptr_n标记输入数据的初始地址,当输入次数t是一个偶数时,用指针ptr_p标记输入数据的初始地址。其中0<ptr_n≤2n/m,0<ptr_p≤2n/m。
将第t次输入的数据x(t)和本次输入数据的初始指针或者进行加法操作,并将加法操作的结果或者存储起来作为下一次输入数据的初始指针;即两个指针ptr_n和ptr_p满足:
t为奇数
t为偶数
其中x(t)表示第t次输入数据,mod()函数是取余数函数。
当ptr_n和ptr_p的大小关系发生变化时,就会触发互换两个指针的地址和移动方向的操作。换言之就是改用指针ptr_n标记下一次偶次输入数据的初始地址,改用指针ptr_p标记下一次奇次输入数据的初始地址,当ptr_n和ptr_p的大小关系再次发生变化时,就变成用指针ptr_n标记下一次偶次输入数据的初始地址,指针ptr_p标记下一次奇次输入数据的初始指针。
如图8所示,给出本发明段间移位电路102按照二阶双指针分段循环算法整体进行移位,例如第1次输入为5,指针ptr_n从1移动到6,第2次输入为6,指针ptr_p从16移动到10,第3次输入为6,指针ptr_n从6移动到12,此时指针ptr_n和指针ptr_p的位置大小发生了变化,触发了翻转操作,将指针ptr_n和指针ptr_p的位置和方向互换,指针ptr_n的位置变为10,指针ptr_p的位置变为12;第4次输入为7,指针ptr_p从12移动到3,第5次输入为4,指针ptr_n从10移动到6。
步骤4、所述位间移位电路103的四个第二双指针移位单元采用二阶双指针分段循环算法对相同数据段内的不同比特位数据进行移位,将四个第二双指针移位单元经移位输出的数字信号依次拼接得到一组随机化的数字信号,通过数模转换器将随机化的数字信号转化为模拟信号反馈到调制器的输入。
位间移位电路103的各个第一双指针移位单元分别将接收的每个数据段内的每一位数据按照二阶双指针分段循环算法进行随机化处理,具体算法和段间指针移位相同。假设n=m=4,将位间移位电路103中四个双指针移位单元103A~D的输出o1~4级联依次拼接在一起作为动态元件匹配电路的输出数字信号Dout1~16,然后分别接ΣΔ调制器中16个DAC单元器件的控制开关。
并且,第一双指针移位单元包括:温度码转二进制电路、带端回进位加法器、指针寄存器、对数移位电路。因此,所述方法中,由于二进制加法操作比温度码加法操作更加简单,所以在加法操作之前使用温度码转二进制电路将输入数据x(t)转化成二进制形式。其中温度码转二进制电路的输入端连接数据均匀分配电路,且温度码转二进制电路的输出端连接带端回进位加法器的输入端。在第t次输入数据x(t)和本次输入数据的初始指针或者通过带端回进位加法器进行加法操作,加法器的输出端接指针寄存器的输入端,指针寄存器将带端回进位加法器加法操作的结果或者存储起来作为下一次输入数据的初始指针,指针寄存器的输出端同时接带端回进位加法器的输入端和对数移位电路的输入端。对数移位电路的输入端同时连接数据均匀分配电路(101)和指针寄存器的输出端;对数移位电路的输出端输出移位后的数据并作为第一双指针移位单元的输出。所述第二双指针移位单元和第一双指针移位单元结构和原理都相同。
如图9(a)所示,是按照传统经典DWA算法对16个单位元件的选择结果;图9(b)是按照传统双指针动态元件匹配算法对16个单位元件的选择结果;图9(c)是按照本发明的二阶双指针分段循环动态元件匹配算法对16个单位元件的选择结果;横坐标表示不同的输入,纵坐标表示16个单位元件,深颜色方块表示该单位元件被选中,浅颜色方块表示该单位元件没有被选中。对比三张结果图明显可以发现:经典DWA算法对单位元件有一定的随机化作用,但是也能很明显的发现这种算法的周期性;双指针动态元件匹配算法在对单位元件的选择方面可以进一步提高被选中元件的随机性,但是在输入较大的信号时,这种算法也会体现出一定程度的周期性;按照二阶双指针分段循环动态元件匹配算法对16个单位元件进行选择,可以看到随机化程度明显优于前面两种算法,在输入信号比较大时依然能够将数据“均匀化”处理。
如图10(a)所示,是传统ΣΔ调制器不加动态元件匹配算法的输出功率谱密度;图10(b)是调制器采用经典DWA动态元件匹配算法的输出功率谱密度;图10(c)是本发明调制器采用二阶双指针分段循环动态元件匹配算法的输出功率谱密度。其中数模转换器DAC的电容失配设为2%,对比发现使用经典DWA动态元件匹配算法后,调制器的信噪比SNR和无杂散动态范围SFDR都得到了提高,谐波信号也得到了一定程度地抑制;在经典DWA动态元件匹配的基础上,二阶双指针分段循环动态元件匹配算法对ΣΔ调制器的信噪比SNR和无杂散动态范围SFDR进行了进一步的优化处理,谐波分量基本完全被整形。
综上,本发明提供的一种ΣΔ调制器的动态元件匹配系统及方法,能够有效地抑制含有多位内部量化器ΣΔ调制器的输出中与信号相关的谐波分量,通过该校准技术能够有效提高ΣΔ调制器的信噪比以及无杂散动态范围。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (6)
1.一种ΣΔ调制器的动态元件匹配系统,其特征在于,包括:环路滤波器、多位量化器、动态元件匹配电路、数模转换器,其中动态元件匹配电路包括二进制转温度码电路(100)、数据均匀分配电路(101)、由2n/m个第一双指针移位单元组成的段间移位电路(102)、由m个第二双指针移位单元组成的位间移位电路(103),其中n为输入的二进制数据字长,m为自然数且由划分的数据段个数决定;将调制器的模拟输入信号连接环路滤波器的输入端,由环路滤波器的输出端经多位量化器连接至二进制转温度码电路(100)的输入端;二进制转温度码电路(100)的输出端连接数据均匀分配电路(101)的输入端,由数据均匀分配电路(101)的各输出端连接至2n/m个第一双指针移位单元的输入端;所述2n/m个第一双指针移位单元的输出端连接m个第二双指针移位单元的输入端;并将m个第二双指针移位单元的输出端级联依次拼接后作为动态元件匹配电路的输出端并连接至数模转换器。
2.根据权利要求1所述ΣΔ调制器的动态元件匹配系统,其特征在于:所述第一双指针移位单元包括温度码转二进制电路、带端回进位加法器、指针寄存器、对数移位电路,其中温度码转二进制电路的输入端连接数据均匀分配电路(101)的输出端,且温度码转二进制电路的输出端连接带端回进位加法器的输入端;带端回进位加法器的输出端连接指针寄存器的输入端;指针寄存器的输出端同时连接带端回进位加法器的输入端和对数移位电路的输入端;并且,对数移位电路的输入端还连接数据均匀分配电路(101)的输出端,及将对数移位电路的输出端作为第一双指针移位单元的输出端。
3.一种ΣΔ调制器的动态元件匹配方法,其特征在于,包括以下步骤:
将调制器的模拟输入信号输入环路滤波器整形后,通过多位量化器转换成nbit的二进制数字信号B;
利用二进制转温度码电路(100)将n bit的二进制数字信号B转换成2nbit的温度码数据
由数据均匀分配电路(101)采用数据均匀分配算法将2nbit的温度码数据均匀分划成m个数据段,每个数据段的字长都为2n/m,且每个数据段的2n/m个数据分别对应输出到段间移位电路(102)的2n/m个第一双指针移位单元,且段间移位电路(102)的2n/m个第一双指针移位单元采用二阶双指针分段循环算法对所接收的m个数据段整体进行移位后输入位间移位电路(103);
所述位间移位电路(103)的m个第二双指针移位单元采用二阶双指针分段循环算法对接收的相同数据段内的不同比特位数据进行移位,通过m个第二双指针移位单元移位输出数字信号并依次拼接得到一组随机化的数字信号,且通过数模转换器将随机化的数字信号转化为模拟信号反馈到调制器的输入。
4.根据权利要求3所述ΣΔ调制器的动态元件匹配方法,其特征在于,所述方法中数据均匀分配电路(101)采用数据均匀分配算法将2nbit的温度码数据均匀分划成m个数据段,具体为:
分配m个字长为2n/m的数据段区间(k-1)·2n/m<i≤k·2n/m,1≤k≤m;其中k是一整数常数,表示数据段的编号;i是一整数常数,表示温度码数据中数据的编号;
当k为奇数时,将温度码数据di按照数据编号增大的方向依次分配给m个数据段区间,温度码数据di分配到段i-(k-1)·2n/m;其中,温度码数据di表示2nbit温度码数据中的第i bit数据,其中1≤i≤2n;
当k为偶数时,将温度码数据di按照数据编号减小的方向依次分配给m个数据段区间,di分配到段k·2n/m-i+1。
5.根据权利要求3所述ΣΔ调制器的动态元件匹配方法,其特征在于,所述方法中第一双指针移位单元采用二阶双指针分段循环算法对所接收m个数据段整体进行移位,具体为:
设定两个指针ptr_n和ptr_p,指针ptr_n的初始值为1,指针ptr_p的初始值为2n/m,两个指针始终保持相反的移动方向;用t来表示数据的输入次数,初始状态时,当输入次数t是一个奇数时,用指针ptr_n标记输入数据的初始地址,当输入次数t是一个偶数时,用指针ptr_p标记输入数据的初始地址;其中0<ptr_n≤2n/m,0<ptr_p≤2n/m;
当指针ptr_n和ptr_p的大小关系发生变化时,互换两个该指针的当前地址和移动方向。
6.根据权利要求5所述ΣΔ调制器的动态元件匹配方法,其特征在于,所述方法中还包括将第t次输入的数据x(t)和本次输入数据的初始指针或者进行加法操作,并将加法操作的结果或者存储起来作为下一次输入数据的初始指针;即两个指针ptr_n和ptr_p满足:
t为奇数;
t为偶数;
其中,x(t)表示第t次输入的数据,mod()函数是取余数函数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910383014.9A CN110190855B (zh) | 2019-05-09 | 2019-05-09 | 一种σδ调制器的动态元件匹配系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910383014.9A CN110190855B (zh) | 2019-05-09 | 2019-05-09 | 一种σδ调制器的动态元件匹配系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110190855A true CN110190855A (zh) | 2019-08-30 |
CN110190855B CN110190855B (zh) | 2023-05-12 |
Family
ID=67715882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910383014.9A Active CN110190855B (zh) | 2019-05-09 | 2019-05-09 | 一种σδ调制器的动态元件匹配系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110190855B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111224665A (zh) * | 2020-01-17 | 2020-06-02 | 聚辰半导体股份有限公司 | 减小音频数模转换器中动态器件匹配资源的装置和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101969307A (zh) * | 2010-08-20 | 2011-02-09 | 浙江大学 | 一种改进型数据加权平均算法及装置 |
CN105322968A (zh) * | 2015-09-18 | 2016-02-10 | 东南大学 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
CN107769790A (zh) * | 2016-08-15 | 2018-03-06 | 联发科技股份有限公司 | Δ‑σ调制器 |
CN108832932A (zh) * | 2018-05-28 | 2018-11-16 | 北京新岸线移动多媒体技术有限公司 | 一种sigma delta调制器及动态元件匹配方法 |
-
2019
- 2019-05-09 CN CN201910383014.9A patent/CN110190855B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101969307A (zh) * | 2010-08-20 | 2011-02-09 | 浙江大学 | 一种改进型数据加权平均算法及装置 |
CN105322968A (zh) * | 2015-09-18 | 2016-02-10 | 东南大学 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
CN107769790A (zh) * | 2016-08-15 | 2018-03-06 | 联发科技股份有限公司 | Δ‑σ调制器 |
CN108832932A (zh) * | 2018-05-28 | 2018-11-16 | 北京新岸线移动多媒体技术有限公司 | 一种sigma delta调制器及动态元件匹配方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111224665A (zh) * | 2020-01-17 | 2020-06-02 | 聚辰半导体股份有限公司 | 减小音频数模转换器中动态器件匹配资源的装置和方法 |
CN111224665B (zh) * | 2020-01-17 | 2024-02-09 | 聚辰半导体股份有限公司 | 减小音频数模转换器中动态器件匹配资源的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110190855B (zh) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102292916B (zh) | 面积高效的动态元件匹配系统和方法 | |
EP1205030B1 (en) | A parallel analog-to-digital converter | |
US7030792B2 (en) | Suppressing digital-to-analog converter (DAC) error | |
CN102832946B (zh) | 数模转换器 | |
EP1089436B1 (en) | Current-mode spike-based analog-to-digital conversion | |
CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
KR100911427B1 (ko) | 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기 | |
US20070040720A1 (en) | Method of matching dynamic elements and multi-bit data converter | |
KR101478544B1 (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
CN100521548C (zh) | Sigma-delta模拟至数字转换器及其方法 | |
CN111900990A (zh) | 一种基于混合编码的电流舵型数模转换器 | |
CA2275644A1 (en) | Pipeline analog-to-digital conversion | |
CN106899304B (zh) | 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 | |
CN109815520B (zh) | 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法 | |
CN101729072A (zh) | 数模转换电路及其输出数据校正方法 | |
CN110190855A (zh) | 一种σδ调制器的动态元件匹配系统及方法 | |
CN102394653B (zh) | 数模转换器及数模转换方法 | |
CN102025375B (zh) | 模数转换器及其数字校准电路 | |
CN108631784B (zh) | 一种用于逐次逼近模数转换器的片上电容组置换方法 | |
CN108604901A (zh) | D/a转换器以及a/d转换器 | |
CN104779957B (zh) | 高速逐次逼近模数转换器 | |
CN105897274B (zh) | 一种8位元高精度dac电流源阵列及其布局方法 | |
US11075646B2 (en) | Σ-Δmodulator and method for reducing nonlinear error and gain error | |
CN107704656A (zh) | 基于fpga的参数化成型滤波器的设计与实现方法 | |
KR100398013B1 (ko) | 선택 회로, d/a 변환기 및 a/d 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |