CN101969307A - 一种改进型数据加权平均算法及装置 - Google Patents
一种改进型数据加权平均算法及装置 Download PDFInfo
- Publication number
- CN101969307A CN101969307A CN2010102620585A CN201010262058A CN101969307A CN 101969307 A CN101969307 A CN 101969307A CN 2010102620585 A CN2010102620585 A CN 2010102620585A CN 201010262058 A CN201010262058 A CN 201010262058A CN 101969307 A CN101969307 A CN 101969307A
- Authority
- CN
- China
- Prior art keywords
- counter
- output signal
- output
- count results
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种能更好抑制音调效应的改进型数据加权平均算法,该算法通过两个计数器来控制第二桶式移位寄存器来对传统数据加权平均算法结果进行修正。同时本发明还提供了实现该算法的装置,包括延迟单元、加法器、温度计码产生器、第一桶式移位寄存器、第一比较器、第一计数器、第二比较器、第二计数器和第二桶式移位寄存器。这种改进型数据加权平均算法能很好的处理了信噪失真比和音调效应这对矛盾,整体来看,保证单位元件被平均使用,从而不会造成信噪失真比的很大衰减,局部来看,这种算法能破坏单位元件选择的规律性,最大程度上抑制音调效应,可以将带内音调降到很低。
Description
技术领域
本发明涉及音频采样数据处理技术领域,具体涉及一种能更好的抑制音调效应且不会造成信噪失真比(SNDR)很大衰减的改进型数据加权平均(DWA)算法以及实现该算法的装置。
背景技术
在音频采样sigma-delta DAC数模转换器中,由于sigma-delta调制器的作用,信号的位数往往从大于20位被截断至3-6位,在这个过程中产生的截断噪声同时也被调制器所整形,使得输出的低比特信号还能够在低频段保留较高的精度。但是,在主流CMOS工艺条件下,由于工艺波动,内部的独立开关电容或者电流源约有0.5%的失配,这就导致了重建模拟信号过程中的误差。这些误差可以通过动态单元匹配技术(DynamicElement Matching,简称DEM)被数字化整形。
DEM选择单位元件的方法大体上分为三类,分别为随机选择DEM、算法选择DEM和噪声整形DEM。一般在音频多比特DAC应用中普遍使用算法选择DEM的实现方式,它又包括数据加权平均法(Data-weightedAveraging简称DWA)、旋转移位法(Barrel Shifting)、独立电平平均法(ILA)、向量反馈法(Vector Feedback)、树装置(Tree Structured)等。
数据加权平均(DWA)是一种可以降低对DAC单位元件匹配要求的DEM算法,也被称作单元轮选算法(Element Rotation)。它的目标就是尽量让每个1比特单元器件被用到的次数相同。其工作原理是通过循环选择单位元件将DAC非线性误差引入的噪声和失真进行一阶整形,并将其推至更高的频带。DWA的一个重要特点就是易于实现,并且噪声整形能力比较强。
考虑一个3比特的DAC,它有7个1比特单元,可以使用开关电容(Switched Capacitor)实现或者电流源(Current Source)来实现。
如图1所示,所有单元被排成一个圈。例如,设第一个输入数据为3,则单元1,2和3被选中,产生相应的模拟输出;接下来输入为4,则单元4,5,6,7开始工作。再接下来输入为6,则单元8,1,2,3,4和5被选中工作。这样每个单元都会被平均地利用到。如果不使用DWA,输入为3时,单元1,2,3被选中,当输入为4时,单元1,2,3,4被选中。可以看到,几乎每次都会选到1,2,3前面这几个单元,而后面的单元则很少使用到,这样就加大了失配误差的程度。
但是数据加权平均(DWA)算法由于每次选择的单位元件有一定的规律,导致误差频谱成为一个线性频谱,也就是所谓的音调效应。因此有很多改进的数据加权平均算法来解决这个问题,比如伪DWA(pseudo DWA),分集DWA(split-set DWA),双向DWA(Bi-Direction DWA),部分DWA(Partial DWA)。伪DWA(pseudo DWA)是最简单的算法,但是在某些特定的输入幅度下,带内杂波幅度会变大。虽然分集DWA(split-set DWA)可以达到更高的信噪失真比(SNDR),但是当调制器量化水平超过9时这种算法电路实现所占用的面积大大增加。双向DWA(Bi-Direction DWA)和部分DWA(Partial DWA)可以很好的抑制音调音效,却会带来很大的信噪失真比(SNDR)衰减,因此这两种方法很少被采用。
发明内容
本发明提供了一种能够更好的抑制音调效应且不会造成信噪失真比很大衰减的改进型数据加权平均算法,这种算法简单实现,实现电路不会因为调制器量化水平提高而变得复杂。
为了克服音调效应,或者说更大程度上减小带内音调,在一段时间内,应该破坏选择单位元件的规律性,但是又要保证单位元件被选中的次数一样,即任何一个单位元件在被选中第K+1次时,其他的单位元件都至少被选中了K次,否则就会增大失配误差,使得输出信号频谱中的噪底提高,从而降低信噪失真比。
本发明采用了一种新的计数方法,虽然这种计数方法比伪DWA(pseudo DWA)和分集DWA(split-set DWA)基于时钟的计数实现起来困难些,但是建立在这种计数上的改进型数据加权平均算法几乎能同时满足前面提到的两个要求。
一种改进型数据加权平均算法,包括:
1.假设有N个单位元件,首先按传统数据加权平均算法进行运算;
单位元件N由调制器阶数决定的,例如,采用的是4阶调制器,这个单元个数就是24-1=15;
2.如果输入值为K,K是前一个调制器的输出值,恰好单位元件N-K,N-K+1,....N-1,N被选中,那么计数器C1工作,计数结果加1,否则保持原计数结果;
3.当计数器C1计数值达到预设值时,另外一个计数器C2工作,计数结果加1,同时将计数器C1被置为0,否则计数器C2保持原计数结果;
所述的预设值是由多次实验决定的,不同的调制器阶数需要不同的预设值,一般为2幂次方,例如2,4,8,16等。
4.如果计数器C2的计数值达到单位元件数N,则计数器C2计数结果被置为0;
5.桶式移位寄存器以计数器C2的计数值为移位位数,将第一步中的运算结果循环右移得到新的结果去轮转选择这N个单位元件。
一种实现改进型数据加权平均算法的装置,包括:
一延迟单元,接收并延迟加法器的输出信号;
一加法器,接收输入数字信号和延迟单元的输出信号;该加法器相加输入数字信号与延迟单元的输出信号以得到该加法器的输出信号,如果加法器相加结果达到单位元件个数N时,则相加结果减去单位元件个数后作为输出信号输出;
一温度计码产生器,接收并转换输入数字信号成为一温度计编码信号;
一第一桶式移位寄存器,以延迟单元输出信号为移位位数,将温度计码产生器的输出信号循环右移以产生一输出信号;
一第一比较器,接受第一桶式移位寄存器最高位输出和最低位输出,如果最高位输出为1,最低位输出为0,则该比较器输出为1,否则输出为0;
一第一计数器,接收第一比较器输出信号,如果该计数器输入为1,则计数加1,否则保持原计数结果,如果达到预设值,则计数结果置为0;
一第二比较器,接收第一计数器输出信号,如果比较器输入值等于预设值,该比较器输出为1,否则输出为0;
一第二计数器,接收第二比较输出信号,如果该计数器输入为1,则计数加1,否则保持原计数结果,如果计数结果达到单位元件个数N,则计数结果置为0;
一第二桶式移位寄存器,以第二计数器输出信号为移位位数,将第一桶式移位寄存器的输出信号循环右移以产生一输出信号。
通过两个计数器来控制第二桶式移位寄存器来对传统数据加权平均算法结果进行修正,这种改进型数据加权平均算法能很好的处理了信噪失真比和音调效应这对矛盾,整体来看,保证单位元件被平均使用,从而不会造成信噪失真比的很大衰减,局部来看,这种算法能破坏单位元件选择的规律性,最大程度上抑制音调效应,可以将带内音调降到很低。
在4阶delta-sigma调制器,64倍过采样以及0.5%随机单位元件失配的情况下仿真,分析输出信号的频谱图可知,本发明的算法以及装置可以将带内音调减小到6dB,并且使得信噪失真比只衰减1.2dB。
附图说明
图1是传统数据加权平均单元轮选图;
图2是本发明的改进型数据加权平均装置示意图;
图3(a)是传统数数据加权平均装置工作结果示意图;
图3(b)是改进型数据加权平均装置工作结果示意图;
图4是在Matlab simulink仿真软件下,4阶sigma-delta调制器调制后的正弦信号经传统数数据加权平均装置后的输出信号频谱示意图;
图5是在Matlab simulink仿真软件下,4阶sigma-delta调制器调制后的正弦信号经本发明的改进型数据加权平均装置后的输出信号频谱示意图;
图6(a)是在Matlab simulink仿真软件下,3阶sigma-delta调制器调制后的正弦信号经过传统数数据加权平均装置后的频谱示意图;
图6(b)是在Matlab simulink仿真软件下,3阶sigma-delta调制器调制后的正弦信号经过本发明的改进型数据加权平均装置后的频谱示意图。
具体实施方式
如图2所示,一种能更好抑制音调效应的改进型数据加权平均算法的装置,包括延迟单元、加法器、温度计码产生器、第一桶式移位寄存器、第一比较器、第一计数器、第二比较器、第二计数器和第二桶式移位寄存器。
所属的温度计码产生器将接收到的数字输入信号转化为温度计编码信号,作为第一桶式移位寄存器的输入信号。如表1所示:
表1:3位二进制输入与相应温度计编码表
如图2所示,温度计码产生器将输入的数字信号X(n)转换成相应的温度计编码T1,T2,...Tn;加法器将输入数字信号X(n)和延迟单元的输出信号相加,得到的输出结果作为第一桶式移位寄存器的控制信号;温度计码产生器的输出信号作为第一桶式移位寄存器的输入信号,第一桶式移位寄存器按控制信号对输入信号进行循环移位处理后得到的输出信号为D1,D2,...Dn;第一桶式移位寄存器的输出信号作为第二桶式移位寄存器的输入信号,再将第一桶式移位寄存器的输出的最高位Dn和最低位D1作为第一比较器的输入,经过第一比较器后产生的输出信号再作为第一计数器的使能信号去控制第一计数器的工作,第一计数器的输出信号作为第二比较器的输入值,第二比较器产生一个使能信号再去控制第二计数器;第二桶式移位寄存器把第一桶式移位寄存器的输出信号按第二计数器的计数值循环右移,得到一个修正后的数据Y1,Y2,...Yn,将这个输出信号输出去控制后面的开关电容的开或关。
以3位二进制输入信号为例,具体解释这种改进型数据加权平均装置的工作情况。
图2所示的加法器为模7加法器,假设计数器C1计数到2时计数器C2就开始计数。在时钟1时,输入4,时钟2时输入为3,这时计数器C1计数条件,计数器C1计数结果为1,但是还不满足计数器C2的工作条件,计数器C2计数结果扔为0,时钟3时输入为5,时钟4时输入为3,虽然7个单位元件轮转了一圈,但是不满足计数器C1工作条件,时钟5时输入为6,此时满足计数器C1工作条件,计数器C1计数结果为2,满足了计数器C2工作条件,计数器C2计数结果为1,时钟6时输入为4,由于计数器C2结果不为0,此时就要对第一桶型移位寄存器输出信号进行修正,由于计数器C2计数结果为1,则将第一桶型移位寄存器输出信号再循环右移一位。时钟7时输入3,又满足计数器C1工作,由于在时钟6时,计数器C1达到预设值2,计数结果被置为0,所以时钟7下,计数器C1计数结果为1。计数器C2保持原来计数结果。时钟8时,输入为6,计数器C1,C2都不满足计数条件,所以都保持原计数结果,时钟9是,输入为1,计数器C1工作,计数器C1计数结果为2,使得计数器C2满足计数条件,计数结果为2,时钟10时,输入为3,由于计数器C2计数结果为2,则将第一桶型移位寄存器输出信号再循环右移两位。
工作结果示意图如图3所示,横坐标表示时钟数,纵坐标表示单位元件,暗格表示单位元件被选中,图3(a)为传统数据加权平均装置对于单位元件的选中情况,图3(b)为改进型数据加权平均装置对于单位元件的选中情况,图3(b)中“X”符号表示这个单位元件在本次选择中被跳过。
从图3中可以看出,在每段计数器C1计数范围内的时钟数都是不一样的,计数器C1第一个计数范围经历了5个时钟周期,而第二个计数范围经历只经历了4个时钟周期,而且每当计数器C1达到预设值2时,下一时钟周期的单位元件选通的起始位置加1,也就是跳过一个单位元件再开始选通。这样就可以破坏了单位元件选则的规律性,而且在计数器C1的每个计数范围内,单位元件被选中的次数仍然是一样的,这样就会很大程度上减小音调效应。虽然每个计数范围会跳过一个单位元件,但是如果时钟周期数远远大于单位元件数的话,从整体上来看,每个单位元件依然是被平均地选中,这样就使得信噪失真比几乎没有多少衰减。
假设15个单位元件有0.5%随机失配,将64倍过采样,4阶delta-sigma调制器调制后的正弦信号分别经过传统数数据加权平均装置和改进型数数据加权平均装置,输出信号频谱如图4,5所示,其中横坐标为频率,单位为kHz,纵坐标单位为dB。信号通带为20KHz。由图4、图5可见,经过传统数据加权平均装置的输出信号带内音调还是比较明显,最大音调有20dB左右,而经过改进型数数据加权平均的输出信号的带内音调只有6dB左右,信噪失真比也只是衰减了1.2dB。
同样将将64倍过采样,3阶delta-sigma调制器调制后的正弦信号分别经过传统数数据加权平均装置和改进型数数据加权平均装置,两种装置输出信号的频谱图分别如图6(a)、图6(b)所示,图6(b)为经过改进型数数据加权平均装置后的输出信号频谱图,可以看出仍然有很好的带内音调抑制功能,而且信噪失真比也只是衰减了0.2dB。
Claims (2)
1.一种改进型的数据加权平均算法,包括:
(1)假设有N个单位元件,首先按传统数据加权平均算法进行运算;
(2)如果输入值为K时,恰好单位元件N-K,N-K+1,....N-1,N被选中,那么计数器C1工作,计数结果加1,否则保持原计数结果;
(3)当计数器C1计数值达到预设值时,另外一个计数器C2工作,计数结果加1,同时将计数器C1被置为0,否则计数器C2保持原计数结果;
(4)如果计数器C2的计数值达到单位元件数N,则计数器C2计数结果被置为0;
(5)桶式移位寄存器以计数器C2的计数值为移位位数,将第一步中的运算结果循环右移得到新的结果去轮转选择这N个单位元件。
2.一种实现改进型数据加权平均算法的装置,包括:
一延迟单元,接收并延迟加法器的输出信号;
一加法器,接收输入数字信号和延迟单元的输出信号。该加法器相加输入数字信号与延迟单元的输出信号以得到该加法器的输出信号,如果加法器相加结果达到单位元件个数,则相加结果减去单位元件个数后作为输出信号输出;
一温度计码产生器,接收并转换输入数字信号成为一温度计编码信号;
一第一桶式移位寄存器,以延迟单元输出信号为移位位数,将温度计码产生器的输出信号循环右移以产生一输出信号;
一第一比较器,接受第一桶式移位寄存器最高位输出和最低位输出,如果最高位输出为1,最低位输出为0,则该比较器输出为1,否则输出为0;
一第一计数器,接收第一比较器输出信号,如果该计数器输入为1,则计数加1,否则保持原计数结果,如果达到预设值,则计数结果置为0;
一第二比较器,接收第一计数器输出信号,如果比较器输入值等于预设的值,该比较器输出为1,否则输出为0;
一第二计数器,接收第二比较输出信号,如果该计数器输入为1,则计数加1,否则保持原计数结果,如果计数结果达到单位元件个数,则计数结果置为0;
一第二桶式移位寄存器,以第二计数器输出信号为移位位数,将第一桶式移位寄存器的输出信号循环右移以产生一输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102620585A CN101969307B (zh) | 2010-08-20 | 2010-08-20 | 一种改进型数据加权平均算法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102620585A CN101969307B (zh) | 2010-08-20 | 2010-08-20 | 一种改进型数据加权平均算法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101969307A true CN101969307A (zh) | 2011-02-09 |
CN101969307B CN101969307B (zh) | 2013-03-20 |
Family
ID=43548417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102620585A Expired - Fee Related CN101969307B (zh) | 2010-08-20 | 2010-08-20 | 一种改进型数据加权平均算法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101969307B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401558A (zh) * | 2013-08-26 | 2013-11-20 | 华为技术有限公司 | 一种数模转换中数据平均的处理方法及装置 |
CN105322968B (zh) * | 2015-09-18 | 2018-07-06 | 东南大学 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
WO2019071371A1 (zh) * | 2017-10-09 | 2019-04-18 | 深圳市汇顶科技股份有限公司 | 模数信号转换系统及方法 |
CN109886895A (zh) * | 2019-02-28 | 2019-06-14 | 重庆交通大学 | 局部拟合滤波方法 |
CN110190855A (zh) * | 2019-05-09 | 2019-08-30 | 东南大学 | 一种σδ调制器的动态元件匹配系统及方法 |
CN113708761A (zh) * | 2021-08-30 | 2021-11-26 | 上海川土微电子有限公司 | 一种数据加权平均算法及数模转换电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335525A (zh) * | 2007-06-29 | 2008-12-31 | 智原科技股份有限公司 | 数据加权平均结构与方法、信号转换方法与信号绕线方法 |
US7561088B1 (en) * | 2008-04-16 | 2009-07-14 | Adtran, Inc. | Multi-loop data weighted averaging in a delta-sigma DAC |
-
2010
- 2010-08-20 CN CN2010102620585A patent/CN101969307B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335525A (zh) * | 2007-06-29 | 2008-12-31 | 智原科技股份有限公司 | 数据加权平均结构与方法、信号转换方法与信号绕线方法 |
US7561088B1 (en) * | 2008-04-16 | 2009-07-14 | Adtran, Inc. | Multi-loop data weighted averaging in a delta-sigma DAC |
Non-Patent Citations (3)
Title |
---|
《半导体学报》 20100731 张昊 等 An 18-bit high performance audio ∑-△D/A converter 全文 1-2 第37卷, 第7期 * |
张昊 等: "An 18-bit high performance audio ∑-△D/A converter", 《半导体学报》, vol. 37, no. 7, 31 July 2010 (2010-07-31) * |
来逢昌 等: "一种反馈DAC优化技术", 《微处理机》, no. 2, 30 April 2010 (2010-04-30) * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401558A (zh) * | 2013-08-26 | 2013-11-20 | 华为技术有限公司 | 一种数模转换中数据平均的处理方法及装置 |
CN103401558B (zh) * | 2013-08-26 | 2016-10-05 | 华为技术有限公司 | 一种数模转换中数据平均的处理方法及装置 |
CN105322968B (zh) * | 2015-09-18 | 2018-07-06 | 东南大学 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
WO2019071371A1 (zh) * | 2017-10-09 | 2019-04-18 | 深圳市汇顶科技股份有限公司 | 模数信号转换系统及方法 |
CN110036568A (zh) * | 2017-10-09 | 2019-07-19 | 深圳市汇顶科技股份有限公司 | 模数信号转换系统及方法 |
CN110036568B (zh) * | 2017-10-09 | 2022-06-07 | 深圳市汇顶科技股份有限公司 | 模数信号转换系统及方法 |
CN109886895A (zh) * | 2019-02-28 | 2019-06-14 | 重庆交通大学 | 局部拟合滤波方法 |
CN110190855A (zh) * | 2019-05-09 | 2019-08-30 | 东南大学 | 一种σδ调制器的动态元件匹配系统及方法 |
CN110190855B (zh) * | 2019-05-09 | 2023-05-12 | 东南大学 | 一种σδ调制器的动态元件匹配系统及方法 |
CN113708761A (zh) * | 2021-08-30 | 2021-11-26 | 上海川土微电子有限公司 | 一种数据加权平均算法及数模转换电路 |
CN113708761B (zh) * | 2021-08-30 | 2024-03-19 | 上海川土微电子有限公司 | 一种数据加权平均算法及数模转换电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101969307B (zh) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101969307B (zh) | 一种改进型数据加权平均算法及装置 | |
EP2351228B1 (en) | Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters | |
CN100521543C (zh) | 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置 | |
US7561088B1 (en) | Multi-loop data weighted averaging in a delta-sigma DAC | |
Saraf et al. | IIR filters using stochastic arithmetic | |
EP0712549A1 (en) | Data-directed scrambler for multi-bit noise-shaping d/a converters | |
TW201713044A (zh) | 數位類比轉換器中之可變長度動態元件匹配 | |
US6384761B1 (en) | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters | |
US9378184B2 (en) | Accumulator and data weighted average device including the accumulator | |
CN102111155A (zh) | 转换器 | |
Neitola et al. | A generalized data-weighted averaging algorithm | |
CN106899304B (zh) | 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 | |
Swaminathan et al. | A digital requantizer with shaped requantization noise that remains well behaved after nonlinear distortion | |
CN110022157A (zh) | 信号处理装置和δ-σ调制器 | |
EP0660527B1 (en) | Data converter with gain scaling including dither | |
US8203475B2 (en) | Parallel mash ΔΣ modulator | |
Roverato et al. | RX-band noise reduction in all-digital transmitters with configurable spectral shaping of quantization and mismatch errors | |
Liao et al. | Influence of LFSR dither on the periods of a MASH digital delta–sigma modulator | |
CN2674771Y (zh) | Cdma系统传输矩阵系数计算的基站 | |
CN109672446B (zh) | 一种分段伪数据加权平均dem电路 | |
JPH01117527A (ja) | コード変換器 | |
Tonn et al. | Real-Time Processing and Delta-Sigma Modulation on FPGA for Switching Mode RF Amplifiers | |
GB2444986A (en) | Digital to analogue converter | |
CN101145785A (zh) | 一种过采样增量调制方法和装置 | |
Figuli et al. | An Efficient High-Throughput Generic QAM Transmitter with Scalable Spiral FIR Filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130320 Termination date: 20150820 |
|
EXPY | Termination of patent right or utility model |