CN107704656A - 基于fpga的参数化成型滤波器的设计与实现方法 - Google Patents
基于fpga的参数化成型滤波器的设计与实现方法 Download PDFInfo
- Publication number
- CN107704656A CN107704656A CN201710794306.2A CN201710794306A CN107704656A CN 107704656 A CN107704656 A CN 107704656A CN 201710794306 A CN201710794306 A CN 201710794306A CN 107704656 A CN107704656 A CN 107704656A
- Authority
- CN
- China
- Prior art keywords
- mrow
- msubsup
- data
- coefficient
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种基于FPGA的参数化成型滤波器的设计与实现方法，步骤如下：首先用Matlab设计出成型滤波器的系数；其次将上述系数以一定的规律重新排列为新的系数矩阵，转化为FPGA的ROM核所需要的COE文件并将其导入；接着根据需要产生的符号速率Rb和系统工作频率Fs，使用数字NCO产生需要的数据使能CE；再设置一个N位的移位寄存器，以上述CE为移位使能将输入符号依次进行移位操作；最后将输入信号和ROM核中的相应数据进行相乘并累加，得到成型后的输出序列y(n)。本发明基于FPGA查找表方式来实现，可以方便的对不同符号速率的码流进行成型设计，占用系统资源相对于传统方法有很大的降低，结构简单。
Description
技术领域
本发明属于数字信号处理技术，具体涉及一种基于FPGA的参数化成型滤波器的设计与实现方法。
背景技术
在现代无线通信系统中，为了有效利用信道，在信号传输出去之前，都要对信号进行频谱压缩，使其在消除码间干扰达到最佳检测的前提下提高频带利用率。对基带数据进行脉冲成型滤波是提高频谱利用率的有效方法。随着无线通信系统的不断发展，往往要求传输信号速率可变甚至连续可变，如卫星通信系统通常会根据应用带宽需求改变传输速率。
在现有数字成型滤波器设计中，由于成型滤波器的输出采样率需要与数据速率保持倍数关系，需要对成型滤波后的信号进行插值滤波，将信号采样率变到系统工作时钟。为了适应数据速率可变的要求，一种方法是根据传输数据的速率，采用重新配置时钟芯片来改变DA工作时钟，这种方法受硬件平台限制；另外一种方法是针对特定几个速率采用多级滤波器进行整倍数插值滤波，这种方法滤波器级数多、结构复杂、耗费资源巨大，并且数据速率不能连续可变。
发明内容
本发明的目的在于提供一种基于FPGA的参数化成型滤波器的设计与实现方法，克服了传统成型滤波器不能灵活地适应速率变化的问题。
实现本发明目的的技术解决方案为：一种基于FPGA的参数化成型滤波器的设计与实现方法，方法步骤如下：
步骤1、用Matlab设计出成型滤波器的系数：
利用fdesign.pulseshaping函数生成一个码元关联长度N，每个码元含采样点个数M，滚降系数α的根升余弦冲击响应的滤波器，生成后的滤波器系数的总长度L＝N*M，形式如下：
H＝h(n)，0≤n≤L-1
H表示系数矩阵，h(n)表示系数序列，n表示系数序列的序号；
步骤2、将系数矩阵H以一定的规律重新排列为新的系数矩阵H'，将其转化为COE文件并导入ROM核；
步骤3、根据所需输入信号码率Rb和系统工作频率Fs，计算出对应的频率控制字，由数字NCO产生1倍数据使能CE；
步骤4、设置一个长度等于码元关联长度N的移位寄存器，以步骤3中产生的CE为使能将输入信号依次进行移入移位寄存器；
步骤5、将输入信号和ROM核中的相应数据进行相乘累加，得到成型后的输出序列y(n)。
本发明与现有技术相比，其显著优点在于：可以实现不同速率信号的成型滤波，可应用于数据速率连续可变的数字调制器；该滤波处理方法实现简单、耗费硬件资源少、实用性和可移植性强。
附图说明
图1为本发明的基于FPGA的参数化成型滤波器的设计与实现方法的流程图。
图2为实施例1中滚降系数为0.7根升余弦成型滤波器的冲击响应时域图。
图3为实施例1中利用Matlab用文中所述方法对输入信号成型后的Matlab仿真时域波形图。
图4为实施例1中用FPGA实现在ChipScope中观察到的成型后的时域波形图，实现FPGA平台是XilinxFPGA-K7325T。
图5为实施例1中在FPGA实现后测试的信号星座图，测试仪器是安捷伦公司的N9030频谱仪。
具体实施方式
下面结合附图对本发明作进一步详细描述。
结合图1，一种基于FPGA的参数化成型滤波器的设计与实现方法，方法步骤如下：
步骤1、用Matlab设计出成型滤波器的系数：
利用fdesign.pulseshaping函数生成一个码元关联长度N，每个码元含采样点个数M，滚降系数α的根升余弦冲击响应的滤波器系数的总长度L＝N*M，形式如下：
H＝h(n)，0≤n≤L-1
H表示系数矩阵，h(n)表示系数序列，n表示系数序列的序号；
步骤2、将系数矩阵H以一定的规律重新排列为新的系数矩阵H'，将其转化为COE文件并导入ROM核，具体实现过程如下：
2-1、将步骤1生成的长度为L的系数矩阵进行Q比特定点数量化，量化处理方式如下：
hint(n)＝fix(2Q-1h(n))
量化后的系数hint(n)如下：
其中表示在第q个码元的p点的采样值，p代表每个码元内0～M-1的采样点的位置，q代表码元0～N-1的位置；
2-2、将量化后的系数hint(n)以q相同的M个数为一组，共分割为N组，即q＝0为第1组，q＝1为第2组，以此类推；
2-3、以第1组为第1列，第2组为第2列，以此类推，形成一个新的系数矩阵H'：
2-4、将上述新的系数矩阵H'进行处理，并转化为FPGA的ROM核所需要的COE文件，具体实现过程如下：
2-4-1、找出H'矩阵的每一列中的最大值，求该值在二进制补码中的位宽Wq，并将该列的位宽统一为Wq，则H'的每一行中的数据使用二进制补码表示时的总位宽为：
2-4-2、将H'中的系数由十进制转换为二进制形式；
2-4-3、将步骤2-4-2的二进制系数制作成一个宽度为W、深度等于每个码元含采样点个数M的COE文件。
步骤3、根据所需输入信号码率Rb和系统工作频率Fs，计算出对应的频率控制字，由数字NCO产生1倍数据使能CE；
步骤4、设置一个长度等于码元关联长度N的移位寄存器，以步骤3中产生的CE为使能将输入信号依次进行移入移位寄存器；
步骤5、将输入信号和ROM核中的相应数据进行相乘累加，得到成型后的输出序列y(n)，具体实现过程如下：
5-1、在每个时钟下，截取步骤3中数字NCO的高log2(M)位作为ROM核的查询地址；
5-2、将从ROM核中读出的数据和移位寄存器中的数据对应相乘，其中，由于数据是0/1码流，所以乘法操作变成数据取反操作，即：
其中，R是ROM核中数据，R'是与对应数据相乘后结果；具体实现过程如下：
5-2-1、将ROM核中读出位宽为W的数据以Wq为标准分为N组；
5-2-2、将每一组的数据和从N位移位寄存器中读取的N个数对应相乘。
5-3、将步骤5-2中相乘后的数据相加，得到输出序列y(n)。
实施例1
步骤1、用Matlab设计出成型滤波器的系数：
利用fdesign.pulseshaping函数生成一个码元关联长度N＝20，每个码元含采样点个数M＝512，滚降系数α＝0.7的根升余弦冲击响应的滤波器，生成的滤波器时域波形如图2，系数的总长度L＝N*M＝10240，形式如下：
H＝h(n)，0≤n≤L-1
H表示系数矩阵，h(n)表示系数序列，n表示系数序列的序号；
步骤2、将系数矩阵H以一定的规律重新排列为新的系数矩阵H'，将其转化为COE文件并导入ROM核，具体实现过程如下：
2-1、将步骤1生成的长度为L的系数矩阵进行Q＝16比特定点数量化，量化处理方式如下：
hint(n)＝fix(2Q-1h(n))
量化后的系数hint(n)如下：
其中表示在第q个码元的第p点的采样值，p代表每个码元内0～511的采样点的位置，q代表码元0～19的位置；
2-2、将量化后的系数hint(n)以q相同的512个数为一组，共分割为20组，即q＝0为第1组，q＝1为第2组，以此类推；
2-3、以第1组为第1列，第2组为第2列，以此类推，形成一个新的系数矩阵H'：
2-4、将上述新的系数矩阵H'进行处理，并转化为FPGA的ROM核所需要的COE文件，具体实现过程如下：
2-4-1、找出H'矩阵的每一列中的最大值，求该值在二进制补码中的位宽Wq，并将该列的位宽统一为Wq,本实例中Wq＝[7,7,8,8,8,9,10,11,13,16,16,13,11,10,9,8,8,8,7,7]，0≤q≤19则H'的每一行中的数据使用二进制补码表示时的总位宽为：
2-4-2、将H'中的系数由十进制转换为二进制形式；
2-4-3、将步骤2-4-2的二进制系数制作成一个宽度为W＝194、深度等于每个码元含采样点个数M＝512的COE文件。
步骤3、根据所需输入信号码率Rb和系统工作频率Fs，本实例中Rb＝1Mbps,Fs＝120MHz，计算出对应的频率控制字，由数字NCO产生1倍数据使能CE；
步骤4、设置一个长度等于码元关联长度为20的移位寄存器，以步骤3中产生的CE为使能将输入信号依次进行移入移位寄存器；
步骤5、将输入信号和ROM核中的相应数据进行相乘累加，得到成型后的输出序列y(n)，具体实现过程如下：
5-1、在每个时钟下，截取步骤3中数字NCO的高log2(M)＝9位作为ROM核的查询地址；
5-2、将从ROM核中读出的数据和移位寄存器中的数据对应相乘，其中，由于数据是0/1码流，所以乘法操作变成数据取反操作，即：
其中，R是ROM核中数据，R'是与对应数据相乘后结果；因为在某一个地址下从ROM中读出的数据是位宽194的一组二进制数，需要将其和输入数据对应，具体实现过程如下：
5-2-1、将ROM核中读出位宽为W＝194的数据以Wq为标准分为20组；
5-2-2、将每一组的数据和从20位移位寄存器中读取的20个数对应相乘。
5-3、将步骤5-2中相乘后的数据相加，得到输出序列y(n)。在Matlab中随机产生1000个0/1随机数，用上述方法处理后的成型波形如图3，利用FPGA用上述方法在ChipScope中观察到的波形如图4所示，将输出序列通过AD9957转换为模拟信号，在安捷伦公司的N9030频谱仪观察到的星座图如图5所示。本实例中所测得的EVM为398m％rms。
综上所述，本发明可以实现不同速率信号的成型滤波，可应用于数据速率连续可变的数字调制器；该滤波处理方法实现简单、耗费硬件资源少、实用性和可移植性强。
Claims (5)
1.一种基于FPGA的参数化成型滤波器的设计与实现方法，其特征在于，方法步骤如下：
步骤1、用Matlab设计出成型滤波器的系数：
利用fdesign.pulseshaping函数生成一个码元关联长度N，每个码元含采样点个数M，滚降系数α的根升余弦冲击响应的滤波器，生成后的滤波器系数的总长度L＝N*M，形式如下：
H＝h(n)，0≤n≤L-1
H表示系数矩阵，h(n)表示系数序列，n表示系数序列的序号；
步骤2、将系数矩阵H以一定的规律重新排列为新的系数矩阵H'，将其转化为COE文件并导入ROM核；
步骤3、根据所需输入信号码率Rb和系统工作频率Fs，计算出对应的频率控制字，由数字NCO产生1倍数据使能CE；
步骤4、设置一个长度等于码元关联长度N的移位寄存器，以步骤3中产生的CE为使能将输入信号依次进行移入移位寄存器；
步骤5、将输入信号和ROM核中的相应数据进行相乘累加，得到成型后的输出序列y(n)。
2.根据权利要求1所述的基于FPGA的参数化成型滤波器的设计与实现方法，其特征在于，在步骤2中，对系数矩阵重新排列的相关处理，具体实现过程如下：
2-1、将步骤1生成的长度为L的系数矩阵进行Q比特定点数量化，量化处理方式如下：
hint(n)＝fix(2Q-1h(n))
量化后的系数hint(n)如下：
<mrow>
<msub>
<mi>h</mi>
<mi>int</mi>
</msub>
<mrow>
<mo>(</mo>
<mi>n</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mo>&lsqb;</mo>
<msubsup>
<mi>h</mi>
<mn>0</mn>
<mn>0</mn>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>0</mn>
<mn>1</mn>
</msubsup>
<mo>,</mo>
<mo>...</mo>
<msubsup>
<mi>h</mi>
<mn>0</mn>
<mrow>
<mi>M</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>1</mn>
<mn>0</mn>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>1</mn>
<mn>1</mn>
</msubsup>
<mo>,</mo>
<mo>...</mo>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>1</mn>
<mrow>
<mi>M</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msubsup>
<mo>...</mo>
<mo>...</mo>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
<mn>0</mn>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
<mn>1</mn>
</msubsup>
<mo>,</mo>
<mo>...</mo>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
<mrow>
<mi>M</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msubsup>
<mo>&rsqb;</mo>
</mrow>
其中表示在第q个码元的p点的采样值，p代表每个码元内0～M-1的采样点的位置，q代表码元0～N-1的位置；
2-2、将量化后的系数hint(n)以q相同的M个数为一组，共分割为N组，即q＝0为第1组，q＝1为第2组，以此类推；
2-3、以第1组为第1列，第2组为第2列，以此类推，形成一个新的系数矩阵H'：
<mrow>
<msup>
<mi>H</mi>
<mo>&prime;</mo>
</msup>
<mo>=</mo>
<mfenced open = "[" close = "]">
<mtable>
<mtr>
<mtd>
<mrow>
<msubsup>
<mi>h</mi>
<mn>0</mn>
<mn>0</mn>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>1</mn>
<mn>0</mn>
</msubsup>
<mo>,</mo>
<mo>...</mo>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
<mn>0</mn>
</msubsup>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msubsup>
<mi>h</mi>
<mn>0</mn>
<mn>1</mn>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>1</mn>
<mn>1</mn>
</msubsup>
<mo>,</mo>
<mo>...</mo>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
<mn>1</mn>
</msubsup>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mo>...</mo>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msubsup>
<mi>h</mi>
<mn>0</mn>
<mrow>
<mi>M</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msubsup>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mn>1</mn>
<mrow>
<mi>M</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msubsup>
<mo>,</mo>
<mn>...</mn>
<mo>,</mo>
<msubsup>
<mi>h</mi>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
<mrow>
<mi>M</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</msubsup>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mrow>
2-4、将上述新的系数矩阵H'进行处理，并转化为FPGA的ROM核所需要的COE文件。
3.根据权利要求2所述的基于FPGA的参数化成型滤波器的设计与实现方法，其特征在于：在步骤2-4中，将新的系数矩阵H'转换为FPGA的ROM核所需要的COE文件，具体实现过程如下：
2-4-1、找出H'矩阵的每一列中的最大值，求该值在二进制补码中的位宽Wq，并将该列的位宽统一为Wq，则H'的每一行中的数据使用二进制补码表示时的总位宽为：
<mrow>
<mi>W</mi>
<mo>=</mo>
<munderover>
<mi>&Sigma;</mi>
<mrow>
<mi>q</mi>
<mo>=</mo>
<mn>0</mn>
</mrow>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</munderover>
<msub>
<mi>W</mi>
<mi>q</mi>
</msub>
</mrow>
2-4-2、将H'中的系数由十进制转换为二进制形式；
2-4-3、将步骤2-4-2的二进制系数制作成一个宽度为W、深度等于每个码元含采样点个数M的COE文件。
4.根据权利要求1所述的基于FPGA的参数化成型滤波器的设计与实现方法，其特征在于：在步骤5中，在每个时钟下面对输入信号和ROM核中的相应数据进行乘加操作，输出成型后的数据，具体实现过程如下：
5-1、在每个时钟下，截取步骤3中数字NCO的高log2(M)位作为ROM核的查询地址；
5-2、将从ROM核中读出的数据和移位寄存器中的数据对应相乘，其中，由于数据是0/1码流，所以乘法操作变成数据取反操作，即：
其中，R是ROM核中数据，R'是与对应数据相乘后结果；
5-3、将步骤5-2中相乘后的数据相加，得到输出序列y(n)。
5.根据权利要求4所述的基于FPGA的参数化成型滤波器的设计与实现方法，其特征在于：在步骤5-2中，ROM核中读出的数据和移位寄存器读出的数据对应相乘，具体实现过程如下：
5-2-1、将ROM核中读出位宽为W的数据以Wq为标准分为N组；
5-2-2、将每一组的数据和从N位移位寄存器中读取的N个数对应相乘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710794306.2A CN107704656A (zh) | 2017-09-06 | 2017-09-06 | 基于fpga的参数化成型滤波器的设计与实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710794306.2A CN107704656A (zh) | 2017-09-06 | 2017-09-06 | 基于fpga的参数化成型滤波器的设计与实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107704656A true CN107704656A (zh) | 2018-02-16 |
Family
ID=61172051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710794306.2A Pending CN107704656A (zh) | 2017-09-06 | 2017-09-06 | 基于fpga的参数化成型滤波器的设计与实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107704656A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109905100A (zh) * | 2019-02-19 | 2019-06-18 | 深圳市极致汇仪科技有限公司 | 一种farrow类型滤波器的fpga实现方法及系统 |
| CN115426265A (zh) * | 2022-11-02 | 2022-12-02 | 之江实验室 | 一种多模态网络下交换资源分配优化方法及装置、介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228511A (ja) * | 2006-02-27 | 2007-09-06 | Digital Electronics Corp | デジタルフィルタ回路 |
| CN104539262A (zh) * | 2014-12-08 | 2015-04-22 | 北京遥测技术研究所 | 一种连续可变速率的数字成型滤波处理方法 |
| CN105634439A (zh) * | 2015-12-22 | 2016-06-01 | 熊猫电子集团有限公司 | 一种异步成形滤波器设计方法 |
| CN106209310A (zh) * | 2016-06-30 | 2016-12-07 | 广州海格通信集团股份有限公司 | 一种可变符号率调制器装置及实现方法 |
-
2017
- 2017-09-06 CN CN201710794306.2A patent/CN107704656A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228511A (ja) * | 2006-02-27 | 2007-09-06 | Digital Electronics Corp | デジタルフィルタ回路 |
| CN104539262A (zh) * | 2014-12-08 | 2015-04-22 | 北京遥测技术研究所 | 一种连续可变速率的数字成型滤波处理方法 |
| CN105634439A (zh) * | 2015-12-22 | 2016-06-01 | 熊猫电子集团有限公司 | 一种异步成形滤波器设计方法 |
| CN106209310A (zh) * | 2016-06-30 | 2016-12-07 | 广州海格通信集团股份有限公司 | 一种可变符号率调制器装置及实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陶佰睿 等: "基于FPGA 的WSN 数字基带成形滤波器设计", 《电视技术》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109905100A (zh) * | 2019-02-19 | 2019-06-18 | 深圳市极致汇仪科技有限公司 | 一种farrow类型滤波器的fpga实现方法及系统 |
| CN115426265A (zh) * | 2022-11-02 | 2022-12-02 | 之江实验室 | 一种多模态网络下交换资源分配优化方法及装置、介质 |
| CN115426265B (zh) * | 2022-11-02 | 2023-04-18 | 之江实验室 | 一种多模态网络下交换资源分配优化方法及装置、介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101461203B (zh) | 调制数据符号集的方法和设备及相应的解调方法和设备 | |
| CN103188199B (zh) | 一种基于分数延时cpg的宽带削峰方法与装置 | |
| CN107592083B (zh) | 毫米波宽带功率放大器的数字预失真系统及其方法 | |
| Goldberg et al. | New high accuracy pulse width modulation based digital-to-analogue convertor/power amplifier | |
| CN104539262B (zh) | 一种连续可变速率的数字成型滤波处理方法 | |
| CN100502378C (zh) | 正交频分复用系统中抑制峰平比的电路和方法 | |
| CN109510609B (zh) | 一种低复杂度的稀疏fir低通滤波器的设计方法 | |
| CN103650445A (zh) | 用于通信系统的任意采样率转换 | |
| CN106549650A (zh) | 一种基于fpga的高阶fir滤波器的实现方法 | |
| CN112532351A (zh) | 一种加权分数傅里叶变换频域两分量信号的交织传输方法 | |
| CN112838995A (zh) | 一种宽带数字预失真方法及数字预失真器 | |
| CN107704656A (zh) | 基于fpga的参数化成型滤波器的设计与实现方法 | |
| CN103117730B (zh) | 多通道梳状滤波器及其实现方法 | |
| CN107426129A (zh) | 一种gfdm信号的调制、解调方法及装置 | |
| CN101594159A (zh) | 一种数字前端滤波的方法及装置 | |
| CN103457896A (zh) | 一种抑制ofdm峰均比的方法 | |
| CN105634439B (zh) | 一种异步成形滤波器设计方法 | |
| CN100568867C (zh) | 一种多载波调制系统中降低峰均比的方法 | |
| CN104994051B (zh) | 基于瞬时与平均功率比的提高混合载波系统pa效率的线性尺度变换的信号发射和接收方法 | |
| CN111525930B (zh) | 一种基于随机冲击序列的调制宽带转换器的混频矩阵生成方法 | |
| Michaels et al. | Quantization effects in digital chaotic communication systems | |
| Iqbal et al. | Selective mapping: Implementation of PAPR reduction technique in OFDM on SDR platform | |
| CN111490793A (zh) | 一种基于阶梯型随机序列的调制宽带转换器的混频矩阵生成方法 | |
| Zhang | Spectrum aanlyses of UNB modulation formats | |
| CN105656821A (zh) | 一种cr-ofdm系统中抑制旁瓣干扰的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180216 |
|
| RJ01 | Rejection of invention patent application after publication |