CN108604901A - D/a转换器以及a/d转换器 - Google Patents

D/a转换器以及a/d转换器 Download PDF

Info

Publication number
CN108604901A
CN108604901A CN201680080475.3A CN201680080475A CN108604901A CN 108604901 A CN108604901 A CN 108604901A CN 201680080475 A CN201680080475 A CN 201680080475A CN 108604901 A CN108604901 A CN 108604901A
Authority
CN
China
Prior art keywords
converter
structural element
mentioned
starting position
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680080475.3A
Other languages
English (en)
Other versions
CN108604901B (zh
Inventor
井上文裕
茂木朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN108604901A publication Critical patent/CN108604901A/zh
Application granted granted Critical
Publication of CN108604901B publication Critical patent/CN108604901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

将预定位数的数字信号转换为模拟信号的D/A转换器具有：多个结构要素群，其包括构成上述D/A转换器的多个结构要素，按照预定的顺序与输出上述模拟信号的输出部连接；以及开始位置变更部，其在生成与上述数字信号对应的一个模拟信号时，使用预先决定的移位模式来变更上述一个模拟信号的生成所使用的上述多个结构要素群的开始位置。

Description

D/A转换器以及A/D转换器
技术领域
本发明涉及D/A转换器以及A/D转换器。
背景技术
作为改善D/A(Digital to Analog：数字模拟)转换器的D/A转换元件的波动(ばらつき)造成的误差的技术，已知一种DEM(Dynamic Element Matching：动态元素匹配)。
例如已知一种ΔΣ转换方式的D/A转换器(例如参照专利文献1)，从通过开始位置决定电路决定的开关开始升序地将与数字信号对应的数量的开关设为接通状态，按照数字信号的输入来依次变更成为开始位置的开关。
现有技术文献
专利文献
专利文献1：日本特开平11-31969号公报
发明内容
发明要解决的问题
如专利文献1公开的技术那样，在过采样的次数较多的ΔΣ转换方式的D/A转换器中，将输出信号进行平均时的参数大，因此通过DEM能够将D/A转换元件的波动进行平均来缩小误差。
另一方面，在过采样的次数少的D/A转换器中，进行平均的参数小，因此会有由于各个D/A转换元件成为开始位置的次数的差等，D/A转换元件的波动不能够充分被平均而容易残留误差的问题。
本发明的实施方式是鉴于上述问题点而进行的，目的在于提供一种抑制过采样的次数并降低DEM造成的误差的D/A转换器。
用于解决问题的手段
根据本发明的一个侧面，将预定位数的数字信号转换为模拟信号的D/A转换器，具有：多个结构要素群，其包括构成上述D/A转换器的多个结构要素，并按照预定顺序与输出上述模拟信号的输出部连接；以及开始位置变更部，其在生成与上述数字信号对应的一个模拟信号时，使用预先决定的移位模式来变更上述一个模拟信号的生成所使用的上述多个结构要素群的开始位置。
发明的效果
根据本发明，能够提供一种抑制过采样的次数并降低DEM造成的误差的D/A转换器。
附图说明
图1表示一个实施方式的D/A转换器的结构例。
图2A用于说明开始位置的变更。
图2B用于说明开始位置的变更。
图2C用于说明开始位置的变更。
图3A表示移位量的变化和结构要素群的顺序之间的关系。
图3B表示移位量的变化和结构要素群的顺序之间的关系。
图3C表示移位量的变化和结构要素群的顺序之间的关系。
图3D表示移位量的变化和结构要素群的顺序之间的关系。
图4A表示移位量的变化和结构要素群的顺序之间的关系。
图4B表示移位量的变化和结构要素群的顺序之间的关系。
图4C表示移位量的变化和结构要素群的顺序之间的关系。
图5表示一个实施方式的D/A转换器的INL特性的例子。
图6A用于说明一个实施方式的D/A转换器的输出误差。
图6B用于说明一个实施方式的D/A转换器的输出误差。
图7A表示移位量为1时的输出误差的变化的例子。
图7B表示移位量为1时的输出误差的变化的例子。
图8A表示移位量为2时的输出误差的变化的例子。
图8B表示移位量为2时的输出误差的变化的例子。
图9A表示移位量为3时的输出误差的变化的例子。
图9B表示移位量为3时的输出误差的变化的例子。
图10A表示移位量为4时的输出误差的变化的例子。
图10B表示移位量为4时的输出误差的变化的例子。
图11A表示移位量为5时的输出误差的变化的例子。
图11B表示移位量为6时的输出误差的变化的例子。
图11C表示移位量为7时的输出误差的变化的例子。
图12A表示一个实施方式的滤波器的一例。
图12B表示一个实施方式的滤波器的一例。
图13A表示一个实施方式的开始位置的移位量的例子。
图13B表示一个实施方式的开始位置的移位量的例子。
图13C表示一个实施方式的开始位置的移位量的例子。
图13D表示一个实施方式的开始位置的移位量的例子。
图14表示应用例1的D/A转换器的结构例。
图15是应用例1的D/A转换器的一例的框图。
图16表示应用例1的D/A转换器的电路结构的一例。
图17A表示应用例1的解码器的输出信号的例子。
图17B表示应用例1的计数器以及复用器的输出信号的例子。
图18A表示应用例1的结构要素群的输入信号以及输出信号的例子。
图18B表示应用例1的结构要素群的输入信号以及输出信号的例子。
图19是应用例1的D/A转换器的动作图像图。
图20表示应用例2的D/A转换器的结构例。
图21表示应用例2的D/A转换器的电路结构的一例。
图22表示应用例2的结构要素群的输入信号的例子。
图23A是应用例2的D/A转换器的动作图像图。
图23B是应用例2的D/A转换器的动作图像图。
图24表示应用例3的A/D转换器的结构例。
图25是表示应用例3的A/D转换器的处理例的流程图。
具体实施方式
以下，参照附图来说明本发明的实施方式。
<D/A转换器的结构>
图1表示一个实施方式的D/A转换器的结构例。D/A转换器(Digital to AnalogConverter数字模拟转换器)10是将所输入的预定位数的数字信号转换为模拟信号并输出的装置(或电路)。图1中，D/A转换器10具有多个结构要素群110-1、110-2、……、控制部120以及输出部130。另外，在以下的说明中，在表示多个结构要素群110-1、110-2、……中任意的结构要素群时，使用称为“结构要素群110”的术语。另外，有时会将多个结构要素群110-1、110-2、……分别称为DAC1、DAC2、……。
多个结构要素群110包括构成D/A转换器10的多个结构要素群(以下称为DAC结构要素)，按照预定的顺序与输出模拟信号的输出部130连接。例如，多个结构要素群110将构成n(n是2以上的整数)位的D/A转换器10的多个结构要素(以下称为DAC结构要素)分割为2～i(i为满足1≤i≤n-1的整数)个群而构成，另外，2^i表示2的i次方。
另外，多个结构要素群110分别包括2^(n-i)个DAC结构要素。例如，D/A转换器10是8位的D/A转换器，多个结构要素群110的数量为2^3＝8时，多个结构要素群110分别包括2^(8-3)＝32个DAC结构要素。另外，各个DAC结构要素中例如包括图15所示的结构要素群110-1中包括的电流源、电阻元件等D/A转换元件以及选择D/A转换元件的开关等。
控制部120进行使用多个DAC结构要素，将从外部输入的n位的数字信号转换为模拟信号的控制。控制部120例如具有开始位置变更部121以及结构要素选择部122。
开始位置变更部121在生成与所输入的数字信号对应的一个模拟信号时，使用预定的移位模式来变更(移位)一个模拟信号的生成所使用的结构要素群110的开始位置。
优选预定的移位模式包括2个以上不同的移位量。
另外，开始位置变更部121使用预定的移位模式，将一个模拟信号的生成所使用的结构要素群110的开始位置移位多个结构要素群110的数量即(2^i)次。
或者，开始位置变更部121使用预定的移位模式，将一个模拟信号的生成所使用的结构要素群110的开始位置移位对多个结构要素群110的数量进行整数倍后的(2^i)×j(j是1以上的整数)次数。
优选开始位置变更部121在生成与所输入的数字信号对应的一个模拟信号时使开始位置移位，使得各个结构要素群110成为相同次数(例如1次)开始位置。另外，后面描述具体的开始位置的移位方法。
结构要素选择部122例如使用温度计编码，从成为上述开始位置的一个结构要素群110开始选择与所输入的数字信号对应的数量的DAC结构要素(例如与输出部130连接)。
(关于开始位置的变更)
图2A～2C用于说明开始位置的变更。这里，说明D/A转换器10是8位的D/A转换器，多个结构要素群110的数量是8个的情况的例子。
在图2A的例子中，表示通过开始位置变更部121变更开始位置之前的初始状态。在图2A中，结构要素群110-1成为开始位置，结构要素群110-1中包括构成8位D/A转换器10的256个DAC结构要素中与低位的1～32为止的指定位置对应的DAC结构要素。
同样，结构要素群110-2～110-8中分别包括与图2A所示的指示范围对应的DAC结构要素。例如，结构要素群110-2中包括与33～64为止的指定范围对应的DCA结构要素。
结构要素选择部122在输入8位的数字信号时，选择从成为开始位置的结构要素群110-1的DAC结构要素“1”开始的与数字信号的值对应的数量的DAC结构要素。例如，当被输入的数字信号的值为“128”时，结构要素选择部122选择指定范围为1～128为止的DCA结构要素，例如与输出部130连接。
这样，各个结构要素群110在所输入的数字信号的值(以下称为输入值)比自己的指定范围小时，输出内部所有的DAC结构要素为“0”(以下称为全“0”)。另外，各个结构要素群110在自己的指定范围包括输入值时，使用与输入值对应的数量的DAC结构要素来输出输出信号。进一步，各个结构要素群110在输入值比自己的指定范围大时，输出内部所有的DAC结构要素为“1”(以下称为全“1”)。
图2B表示开始位置变更部121将开始位置从图2A的状态移位“4”，并且结构要素群110-5成为开始位置时的例子。图2B中，结构要素群110-5成为开始位置，结构要素群110-5中包括与1～32为止的指定范围对应的DAC结构要素。同样，结构要素群110-1～110-5以及结构要素群110-6～110-8中分别包括与图2B所示的指定范围对应的DAC结构要素。
图2C表示开始位置变更部121进一步将开始位置从图2B的状态移位“5”，并且结构要素群110-2成为开始位置时的例子。图2C中，结构要素群110-2成为开始位置，结构要素群110-2中包括与1～32为止的指定范围对应的DAC结构要素。同样，结构要素群110-1以及结构要素群110-3～110-8中分别包括与图2C所示的指定范围对应的DAC结构要素。
这样，开始位置变更部121在将结构要素群110的开始位置从结构要素群110-1开始按照升序依次移位到结构要素群110-8为止后，再次返回结构要素群110-1，重复同样的移位。另外，根据开始位置变更部121进行的开始位置的变更来变更各个结构要素群110的指定范围。
这里，返回图1，继续说明D/A转换器10的结构。
输出部130是与多个结构要素群110连接并输出模拟信号的电路。输出部130例如包括如图5所示的输出电路1503那样地与接地电位(或者电源电位)连接的电阻元件R等。例如，D/A转换器10的DAC结构要素为图15所示的电流源时，以选择的DAC结构要素的数量来控制流过电阻元件R的电流，从而决定输出电压。另外，在图1的例子中，滤波器20被设置在外部，但是滤波器20也可以包括在输出部130中。
滤波器20是将从D/A转换器10输出的模拟信号平均化的低通滤波器。另外，后面描述低通滤波器。
(关于移位量和结构要素群的顺序)
接着，说明本实施方式的结构要素群110的开始位置的移位量和结构要素群110的顺序的例子。
图3A～3D以及图4A～4C表示移位量的变化和结构要素群的顺序之间的关系。这里，D/A转换器10在生成与所输入的数字信号对应的一个模拟信号时，变更结构要素群110的开始位置并输出8次模拟信号，以下进行说明。
图3A表示将移位量固定为“1”并输出8次模拟信号时的各个结构要素群110的顺序。另外，图中的DAC1、DAC2、DAC3、……分别与图1的结构要素群110-1、110-2、110-3、……对应。另外，图中括号内的数字表示结构要素群110的顺序。例如，(1)表示顺序为第一个的结构要素群110、即成为开始位置的结构要素群110，(2)表示顺序为第二个的结构要素群。
参照图3A的虚线内(结构要素群的顺序(1))，可知结构要素群110的开始位置以“DAC1、DAC2、DAC3、DAC4、DAC5、DAC6、DAC7、DAC8”每次一个地进行移位，所有的结构要素群110一次一个成为移位的开始位置。另外，如果与结构要素群的顺序(1)的虚线部同样地参照结构要素群的顺序(2)～(8)，则可知一次一个地选择DAC1～DAC8。不仅选择由结构要素群的顺序(1)标记的开始位置，也均等地选择结构要素群的顺序(2)～(8)。即，均等地使用所有的结构要素群110，所以将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，从而抵消8个结构要素群110每一个的误差。
图3B表示将移位量固定为“2”并输出8次模拟信号时的各个结构要素群110的顺序。另外，如果参照图3B的结构要素群的顺序(1)的虚线内，则结构要素群110的开始位置以“DAC1、DAC3、DAC5、DAC7、DAC1、DAC3、DAC5、DAC7”每次2个地进行移位，这样，结构要素群110-1、110-3、110-5、110-7每2次成为开始位置，结构要素群110-2、110-4、110-6一次也不会成为开始位置。此时，没有均等地使用所有的结构要素群110，所以即使将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，也不能抵消8个结构要素群110每一个的误差而残留误差。
图3C表示将移位量固定为“3”并输出8次模拟信号时的各个结构要素群110的顺序。如果参照图3C的结构要素群的顺序(1)的虚线内，则结构要素群110的开始位置以“DAC1、DAC4、DAC7、DAC2、DAC5、DAC8、DAC3、DAC6”每次3个地进行移位，所有的结构要素群110一次一个成为开始位置。另外，如果与结构要素群的顺序(1)的虚线部同样地参照结构要素群的顺序(2)～(8)，则知道一次一个地选择DAC1～DAC8。不仅选择由结构要素群的顺序(1)标记的开始位置，也均等地选择结构要素群的顺序(2)～(8)。即，均等地使用所有的结构要素群110，所以将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，从而抵消8个结构要素群110每一个的误差。
图3D表示将移位量固定为“4”并输出8次模拟信号时的各个结构要素群110的顺序。如果参照图3D的结构要素群的顺序(1)的虚线内，则结构要素群110的开始位置以“DAC1、DAC5、DAC1、DAC5、DAC1、DAC5、DAC1、DAC5”每次4个地进行移位。这样，结构要素群110-2、110-3、110-4、110-6、110-7一次也不会成为开始位置。此时，没有均等地使用所有的结构要素群110，所以即使将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，也不能抵消8个结构要素群110每一个的误差而残留误差。
图4A表示将移位量固定为“5”并输出8次模拟信号时的各个结构要素群110的顺序。如果参照图4A的结构要素群的顺序(1)的虚线内，则结构要素群110的开始位置以“DAC1、DAC6、DAC3、DAC8、DAC5、DAC2、DAC7、DAC4”每次5个地进行移位，所有的结构要素群110一次一个成为开始位置。另外，如果与结构要素群的顺序(1)的虚线部同样地参照结构要素群的顺序(2)～(8)，则可知一次一个地选择DAC1～DAC8。不仅选择由结构要素群的顺序(1)标记的开始位置，也均等地选择结构要素群的顺序(2)～(8)。即，均等地使用所有的结构要素群110，所以将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，从而抵消8个结构要素群110每一个的误差。
图4B表示将移位量固定为“6”并输出8次模拟信号时的各个结构要素群110的顺序。如果参照图4B的结构要素群的顺序(1)的虚线内，则结构要素群110的开始位置以“DAC1、DAC7、DAC5、DAC3、DAC1、DAC7、DAC5、DAC3”每次6个地进行移位。这样，结构要素群110-2、110-4、110-6一次也不会成为开始位置。此时，没有均等地使用所有的结构要素群110，所以即使将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，也不能抵消8个结构要素群110每一个的误差而残留误差。
图4C表示将移位量固定为“7”并输出8次模拟信号时的各个结构要素群110的顺序。如果参照图4C的结构要素群的顺序(1)的虚线内，则结构要素群110的开始位置以“DAC1、DAC8、DAC7、DAC6、DAC5、DAC4、DAC3、DAC2”每次7个地进行移位，所有的结构要素群110一次一个成为开始位置。另外，如果与结构要素群的顺序(1)的虚线部同样地参照结构要素群的顺序(2)～(8)，则知道一次一个地选择DAC1～DAC8。不仅选择由结构要素群的顺序(1)标记的开始位置，也均等地选择结构要素群的顺序(2)～(8)。即，均等地使用所有的结构要素群110，所以将从D/A转换器10输出的8次模拟信号平均化而作为一个模拟信号，从而抵消8个结构要素群110每一个的误差。
这样，多个结构要素群110的数量是偶数，当移位量只是偶数时，可知会产生没有被选择为开始位置的结构要素群110。因此，当多个结构要素群110的数量是偶数时，希望开始位置变更部121的多个移位量中包括奇数的移位量。
(关于移位量和输出误差的频率)
一般D/A转换器10的非线性误差在满标度的1/2可能变得最大。另外，满标度(以下称为“FS”)是D/A转换器10能够输出的最大值，在8位的D/A转换器10中，(2^8)-1＝255成为FS。
图5是表示一个实施方式的D/A转换器的INL(Integral Non-Linearity积分非线性)特性的例子的图表。INL是与D/A转换器10的精度或误差相关的指标，也被称为积分非线性误差。图5表示通过随机数求出了输出的8位D/A转换器10的INL特性的例子。
图5中，线1～10表示通过随机数计算出的10种INL特性。另外，+σ、-σ的线表示各个编码的INL的标准偏差。如图5所示，如果增大输入数据的值，误差逐渐变大，如果输入数据的值超过FS/2，则误差再次变小。
图6A以及图6B用于说明一个实施方式的D/A转换器的输出误差。
图6A表示D/A转换器10的多个结构要素群110与D/A转换器10的输出信号的值(以下称为“DAC输出”)之间的关系。
图6A以及图6B的横轴表示D/A转换器10的输出编码，横轴的“1”表示能够以图3A-图4C所示的顺序为第一个结构要素群(1)输出的输出编码的最大值(例如32)。横轴的“2”表示能够以图3A-图4C所示的顺序为第一个结构要素群(1)以及第二个结构要素群(2)输出的最大值(例如64)。横轴的“3”表示能够以图3A-图4C所示的顺序为第一个～第三个结构要素群(1)～(3)输出的最大值(例如96)。横轴的“4”表示能够以图3A-图4C所示的顺序为第一个～第四个结构要素群(1)～(4)输出的最大值(例如128)。另外，在图6A以及图6B的例子中，横轴的“4”与认为误差成为最大的FS/2对应。
另外，图6A以及图6B的横轴的“5”表示能够以图3A-图4C所示的顺序第一个～第五个结构要素群(1)～(5)输出的最大值(例如160)。横轴的“6”表示能够以图3A-图4C所示的顺序第一个～第六个结构要素群(1)～(6)输出的最大值(例如192)。横轴的“7”表示能够以图3A-图4C所示的顺序第一个～第七个结构要素群(1)～(7)输出的最大值(例如224)。横轴的“8”表示能够使用8个结构要素群110输出的最大值即FS(例如255)。
图6A的白圈表示DAC结构要素(结构元件)没有波动时的DAC输出(DAC输出1)。另一方面，图6A的黑圈表示DAC结构要素有波动时的DAC输出的一例(DAC输出2)。
图6B表示图6A的DAC输出1与DAC输出2之间的差即DAC的输出误差。在图6B的例子中，横轴“4”即在FS/2中，DAC的输出误差变得最大。
这里，研究移位量，使得使用该模型输出相同的输出值时的输出电压的变化(以下称为AC特性)变得良好。
图7A以及图7B是表示移位量为1时的输出误差变化的例子的图表。图7A表示在移位量为1时在从第一次到第八次的输出中依次变更了开始位置时的D/A转换器10的输出误差的变化。图7A中，各个图表的横轴数字“1”～“8”与图6A以及图6B的横轴的输出编码“1”～“8”对应，纵轴表示D/A转换器10的输出信号的误差。
例如在图7A的第一次图表中，输出编码“4”的输出误差表示在图2A所示的开始位置，使用结构要素110-1～110-4来输出了FS/2的模拟信号时的输出误差。
另外，图7A的第五次图表表示使开始位置以移位量1从第一次图表开始进行了4次移位的状态的输出误差、即图2B所示的开始位置的输出误差。因此，例如在图7A的第五次图表中，输出编码“4”的输出误差表示使用结构要素群110-5～110-8来输出了FS/2的模拟信号时的输出误差。
如图7A所示，D/A转换器10即使输出相同的值，所输出的值中也会有波动，在输出输出编码“4”即FS/2的值时，该波动(输出误差)为最大。
图7B表示输出图7A的输出编码“4”即FS/2的值时的输出误差在第一次到第八次的输出的变化。
这里，D/A转换器10如果将输出针对一个输入值的一个模拟信号的频率设为fdac，则大概通过以下的公式来求出输出误差最大的输出编码为“4”的输出误差的频率作为参考值。
(频率)＝fdac/((1个周期的移位次数)/(移位量))
在图7B的例子中，一个周期的移位次数为8，移位量为1，所以输出误差的频率为fdac/(8/1)＝fdac/8。
图8A以及图8B是表示移位量为2时的输出误差变化的例子的图表。图8A表示在移位量为2时在从第一次到第八次的输出中依次变更了开始位置时的D/A转换器10的输出误差的变化。图8A的第一次图表与图7A的第一次图表相同。另外，例如图8A的第二次图表表示使开始位置从第一次图表的开始位置即结构要素群110-1进行2次移位而将开始位置设为结构要素群110-3时的输出误差的变化。
图8B表示输出图8A的输出编码“4”即FS/2的值时的输出误差在第一次到第8次的输出的变化。在图8B的例子中，1个周期的移位次数为8，移位量为2，所以输出误差的频率为fdac/(8/2)＝fdac/4。
图9A以及图9B是表示移位量为3时的输出误差变化的例子的图表。图9A表示在移位量为3时在从第一次到第八次的输出中依次变更了开始位置时的D/A转换器10的输出误差的变化。图9A的第一次图表与图7A的第一次图表相同。另外，例如图9A的第二次图表表示使开始位置从第一次图表的开始位置即结构要素群110-1进行3次移位而将开始位置设为结构要素群110-4时的输出误差的变化。
图9B表示输出图9A横轴的“4”、即FS/2的值时的输出误差在第一次到第八次的输出的变化。在图9B的例子中，1个周期的移位次数为8，移位量为3，所以输出误差的频率为fdac/(8/3)＝fdac/(8/3)。
图10A以及图10B是表示移位量为4时的输出误差变化的例子的图表。图10A表示在移位量为4时在从第一次到第八次的输出中依次变更了开始位置时的D/A转换器10的输出误差的变化。图10A的第一次图表与图7A的第一次图表相同。另外，例如图10A的第二次图表表示使开始位置从第一次图表的开始位置即结构要素群110-1进行4次移位，将开始位置设为结构要素群110-5时的输出误差的变化。
图10B表示输出图10A横轴的“4”、即FS/2的值时的输出误差在第一次到第八次的输出的变化。在图10B的例子中，1个周期的移位次数为8，移位量为4，所以输出误差的频率为fdac/(8/4)＝fdac/2。
图11A～图11C是分别表示移位量为5～7时的输出误差变化的例子的图表。当结构要素群110的数量为8时，移位量5～7分别相当于移位量-3～-1，通过以下的公式求出输出误差最大的FS/2的输出误差的频率。
(频率)＝fdac/((1个周期的移位次数)/((1个周期的移位次数)-移位量))
图11A表示移位量为5，输出FS/2的值时的输出误差在第一次到第八次的输出中的变化。在图11A的例子中，1个周期的移位次数为8，移位量为5，所以输出误差的频率为fdac/(8/(8-5))＝fdac/(8/3)。
图11B表示移位量为6，输出FS/2的值时的输出误差在第一次到第八次的输出中的变化。在图11B的例子中，1个周期的移位次数为8，移位量为6，所以输出误差的频率为fdac/(8/(8-6))＝fdac/4。
图11C表示移位量为7，输出FS/2的值时的输出误差在第一次到第八次的输出中的变化。在图11C的例子中，1个周期的移位次数为8，移位量为7，所以输出误差的频率为fdac/(8/(8-7))＝fdac/8。
这样，在D/A转换器10输出一个模拟信号的期间，能够根据变更结构要素群110的开始位置的移位量和移位次数将输出误差转换为大概通过以下2个一般式表示的频率。
(1个周期移位量)>(1个周期的移位次数/2)时，为
(频率)＝fdac/((1个周期的移位次数)/(1个周期的移位量))。
(1个周期移位量)<(1个周期的移位次数/2)时，为
(频率)＝fdac/((1个周期的移位次数)/(1-(1个周期的移位量)))。
另外，D/A转换器10的结构要素群110的数量为2^i时，输出信号的误差变得最大的FS/2的输出误差的频率在移位量为2^(i-1)时变得最高。例如，当结构要素群110的数量为2^3＝8个时，移位量为2^(3-1)＝4时，输出误差的频率变得最高。
(关于低通滤波器)
图12A以及图12B表示一个实施方式的滤波器的一例。图12A表示基于电阻R和电容器C的RC的低通滤波器(以下称为LPF)的一例。另外，图12A所示的LPF是图1所示的滤波器20的一例。
图12B表示图12A所示的LPF的频率特性。LPF以-20dB/dec使比截止频率“1/(2πCR)”高的频率的信号衰减。这样，如果输入到LPF的频率增加到4倍，则输出电平衰减到1/4。
因此，将图7A～图11C所说明的输出误差的频率转换为更高频率，从而能够更加增加基于LPF的误差的降低效果。
(关于优选的移位量)
通过上述图3A～图12B所示的研究，如果将D/A转换器10的结构要素群110的数量设为2^i，则考虑开始位置变更部121的开始位置的移位量优选包括2^(i-1)。这样，能够使误差变得最大的FS/2的输出误差的频率更高，所以能够更加增加基于LPF的误差的降低效果。
另外，开始位置变更部121的开始位置的移位量优选包括奇数。这样，开始位置变更部121能够选择所有的结构要素群110作为开始位置。因此，所使用的DAC结构要素的偏重消失，能够缩小将输出信号平均化时的误差。
图13A～图13D是表示一个实施方式的开始位置的移位量的例子的图表。图13A～图13C表示满足上述条件的优选移位量的组合(移位模式)的例子。
图13A表示D/A转换器10的结构要素群110的数量为8，移位次数为8且移位模式为“4-3-4-3-4-3-4-7”时的FS/2的输出误差的变化。该移位模式表示第一次的移位量为4、第二次的移位量为3、第三次的移位量为4、第四次的移位量为3、第五次的移位量为4、第六次的移位量为3、第七次的移位量为4、第八次的移位量为7的情况。
该移位模式“4-3-4-3-4-3-4-7”包括2^(i-1)＝2^(3-1)＝4，包括奇数3，因此满足上述条件。另外，各结构要素群110通过上述移位模式按照“DAC1、DAC5、DAC8、DAC4、DAC7、DAC3、DAC6、DAC2”的顺序一次一个被选择为开始位置。另外，最后的移位量7是用于将开始位置返回(1)的移位量。
图13B表示移位模式为“4-5-4-5-4-5-4-1”时的FS/2的输出误差的变化。该移位模式“4-5-4-5-4-5-4-1”包括2^(i-1)＝2^(3-1)＝4，包括奇数5，因此满足上述条件。另外，各结构要素群110根据上述移位量按照“DAC1、DAC5、DAC2、DAC6、DAC3、DAC7、DAC4、DAC8”的顺序一次一个被选择为开始位置。另外，最后的移位量1是用于将开始位置返回(1)的移位量。
图13C表示移位模式为“4-1-4-1-4-1-4-5”时的FS/2的输出误差的变化。该移位模式“4-1-4-1-4-1-4-5”包括2^(i-1)＝2^(3-1)＝4，包括奇数1，因此满足上述条件。另外，各结构要素群110通过上述移位模式按照“(1)、(5)、(6)、(2)、(3)、(7)、(8)、(4)”的顺序一次一个被选择为开始位置。另外，最后的移位量5是用于将开始位置返回(1)的移位量。
图13D表示满足上述条件的其他移位量的组合的例子。该移位模式“3-4-3-4-3-4-3-0”包括2^(i-1)＝2^(3-1)＝4，包括奇数1，因此满足上述条件。但是通过上述移位模式成为开始位置的结构要素群110为“DAC1、DAC4、DAC8、DAC3、DAC7、DAC2、DAC1”，DAC1被选择2次，未使用DAC5。因此在该移位模式中，基于平均化的误差的下降效果降低。因此，例如优选如图13A～图13C所示的移位量的组合那样，以不将最初的开始位置即的AC1包括2次以上的方式来决定移位模式。
另外，D/A转换器10在输出FS“2^n-1”时，优选使用“2^1”个所有的结构要素群110。例如，如果D/A转换器10中包括过剩的结构要素群110，则会由于没有被使用的结构要素群110的波动而降低基于平均化的误差的降低效果。
(总结)
本实施方式的D/A转换器10是n(n是2以上的整数)位的D/A转换器，构成D/A转换器的多个DAC结构要素被分割为2^i(i是满足1≤i≤n-1的整数)个结构要素群110。
另外，结构要素群110包括2^(n-i)个DAC结构要素，按照预定的顺序与输出部130连接。
D/A转换器10具有：开始位置变更部121，其在生成与所输入的数字信号对应的一个模拟信号时，使用预先决定的移位模式，按照上述预定的顺序来变更2^i个结构要素群110的开始位置。
另外，D/A转换器10具有：结构要素选择部122，其按照上述的预定顺序从2^i个结构要素群110的开始位置选择与所输入的数字信号对应的数量的DAC结构要素。
优选开始位置变更部121所使用的预先决定的移位模式包括奇数的移位量。这样，能够降低产生没有被选择为开始位置的结构要素群110。
优选开始位置变更部121所使用的预先决定的移位模式包括2^(i-1)的移位量。这样，能够提高误差变得最大的FS/2的输出误差的频率，并能够提高基于LPF的误差的降低效果。
优选开始位置变更部121将开始位置进行移位的预定次数是2^i次。这样，一次一个地选择2^i个结构要素群110分别作为开始位置，通过将输出信号平均化，能够降低输出信号的误差。另外，开始位置变更部121将开始位置进行移位的预定次数可以是(2^i)×j(j是1以上的整数)。
根据上述结构，本实施方式的D/A转换器10通过DAC结构要素群110的形式来汇总DAC结构要素并变更开始位置，所以通过比变更DAC结构要素的开始位置更少的开始位置的变更，能够改善D/A转换器10的线形性。
这样，根据本实施方式能够提供一种抑制过采样的次数并降低DEM造成的误差的D/A转换器10。
另外，本实施方式的D/A转换器10由于开始位置的变更模式少，所以能够削减电路规模，并以更少的面积进行安装。
[其他实施方式]
另外，上述D/A转换器10的结构是一例，本发明的D/A转换器10能够是各种应用。接着，说明几个应用例。
(应用例1)
图14表示应用例1的D/A转换器的结构例。图14所示的D/A转换器10是n位的D/A转换器，与高位的k位(k是满足2≤k≤n的整数)对应的DAC结构要素被分割为2^i个结构要素群110。控制部120以及输出部130的结构基本上与图1所示的D/A转换器10相同。
图15是应用例1相关的D/A转换器的一例的框图。图15所示的D/A转换器10具有控制部120、与低位对应的结构要素群1401、输入端子1501、输出端子1502、与高位对应的多个结构要素群110-1～110-8以及输出电路1503等。
图15所示的D/A转换器10是12位的D/A转换器，输入到输入端子1501中的12位数字信号(数据[11：0](DATA[11：0]))中的低位的3位信号(数据[2：0])被输入到结构要素1401中。另外，输入到输入端子1501中的12位数字信号中的高位的9位信号(数据[11：3])被输入到控制部120中。
控制部120包括图14所示的开始位置变更部121和结构要素选择部122。
开始位置变更部121在生成与预定的数字值对应的模拟信号时，使用预定的移位模式将生成模拟信号所使用的结构要素群110的开始位置移位预定的次数。
结构要素选择部122例如使用温度计编码，从成为上述开始位置的结构要素群110选择与所输入的预定的数字值对应的数量的DAC结构要素，并与输出电路1503连接。
与低位对应的结构要素群1401包括与低位的3位对应的DAC结构要素。在图15的例子中，与D/A转换器10的最小分辨率对应的电流量为1/8。此时，与低位对应的结构要素1401中包括与输入值的1对应的电流值为1/8的电流源、与输入值的2对应的电流值为1/4的电流源以及与输入值的3对应的电流值为1/2的电流源。
与高位对应的多个结构要素群110-1～110-8分别包括电流值为1的64个电流源。
结构要素群1401以及多个结构要素群110-1～110-8中包括的各个电流源的一个端子与电源连接，另一个端子经由开关与输出电路1503连接。
输出电路1503根据由控制部120选择出的多个DAC结构要素(电流源)所提供的电流来生成输出电压。
这样，分割DAC结构要素的比重小的低位和高位，仅使对输出信号的误差影响大的高位成为图1～图13D说明的结构，由此能够降低电路规模、成本等。
图16表示应用例1的D/A转换器的电路结构的一例。图16中，被输入到D/A转换器10中的12位的数字信号(数据[11：0])中的低位的3位信号(数据[2：0])被输入到包括与低位的3位对应的DAC结构要素的结构要素群1401中。另外，输入到D/A转换器10中的12位数字信号中的高位的9位信号(数据[11：3])例如被输入到控制部120中。
控制部120具有与多个结构要素群110-1～110-8对应设置的多个复用器1601-1～1601-8、解码器1620以及计数器1630。另外，在以下的说明中，在表示多个复用器1601-1～1601-8中的任意复用器时，使用术语“复用器1610”。另外，有时也会将复用器1601-1～1601-8分别称为MUX1～MUX8。
被输入到控制部120中的9位的信号(数据[11：3])中的高位的3位信号(数据[11：9])被输入到解码器1620中。解码器1620将被输入的3位的信号(数据[11：9])的信号进行解码，例如输入图17所示的8位的输出信号(D0～D7)。在图17A的例子中，解码器1620的结构为，根据温度计编码，随着输入的3位信号(数据[11：9])的增加使解码器1620的输出信号的值增加。
另外，被输入到控制部120中的9位的信号(数据[11：3])中的低位的6位信号(数据[8：3]”)如图16所示，被分别输入到多个结构要素群110-～110-8中。
计数器1630根据D/A转换器10的输出(更新)，将图17B所示的“计数器的输出信号”s0、s1、s2一个一个增加后输出。计数器1630使计数器1630的输出信号s0、s1、s2的值从第一次输出到第八个次输出为止一个一个增加，如果第8次的输出结束，则返回第一次的输出，重复同样的动作。
计数器1630的输出信号s0～s2、解码器1620的输出信号D0～D7被输入到复用器1610中。复用器1610根据计数器1630的输出信号s0～s2、解码器的输出信号D0～D7来输出图17B所示的输出信号OUT1以及OUT2。
复用器1610的输出信号OUT1是通常的复用器的输出。例如在图17B中，当D/A转换器10进行第一次的输出时，MUX1输出解码器1620的输出信号D0。另外，MUX2输出输出信号D1，MUX3输出输出信号D2，MUX4输出输出信号D3，MUX5输出输出信号D4，MUX6输出输出信号D5，MUX7输出输出信号D6，MUX8输出输出信号D7。
另外，在图17B中，D/A转换器10进行第二次的输出时，MUX5输出解码器1620的输出信号D0。另外，MUX6输出输出信号D1，MUX7输出输出信号D2，MUX8输出输出信号D3，MUX1输出输出信号D4，MUX2输出输出信号D5，MUX3输出输出信号D6，MUX4输出输出信号D7。
这样，通过计数器1630的输出信号来变更复用器1610-1～1610-8的输出信号OUT1以及OUT2。这样，变更多个结构要素群110-1～110-8的开始位置。
在图17B的例子中，从D/A转换器10的第一次输出到第8次输出为止，按照预定的移位模式“4-3-4-3-4-3-4-7”来变更多个结构要素群110-1～110-8的开始位置。
另外，如图16所示，复用器1610-1、1610-2、……的输出信号OUT1(输出1)分别作为“启用(enable)”信号被输入到多个结构要素群110-1、110-2、……中。
复用器1610的输出信号OUT2(输出2)是将输出信号OUT1的D0固定为“0”的信号。另外，复用器1610-1、1610-2、……的输出信号OUT2如图16所示那样一个一个进行移位，分别作为“all_on”信号被输入到多个结构要素110-8、110-1、110-2、……中。
以上，如图18A所示的表那样，被输入到各个结构要素群110中的“启用”信号与“all_on”信号按照D/A转换器10的每个输出次数被整理。
在图18A中，在“启用”信号以及“all_on”信号都为“0”时，各个结构要素群110如图18B所示，作为输出信号，输出所有的结构要素输出“0”的“全0(ALL 0)”。
另外，当“启用”信号为“1”且“all_on”信号为“0”时，如图18B所示，各个结构要素群110将与所输入的数字信号(数据[8：3])对应的值作为输出信号来输出。
进一步，当“启用”信号以及“all_on”信号都为“1”时，如图18B所示，作为输出信号，输出所有的结构要素输出“0”的“全0”。
根据上述结构，D/A转换器10按照预定的移位模式“4-3-4-3-4-3-4-7”来变更(移位)一个模拟信号的生成所使用的多个结构要素群110-1～110-8的开始位置。
另外，例如通过图16的计数器1630等来实现D/A转换器10的开始位置变更部121。另外，例如通过图16的解码器1620以及多个复用器1610-1～1610-8等来实现D/A转换器10的结构要素选择部122。
图19是表示应用例1的D/A转换器的动作例的图。具体地说，图19是图14、16所示的D/A转换器10进行动作的图。
例如如果数字值“输入1(Input1)”被输入到D/A转换器10的输入端子1501，则D/A转换器10将与“输入1”对应的模拟信号例如输出8次。
此时，成为输入信号的数字值“输入1”例如可以是从D/A转换器10的外部进行8次输入的值，也可以是例如在D/A转换器10的内部自动生成8次与一个数字值对应的输出信号的值。
在图19的例子中，与“输入1”对应的第一次的输出信号的DAC1(结构要素群110-1)成为开始位置。此时，“1”的“启用”信号以及“1”的“all_on”信号被输入给DAC1～DAC3(结构要素群110-1～110-3)中，DAC1～DAC3输出“ALL 1”。另外，DAC4(结构要素群110-4)使用与“输入1”的位3～8(数据[8：3])对应的数量的DAC结构要素来输出信号。进一步，“0”的“启用”信号以及“0”的“all_on”信号被输入DAC5～DAC8(结构要素群110-5～110-8)中，DAC5～DAC8输出“ALL 0”。
与“输入1”对应的第二次以后的输出按照预定的移位模式“4-3-4-3-4-3-4-7”来变更(移位)开始位置，进行相同的动作。
参照图19，可知DAC1～DAC8一次一个分别成为开始位置，并且DAC1～DAC8分别输出4次信号。
因此，例如通过图12A以及图12B所示的LPF将该8次输出信号进行评均化，从而各个结构要素群110的误差被平均化，输出信号的误差被降低。
如果接下来输入数字值“输入2(Input2)”，则D/A转换器10同样地使DAC1～DAC8的开始位置进行移位，输出8次与数字值“输入2”对应的输出信号。
(应用例2)
图20表示应用例2的D/A转换器的结构例。在上述各个实施方式中，说明了D/A转换器10的结构要素选择部122使用温度计编码来选择与所输入的数字值对应的数量的DAC结构要素。但是，使用了温度计编码的DAC结构要素的选择方法是优选的一例，结构要素选择部122可以不根据温度计编码而根据二进制编码来选择DAC结构要素。
此时，例如如图20所示，通过0、2^0、2^1、2^2等与二进制编码直接对应的形式来分割D/A转换器10的多个DAC结构要素，结构要素选择部122选择与所输入的二进制编码对应的DAC结构要素。
图21表示应用例2的D/A转换器10的电路结构的一例。图21中，D/A转换器10具有多个DAC结构要素2110-1～2110-8、多个复用器2120-1～2120-8以及计数器2130。另外，在以下的说明中，在表示多个DAC结构要素2110-1～2110-8中的任意DAC结构要素时，使用“DAC结构要素2110”这样的术语。另外，在表示多个复用器2120-1～2120-8中的任意复用器时，使用“复用器2120”这样的术语。
计数器2130与图16所说明的计数器1630同样，根据D/A转换器10的输出(更新)来使输出信号s0、s1、s2的值从第一次输出到第八个次输出为止一个一个增加并进行输出。另外，计数器2130在结束第8次的输出时，返回第一次的输出，重复同样的动作。
如图21所示，3位的数字信号(数据[2：0])以及“0”分别被输入到多个复用器2120-1～2120-8中。例如，信号D0一个一个移位输入位置与多个复用器2120-1～2120-8各自的输入中的一个连接。另外，信号D1一个一个移位输入位置并与多个复用器2120-1～2120-8各自的输入中的2个连接。同样，信号D2一个一个移位输入位置并与多个复用器2120-1～2120-8各自的输入中的4个连接。
在图21所示的D/A转换器10中，根据计数器2130的输出信号s0～s3的值，将图22所示的信号输入到多个DAC结构要素2110-1～2110-8中。
例如，在图22中，当D/A转换器10进行第一次的输出时，数据D0被输入到DAC2(DAC结构要素2110-2)中，数据D1被输入到DAC3、DAC4(DAC结构要素2110-3、2110-4)中。另外，数据D2被输入到DAC5～8(DAC结构要素2110-5～2110-8)中。
图23A是此时的D/A转换器10的各个结构要素2110的图。在图23A的例子中，被输入数据D0的DAC2(DAC结构要素2110-2)成为多个DAC结构要素2110-1～2110-8的开始位置。
另外，图22中，当D/A转换器10进行第三次的输出时，数据D0被输入到DAC5中，数据D1被输入到DAC5、DAC6中。另外，数据D2被输入到DAC6、DAC8以及DAC1、DAC2中。
图23B是此时的D/A转换器10的各个结构要素2110的图。在图23B的例子中，被输入数据D0的DAC5(DAC结构要素2110-5)成为多个DAC结构要素2110-1～2110-8的开始位置。
这样，例如D/A转换器10将DAC结构要素2110分割为二进制编码的各个位的权重对应的多个结构要素群，从而能够不根据温度计编码而根据二进制编码来选择DAC结构要素2110。
另外，这种情况下也能够使用预定的移位模式来使二进制编码的各个位的权重对应的多个结构要素群的开始位置即输出数据D0的DAC结构要素2110的位置进行移位。
另外，输出数据D0的DAC结构要素2110是包括一个以上的DAC结构要素的结构要素群的一例。
另外，在图21、22的例子中，为了容易说明，使多个结构要素群的开始位置一个一个移位，但是在图21、图22的例子中，优选使用预先决定的移位模式来变更多个结构要素群的开始位置。
(应用例3)
图24表示应用例2的A/D转换器的结构例。图24所示的A/D转换器2400是逐次比较型的A/D(Analog to Digital：模拟到数字)转换器，例如包括图1所示的D/A转换器10、比较器2410以及逐次比较型寄存器(SAR)2420等。
图24中，比较器2410比较输入信号(模拟信号)的电压与D/A转换器10的输出电压。
SAR2420根据比较器2410的比较结果来变更D/A转换器10的输入数据，重复同样的变更直到使输入信号的电压与D/A转换器10的输出电压之间的差消除为止。这样，SAR2420能够确定与输入信号的电压对应的数字值。SAR2420从高位顺序地一位一位地进行该处理，在n位的A/D转换器中，执行A/D转换器处理，该A/D转换器处理决定通过n次的处理而输出的数字值。
图24的滤波器2430是将SAR2420的A/D转换器处理的结果平均化的数字滤波器。滤波器2430可以设置在A/D转换器2400的外部，也可以设置在A/D转换器2400的内部。
图25是表示应用例3的A/D转换器的处理的例子的流程图。在图25的例子中，A/D转换器2400在每次执行一次A/D转换处理时，变更D/A转换器10的多个结构要素群的开始位置。
在步骤S2501中，A/D转换器2400将计数A/D转换处理的处理次数的变量“j”以及存储A/D转换处理的结果合计的变量“SUM_ADC”进行初始化。
在步骤S2502中，例如图16所示的D/A转换器10的计数器1630输出“j”作为计数器的输出信号s0、s1、s2的值，从而变更多个结构要素110-1～110-8的开始位置。
在步骤S2503中，A/D转换器2400的SAR2320执行上述的A/D转换处理。
在步骤S2504中，A/D转换器2400的SAR2 4 20将通过A/D转换处理得到的A/D转换结果与“SUM_ADC”相加。
在步骤S2505中，A/D转换器2400例如判断“j”是否是“2^i-1”以上，从而判断A/D转换处理是否被执行了预定次数。
当A/D转换处理没有被执行了预定次数(2^i次)时(步骤S2505为否)，A/D转换器2400对“j”加上1，并返回步骤S2502。
另一方面，当A/D转换处理被执行了预定次数(2^i次)时(步骤S2505为是)，A/D转换器2400进入步骤S2507。
在步骤S2507中，A/D转换器2400的SAR2420或者滤波器2430“SUM_ADC”除以A/D转换处理的处理次数(2^i)，并进行平均化，从而计算A/D转换结果。
通过上述的处理，A/D转换器2400能够使用D/A转换器10来得到高精度的A/D转换结果。
这样，例如作为A/D转换器2400中包括的D/A转换器而使用图1所示的D/A转换器10，从而能够提高A/D转换器2400的转换精度。
以上，通过实施方式说明了D/A转换器以及A/D转换器，但是本申请说明书中的所有例子以及条件的术语的教导目的是为了帮助读者理解发明者的技术发展的发明以及概念，不应该被具体记载的例子以及条件限定地解释，另外本说明书的这种例子的结构与表示发明的优劣没有关联。详细地说明了本发明的一个或多个实施例，但是应该理解在不脱离本发明的主旨以及范围地能够得到各种变更、代替以及修正。
本申请根据2016年3月3日提出申请的日本国专利申请第2016-040764号来主张其优先权，通过参照相同日本国申请的所有内容来引用并入本申请。
附图标记的说明
10：D/A转换器、20：滤波器(平均化部)、110：结构要素群、121：开始位置变更部、122：结构要素选择部(选择部)、130：输出部、1503：输出电路(输出部的一例)、2400：A/D转换器。

Claims (12)

1.一种D/A转换器，将预定位数的数字信号转换为模拟信号，其特征在于，
该D/A转换器具有：
多个结构要素群，其包括构成上述D/A转换器的多个结构要素，按照预定的顺序与输出上述模拟信号的输出部连接；以及
开始位置变更部，其在生成与上述数字信号对应的一个模拟信号时，使用预先决定的移位模式来变更上述一个模拟信号的生成所使用的上述多个结构要素群的开始位置。
2.根据权利要求1所述的D/A转换器，其特征在于，
上述数字信号是n位的数字信号，其中n是2以上的整数，
上述多个结构要素群构成为，与上述n位的高位的k位对应的多个上述结构要素被分割为2^i个上述结构要素群，其中，k是满足2≤k≤n的整数，i是满足1≤i≤n-1的整数。
3.根据权利要求2所述的D/A转换器，其特征在于，
在输出2^n-1的数据时，使用2^i个上述结构要素群。
4.根据权利要求2所述的D/A转换器，其特征在于，
在将上述D/A转换器的最小分辨率的权重设为1时，上述多个结构要素群各自的权重为2^(n-i)。
5.根据权利要求1所述的D/A转换器，其特征在于，
上述预先决定的移位模式包括2个以上不同的移位量。
6.根据权利要求5所述的D/A转换器，其特征在于，
上述2个以上不同的移位量包括奇数的移位量。
7.根据权利要求5所述的D/A转换器，其特征在于，
上述2个以上不同的移位量包括2^(i-1)的移位量。
8.根据权利要求1所述的D/A转换器，其特征在于，
该D/A转换器具有：选择部，其按照上述预定的顺序，从成为上述开始位置的一个结构要素群开始选择与上述数字信号的值对应的数量的上述结构要素。
9.根据权利要求1所述的D/A转换器，其特征在于，
该D/A转换器具有：选择部，其按照从成为上述开始位置的一个结构要素群开始的上述预定的顺序通过二进制对上述多个结构要素群进行加权，选择与上述数字信号的二进制值对应的上述结构要素。
10.根据权利要求1所述的D/A转换器，其特征在于，
将由上述开始位置变更部对开始位置进行移位而得到的多个模拟信号进行平均，生成上述一个模拟信号。
11.根据权利要求1所述的D/A转换器，其特征在于，
上述开始位置变更部使用上述预先决定的移位模式，按照上述预定的顺序将上述一个模拟信号的生成所使用的上述多个结构要素群的开始位置移位(2^i)×j次，其中，j是1以上的整数。
12.一种A/D转换器，其特征在于，
该A/D转换器包括权利要求1所述的D/A转换器。
CN201680080475.3A 2016-03-03 2016-12-15 D/a转换器以及a/d转换器 Active CN108604901B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016040764A JP6792137B2 (ja) 2016-03-03 2016-03-03 Ｄ／ａ変換器、及びａ／ｄ変換器
JP2016-040764 2016-03-03
PCT/JP2016/087391 WO2017149902A1 (ja) 2016-03-03 2016-12-15 Ｄ／ａ変換器、及びａ／ｄ変換器

Publications (2)

Publication Number Publication Date
CN108604901A true CN108604901A (zh) 2018-09-28
CN108604901B CN108604901B (zh) 2022-04-12

Family

ID=59743736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680080475.3A Active CN108604901B (zh) 2016-03-03 2016-12-15 D/a转换器以及a/d转换器

Country Status (5)

Country Link
US (1) US10432208B2 (zh)
EP (1) EP3425804A4 (zh)
JP (1) JP6792137B2 (zh)
CN (1) CN108604901B (zh)
WO (1) WO2017149902A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6818665B2 (ja) * 2017-09-14 2021-01-20 株式会社東芝 Ｄａ変換器及びａｄｐｌｌ回路
CN113796013A (zh) * 2019-03-14 2021-12-14 混合信号设备股份有限公司 数模转换器(dac)和模数转换器(adc)的线性化和相关方法
US10892767B1 (en) * 2019-09-20 2021-01-12 Nxp Usa, Inc. High accuracy matching system and method therefor
JP2021125852A (ja) 2020-02-07 2021-08-30 旭化成エレクトロニクス株式会社 逐次比較ａｄ変換器

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131969A (ja) * 1997-07-09 1999-02-02 Mitsubishi Electric Corp Ｄ／ａコンバータ及びａ／ｄコンバータ
GB2350950A (en) * 1999-06-07 2000-12-13 Nippon Precision Circuits Delta sigma D/A converter
US6177896B1 (en) * 1998-03-13 2001-01-23 Hyundai Electronics Industries Co., Ltd. Oversampling digital/analog converter
US6292124B1 (en) * 1999-02-05 2001-09-18 Nippon Precision Circuits, Inc. Delta-sigma D/A converter
US20020171574A1 (en) * 1999-12-17 2002-11-21 Yukio Koyanagi Oversampling circuit and digital/analog converter
CN1535503A (zh) * 2001-06-27 2004-10-06 诺基亚有限公司 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
JP2005197995A (ja) * 2004-01-07 2005-07-21 Nippon Precision Circuits Inc デルタシグマ方式ｄ／ａ変換器
US6950049B2 (en) * 2000-09-11 2005-09-27 Broadcom Corporation Computer program product for performing digital-to-analog conversion
US20060007027A1 (en) * 2004-06-30 2006-01-12 Soichiro Ishizuka Digital encoder and digital-to-analog converter using same
CN1852028A (zh) * 2005-04-22 2006-10-25 三洋电机株式会社 多位δ∑调制型da转换器
CN101553987A (zh) * 2006-12-08 2009-10-07 罗伯特·博世有限公司 用于中频信号的变换的带通∑-△模数转换器
CN101647202A (zh) * 2006-12-22 2010-02-10 艾色拉加拿大公司 数字线性发送器架构
CN101674086A (zh) * 2008-09-08 2010-03-17 索尼株式会社 逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置
JP2010245765A (ja) * 2009-04-03 2010-10-28 Panasonic Corp Ｄｅｍ（ダイナミック・エレメント・マッチング）
US20110018753A1 (en) * 2009-07-22 2011-01-27 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
CN102394653A (zh) * 2011-11-23 2012-03-28 北京大学 数模转换器及数模转换方法
JP2014027498A (ja) * 2012-07-27 2014-02-06 Advantest Corp Ｄａ変換装置および試験装置
US20140301253A1 (en) * 2011-12-28 2014-10-09 Panasonic Corporation Dem circuit, delta-sigma modulator, d/a converter, and wireless communication device
CN104954021A (zh) * 2014-03-25 2015-09-30 精工爱普生株式会社 逐次比较型模拟数字转换器以及物理量检测传感器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993025006A1 (en) * 1992-06-01 1993-12-09 Matsushita Electric Industrial Co., Ltd. D/a converter and a/d converter
US7095159B2 (en) * 2004-06-29 2006-08-22 Avago Technologies Sensor Ip (Singapore) Pte. Ltd. Devices with mechanical drivers for displaceable elements
US9484947B1 (en) * 2015-09-29 2016-11-01 Analog Devices, Inc. Variable length dynamic element matching in digital-to-analog converters

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131969A (ja) * 1997-07-09 1999-02-02 Mitsubishi Electric Corp Ｄ／ａコンバータ及びａ／ｄコンバータ
US5995031A (en) * 1997-07-09 1999-11-30 Mitsubishi Denki Kabushiki Kaisha D/A and A/D converters
US6177896B1 (en) * 1998-03-13 2001-01-23 Hyundai Electronics Industries Co., Ltd. Oversampling digital/analog converter
US6292124B1 (en) * 1999-02-05 2001-09-18 Nippon Precision Circuits, Inc. Delta-sigma D/A converter
GB2350950A (en) * 1999-06-07 2000-12-13 Nippon Precision Circuits Delta sigma D/A converter
US20020171574A1 (en) * 1999-12-17 2002-11-21 Yukio Koyanagi Oversampling circuit and digital/analog converter
US6950049B2 (en) * 2000-09-11 2005-09-27 Broadcom Corporation Computer program product for performing digital-to-analog conversion
CN1535503A (zh) * 2001-06-27 2004-10-06 诺基亚有限公司 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
JP2005197995A (ja) * 2004-01-07 2005-07-21 Nippon Precision Circuits Inc デルタシグマ方式ｄ／ａ変換器
JP2006019988A (ja) * 2004-06-30 2006-01-19 Texas Instr Japan Ltd デジタルエンコーダ、および、それに用いたデジタルアナログ変換器
US20060007027A1 (en) * 2004-06-30 2006-01-12 Soichiro Ishizuka Digital encoder and digital-to-analog converter using same
CN1852028A (zh) * 2005-04-22 2006-10-25 三洋电机株式会社 多位δ∑调制型da转换器
CN101553987A (zh) * 2006-12-08 2009-10-07 罗伯特·博世有限公司 用于中频信号的变换的带通∑-△模数转换器
CN101647202A (zh) * 2006-12-22 2010-02-10 艾色拉加拿大公司 数字线性发送器架构
CN101674086A (zh) * 2008-09-08 2010-03-17 索尼株式会社 逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置
JP2010245765A (ja) * 2009-04-03 2010-10-28 Panasonic Corp Ｄｅｍ（ダイナミック・エレメント・マッチング）
US20110018753A1 (en) * 2009-07-22 2011-01-27 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
CN102394653A (zh) * 2011-11-23 2012-03-28 北京大学 数模转换器及数模转换方法
US20140301253A1 (en) * 2011-12-28 2014-10-09 Panasonic Corporation Dem circuit, delta-sigma modulator, d/a converter, and wireless communication device
JP2014027498A (ja) * 2012-07-27 2014-02-06 Advantest Corp Ｄａ変換装置および試験装置
CN104954021A (zh) * 2014-03-25 2015-09-30 精工爱普生株式会社 逐次比较型模拟数字转换器以及物理量检测传感器

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
KOK LIM CHAN: "Segmented Dynamic Element Matching for High-Resolution Digital-to-Analog Conversion", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *
L.A. WILLIAMS: "An audio DAC with 90 dB linearity using MOS to metal-metal charge transfer", 《1998 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS, ISSCC. FIRST EDITION (CAT. NO.98CH36156)》 *
P. STUBBERUD: "An analysis of dynamic element matching flash digital-to-analog converters", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: ANALOG AND DIGITAL SIGNAL PROCESSING》 *
R. ADAMS: "A 113 dB SNR oversamping DAC with segmented noise-shaped scrambing", 《1998 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS, ISSCC. FIRST EDITION (CAT. NO.98CH36156)》 *
权磊: "12位高速DAC系统级设计与建模", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Also Published As

Publication number Publication date
US10432208B2 (en) 2019-10-01
CN108604901B (zh) 2022-04-12
US20190058482A1 (en) 2019-02-21
WO2017149902A1 (ja) 2017-09-08
EP3425804A4 (en) 2019-03-20
EP3425804A1 (en) 2019-01-09
JP6792137B2 (ja) 2020-11-25
JP2017158074A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
CN108604901A (zh) D/a转换器以及a/d转换器
CN103378861B (zh) 模数转换器系统和方法
CN107135000B (zh) 模数转换器中的电容器顺序确定
CN103227642B (zh) 逐次逼近寄存器模数转换器
CN102832946B (zh) 数模转换器
US7394414B2 (en) Error reduction in a digital-to-analog (DAC) converter
US6417794B1 (en) System and apparatus for digitally calibrating capacitors in an analog-to-digital converter using successive approximation
CN109586723A (zh) 数模转换器中的最低有效位动态元件匹配
JP6136097B2 (ja) Ａ／ｄ変換回路及び電子機器
CN205179023U (zh) 一种sar-a/d变换器
CN102075191A (zh) 高分辨率交叠比特分段dac
CN101729072A (zh) 数模转换电路及其输出数据校正方法
Kobayashi et al. SAR ADC design using golden ratio weight algorithm
EP2169829B1 (en) Analog-to-digital converter and method for analog-to-digital conversion
US20050110664A1 (en) Suppressing digital-to-analog converter (DAC) error
KR100300240B1 (ko) 직병렬형a/d변환기
CN114297981A (zh) 电阻型dac版图结构
CN108141219A (zh) 用于模数转换的方法和模数转换器
CN110190855A (zh) 一种σδ调制器的动态元件匹配系统及方法
CN102843141B (zh) Da转换装置
CN220964860U (zh) 一种r-2r数模转换修调校准电路及数模转换芯片
CN219834120U (zh) 数模转换电路、数模转换芯片及电子设备
Kobayashi et al. Redundant SAR ADC Algorithms for Reliability Based on Number Theory
CN116800272A (zh) 一种高速分段式数模转换电路、电子电路、电子设备
CN116599528A (zh) 将模拟输入信号转换为数字输出信号的方法和模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant