CN116599528A - 将模拟输入信号转换为数字输出信号的方法和模数转换器 - Google Patents

将模拟输入信号转换为数字输出信号的方法和模数转换器 Download PDF

Info

Publication number
CN116599528A
CN116599528A CN202310541458.7A CN202310541458A CN116599528A CN 116599528 A CN116599528 A CN 116599528A CN 202310541458 A CN202310541458 A CN 202310541458A CN 116599528 A CN116599528 A CN 116599528A
Authority
CN
China
Prior art keywords
capacitor
voltage
binary
successive approximation
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310541458.7A
Other languages
English (en)
Inventor
赵利杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidi Microelectronics International Co ltd
Original Assignee
Xidi Microelectronics International Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidi Microelectronics International Co ltd filed Critical Xidi Microelectronics International Co ltd
Publication of CN116599528A publication Critical patent/CN116599528A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及模数转换领域，具体涉及一种将模拟输入信号转换为数字输出信号的方法，包括：提供电荷再分配逐次逼近寄存器模数转换器电路，所述电荷再分配逐次逼近寄存器模数转换器电路包括多个二进制加权电容器，所述多个二进制加权电容器包括具有相同电容值的多个电容器，所述具有相同电容值的多个电容器组成多个电容器支路；操作所述电荷再分配逐次逼近寄存器模数转换器电路以基于所述数控偏移电压的2(K+1)个电压步进，顺序产生2(K+1)个N位数字信号，其中，在2(k+1)个步骤中，将所述多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差。

Description

将模拟输入信号转换为数字输出信号的方法和模数转换器
技术领域
本发明涉及模数转换器(ADC)，并且在特定实施例中，涉及逐次逼近ADC。
背景技术
ADC通常用于电子系统中以将模拟信号转换为数字信号。数字信号可以由各种数字处理器进一步处理，例如数字音频/视频处理器、无线通信处理器等。在某些应用中，ADC可以作为独立的半导体器件来实现。或者，ADC可以与其他电路集成在单个集成电路上。在各种ADC中，逐次逼近型ADC被广泛应用于各种需要良好分辨率和精度的应用中。
逐次逼近ADC通过在多个时钟周期内将数模转换器(DAC)的各种输出值与输入模拟信号进行比较来将模拟信号转换为数字信号。例如，在第一个转换周期中，数字信号的最高有效位(MSB)是通过比较输入模拟信号与DAC的中量程输出(即对应于100...00的模拟输出，其中DAC的MSB设置为逻辑1)来确定的。如果输入模拟信号的值大于DAC的中量程输出，则数字信号的MSB设置为逻辑1。另一方面，如果输入模拟信号的值小于DAC的中量程输出，则数字信号的MSB设置为逻辑零。在第二个转换周期中，根据第一个转换周期的结果，将输入模拟信号与DAC的1/4量程或3/4量程输出进行比较。在第二个转换周期中，确定第二个最高有效位。上述比较方法一直持续到数字信号的最低有效位(LSB)。一旦确定了LSB，模数转换就完成了，数字信号存储在逐次逼近ADC的寄存器中。
通用分辨率的逐次逼近ADC(例如，10位分辨率)对于大多数应用来说就足够了。然而，在某些应用中可能需要更高分辨率的逐次逼近ADC(例如11位或12位分辨率)。期望有一种简单可靠的方法来提高通用分辨率逐次逼近ADC的分辨率，以满足不同的应用需求。
发明内容
本公开的优选实施例通过将数控偏移电压添加到逐次逼近的比较级中来提供更高分辨率的逐次逼近ADC来解决或规避这些和其他问题。
根据一个实施例，一种将模拟输入信号转换为数字输出信号的方法包括将数控偏移电压添加到逐次逼近模数转换器电路的比较级中，其中数控偏移电压呈周期性重复，每个周期内包括至少2(K+1)个电压步进，且每个电压步进的值分别等于与N位的数字信号的最低有效位(LSB)对应的模拟电压(ALSB)的整数倍乘以2(-K)，根据至少2(K+1)步数控偏移电压，操作逐次逼近模数转换器电路顺序产生至少2(K+1)个N位数字信号，将至少2(K+1)个N位数字信号相加得到相加结果，并通过除法模块对相加结果进行除法得到具有(N+K)位的数字信号。
根据另一个实施例，转换器包括被配置为接收采样和保持模块的输出信号和数模转换器的输出的比较级、被配置为生成数控偏移电压的偏移电压发生器，该数控偏移电压被添加到比较级的一个输入中，并且其中数控偏移电压呈周期性重复，且每个周期内包括至少2(K+1)个电压步进，逐次逼近逻辑模块被配置为接收比较级的输出信号，并基于至少2(K +1)步的数控偏移电压，产生至少2(K+1)个N位数字信号，求和模块被配置为接收逐次逼近逻辑模块的输出信号，以及除法器模块被配置为接收由求和模块生成的求和结果，其中转换器被配置为基于至少2(K+1)步的数控偏移电压生成具有(N+K)位的数字信号。
根据又一实施例，一种方法包括将数控偏移电压添加到逐次逼近模数转换器电路的比较级中，其中数控偏移电压呈周期性重复，且每个周期内包括至少2(K+1)-1个电压步进，每个电压步进的值为与N位的数字信号的最低有效位LSB所对应的模拟电压(ALSB)的整数倍与2(-K)的乘积，其中数控偏移电压在ALSB的(2(-K)-1)倍到ALSB的(1-2(-K))倍之间，操作逐次逼近模数转换器电路，基于至少2(K+1)-1步的数控偏移电压，依次产生至少2(K+1)-1个N位数字信号，计算2(K+1)-1个N位数字信号的加权和，得到一个求和结果，其中将零电压偏移下逐次逼近模数转换器的输出信号对应的N位数字信号与求和结果相加两次，并通过除法器模块对求和结果进行除法，得到(N+K)位的数字信号。
前面已经相当宽泛地概述了本公开的特征和技术优点，以便可以更好地理解以下公开的详细描述。本公开的附加特征和优点将在下文中描述，其形成本公开的权利要求的主题。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地用作修改或设计用于实现与本公开内容的相同目的的其他结构或过程的基础。本领域技术人员还应该认识到，这样的等效构造不脱离所附权利要求中阐述的本公开的精神和范围。
附图说明
为了更完整地理解本公开及其优点，现结合附图参考以下描述，其中：
图1图示了根据本公开的各种实施例的逐次逼近ADC的框图；
图2图示了根据本公开的各种实施例的包括添加到输入电压路径中的数控偏移电压的逐次逼近ADC的框图；
图3图示了根据本公开的各种实施例的包括添加到ADC参考电压路径中的数控偏移电压的逐次逼近ADC的框图；
图4图示了根据本公开的各种实施例的包括通过输入电压缓冲器添加到输入电压路径中的数控偏移电压的逐次逼近ADC的框图；
图5示出了根据本公开的各种实施例的图4中所示的逐次逼近ADC的示意图；
图6示出了根据本公开的各种实施例的图2中所示的逐次逼近ADC的时序图；
图7示出了根据本公开的各种实施例的用于实现更高分辨率ADC的方法的流程图；
图8示出了根据本公开的各种实施例的图2中所示的逐次逼近ADC的另一时序图；以及
图9示出了根据本公开的各种实施例的用于实现更高分辨率ADC的另一种方法的流程图；
图10图示了根据本公开的各种实施例的电荷再分配逐次逼近型ADC的框图；
图11图示了根据本公开的各种实施例的图10中所示的电荷再分配SAC电路的示意图；
图12图示了根据本公开的各种实施例的8位ADC的电荷再分配SAC电路的示意图；
图13示出了根据本公开各种实施例的14位ADC的电荷再分配SAC电路的示意图；和
图14图示了根据本公开的各种实施例的用于实现更高分辨率ADC的方法的流程图。
除非另有说明，不同图中对应的数字和符号一般指对应的部分。绘制附图是为了清楚地说明各种实施例的相关方面并且不一定按比例绘制。
具体实施方式
下面详细讨论当前优选实施例的制作和使用。然而，应当理解，本公开提供了可以体现在多种特定上下文中的许多适用的发明概念。所讨论的具体实施例仅用于说明制作和使用本公开的具体方式，并不限制本公开的范围。
将关于特定上下文中的优选实施例来描述本公开，即更高分辨率的逐次逼近ADC。然而，本公开也可以应用于将模拟信号转换为数字信号的各种系统和应用。在下文中，将参考附图详细解释各种实施例。
图1图示了根据本公开的各种实施例的逐次逼近ADC的框图。逐次逼近ADC 100包括采样保持模块112、比较级114、逐次逼近逻辑模块116、数模转换器(DAC)118、求和模块120和除法器模块122。逐次逼近ADC 100还包括数控偏移电压(未示出但在图2-5中示出)。根据不同的设计需要，可以将数控偏移电压添加到输入电压路径中(例如，图2中所示的逐次逼近ADC 200)。或者，数控偏移电压可以被添加到ADC参考电压路径中(例如，图3中所示的逐次逼近ADC 300)。此外，可以通过电压缓冲器(例如，图4中所示的逐次逼近ADC 400)将数控偏移电压添加到输入电压路径中。
在一些实施例中，逐次逼近ADC 100可以实现为10位ADC。通过采用数控偏移电压，逐次逼近型ADC 100可以扩展为更高分辨率的ADC(例如，11位ADC或12位ADC)。
如图1所示，采样保持模块112被配置为接收输入信号VIN。VIN是模拟信号。采样保持模块112可以被配置为在采样阶段或转换阶段中操作。在采样阶段，内部开关打开。输入信号VIN可以被采样并存储在保持电路中。在一些实施例中，采样电压可以存储在电容器、电容器网络等上。在转换阶段，内部开关可能会关闭以保持电容器上的采样电压。然后可以将该采样电压提供给比较级114。通过连续比较过程，逐次逼近ADC 100产生对应于输入信号VIN的数字输出。
如图1所示，采样保持模块112的输出被馈送到比较级114的第一输入端。比较级114的第二输入端被配置为接收由DAC 118生成的输出信号。DAC 118用于将逐次逼近逻辑模块116产生的数字输出信号转换成对应的模拟信号。该模拟信号在比较级114处与采样保持模块112的输出信号进行比较。比较级114产生的比较结果被送入逐次逼近逻辑模块116。基于比较结果，逐次逼近逻辑模块116产生对应于输入信号VIN的数字输出信号。
在操作中，逐次逼近ADC 100基于比较级114的输出以顺序方式确定数字输出信号的每一位的值。逐次逼近ADC 100通过暂时设置数字信号的最高有效位(MSB)等于1并且所有其他位等于0来开始转换阶段。该数字信号被施加到DAC 118。在DAC 118中，基于该数字信号生成模拟信号。
由DAC 118生成的该模拟信号与输入信号VIN进行比较。如果输入信号VIN大于由DAC 118产生的模拟信号，则逐次逼近逻辑模块116将数字信号的MSB设置为等于1。另一方面，如果输入信号VIN小于由DAC 118产生的模拟信号，逐次逼近逻辑模块116将数字信号的MSB设置为等于0。在该比较之后，已经确定了数字信号的MSB的值。
近似过程继续。在下一个周期中，第二位暂时设置为1，其余未确定位设置为0。再次将DAC 118的输出与输入信号VIN进行比较。如果输入信号VIN大于由DAC 118产生的模拟信号，则第二位设置为1，否则设置为0。在此比较之后，已确定第二位的值。近似过程一直持续到数字信号的最低有效位(LSB)被确定为止。在确定数字信号的LSB后，一个模数转换周期就完成了。确定LSB之后的数字信号的内容代表逐次逼近ADC 100的数字输出。
在一些实施例中，逐次逼近ADC 100被配置为生成N位数字信号。通过采用具有2(K +1)个电压步进的数控偏移电压，逐次逼近ADC 100能够产生N+K位数字信号以提高逐次逼近ADC 100的分辨率。
在操作中，数控偏移电压被添加到逐次逼近ADC 100的比较级中。在一些实施例中，数控偏移电压呈周期性重复。在每个周期中，数控偏移电压有2(K+1)个电压步进。每个电压步进的值分别等于与N位数字信号的LSB所对应的模拟电压(ALSB)的整数倍乘以2(-K)。在整个描述中，对应于N位数字信号的LSB的模拟电压可替代地称为ALSB。在每个周期中，数控偏移电压在ALSB的(2(-K)-1)倍到ALSB的(1-2(-K))倍的范围内。在每个周期内，每个电压步进至少出现一次，并且一个周期的所有电压步进之和为零。
逐次逼近模数转换器电路(例如，逐次逼近逻辑模块116)被配置为基于2(K+1)个数控偏移电压顺序产生2(K+1)个N位数字信号。在求和模块120中，将2(K+1)个N位数字信号相加并馈入除法器模块122。在除法器模块122中，将求和模块120产生的求和结果除以2以获得具有(N+K)位的数字信号。下面结合图2-9说明数控偏移电压的详细结构和工作原理。
图2图示了根据本公开的各种实施例的包括数控偏移电压添加到输入电压路径中的逐次逼近ADC的框图。数控偏移电压202被添加到逐次逼近ADC 200的输入电压路径中。如图2所示，数控偏移电压202被放置在采样保持模块112的输出和比较级114的第一输入之间。采样保持模块112的输出电压和数控偏移电压202被加在一起。采样保持模块112的输出电压与数控偏移电压202的总和被馈送到比较级114的第一输入端。
在一些实施例中，数控偏移电压202具有2(K+1)个电压步进。2(K+1)个电压步进中的每一步的值等于N位数字信号的ALSB的整数倍乘以2(-K)。2(K+1)个电压步进被依次添加到输入电压路径中。逐次逼近模数转换器电路被配置为基于数控偏移电压202的2(K+1)个电压步进顺序产生2(K+1)个N位数字信号。2(K+1)个N位数字信号被馈送到求和模块120。在求和模块120中，2(K+1)个N位数字信号被加在一起。该和被馈送到除法器模块122中。在除法器模块122中，将和除以2以获得具有(N+K)位的数字信号。逐次逼近模数转换器电路重复该模数转换过程。后面将参考图6讨论详细过程。
当K等于1时，数控偏移电压202的每个周期具有2(K+1)个，也就是4个电压步进。数控偏移电压202的偏移范围为-ALSB/2至ALSB/2。第一步的偏移量等于0。第二步的偏移量等于ALSB/2。第三步的偏移量等于0。第四步的偏移量等于-ALSB/2。当K等于2时，数控偏移电压202的每个周期具有8个电压步进。数控偏移电压202的偏移范围为-ALSB×3/4至ALSB×3/4。第一步的偏移量等于0。第二步的偏移量等于ALSB/4。第三步的偏移量等于ALSB×2/4。第四步的偏移量等于ALSB×3/4。第五步的偏移量等于0。第六步的偏移量等于-ALSB/4。第七步的偏移量等于-ALSB×2/4。第八步的偏移量等于-ALSB×3/4。应当注意，在以上两个示例中，偏移电压每一个电压步进的顺序是任意的。偏移电压步进的顺序可以变化，只要在每个周期中，每一步至少出现一次并且一个周期中的所有偏移电压之和等于0即可。
下面举一个例子来进一步说明图2所示的逐次逼近型ADC 200的工作原理。在一些实施例中，K＝1，N＝4。数控偏移电压202的每个周期有4个电压步进。没有数控偏移电压202的逐次逼近ADC 200能够产生4位的数字信号。通过添加数控偏移电压202，逐次逼近ADC200能够生成5位的数字信号。
逐次逼近ADC 200的全范围是1.6V。ALSB的值是0.1V。数控偏移电压202具有4个电压步进，且每一步等于ALSB的一半(0.1V的一半)的整数倍。在第一步中，零和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于0V。在第二步中，0.5和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于0.05V。在第三步中，零和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于0V。在第四步中，-0.5和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于-0.05V。
在一些实施例中，输入电压等于0.87V。ADC参考电压的二进制数为1000。对应的模拟电压为0.8V。当ADC过程开始时，逐次逼近模数转换器电路基于四个不同的电压步进生成四个4位二进制数。在第一步中，输入电压加上0V。逐次逼近模数转换器电路生成1000(二进制形式)。相应的十进制值等于8。在第二步中，输入电压加上0.05V。总电压0.92V被馈入比较级。逐次逼近模数转换器电路产生1001(二进制形式)。对应的十进制值等于9。在第三步中，输入电压加上0V。逐次逼近模数转换器电路产生1000(二进制形式)。对应的十进制值等于8。在第四步中，输入电压加上-0.05V。总电压0.82V馈入比较级。逐次逼近模数转换器电路生成1000(二进制形式)。对应的十进制值等于8。
将这四步的数字信号结果相加，然后除以2，最终结果的十进制值等于17。十进制值对应一个5位的二进制数。在该示例中，N等于4且K等于1。K用于设置数控偏移电压202的步长。N是逐次逼近ADC的现有分辨率。通过将数控偏移电压添加到输入电压路径中并应用上述求和和除法算法，逐次逼近ADC 200的分辨率增加了K位。
图3图示了根据本公开的各种实施例中的数控偏移电压添加到ADC参考电压路径中的逐次逼近ADC的框图。图3中所示的逐次逼近ADC 300类似于图2中所示的逐次逼近ADC200，不同之处在于数控偏移电压202被添加到ADC参考电压路径中。逐次逼近ADC 300的工作原理与上文关于图2所讨论的相似，因此在此不再赘述。
图4图示了根据本公开的各种实施例中的数控偏移电压通过输入缓冲器添加到输入电压路径中的逐次逼近ADC的框图。图3中所示的逐次逼近ADC 400类似于图2中所示的逐次逼近ADC 200，不同之处在于数控偏移电压202通过输入电压缓冲器(如图5所示)被添加到输入电压路径中。逐次逼近ADC 400的工作原理与上文关于图2所讨论的相似，因此在此不再赘述。
图5图示了根据本公开的各种实施例的图4中所示的逐次逼近ADC的示意图。比较级114可以实现为图5所示的比较器124。输入电压缓冲器可以实现为图5所示的电压跟随器。在整个描述中，输入电压缓冲器可以替代地称为电压跟随器。
电压跟随器502耦合到采样保持模块112。如图5所示，采样保持模块112包括开关SI和电容器CI。逐次逼近ADC中的采样保持电路是本领域公知的，为避免重复，不再详细讨论。
电压跟随器502具有被配置为接收输入电压VIN的第一输入端和通过数控偏移电压202连接到电压跟随器502的输出的第二输入端。电压跟随器502的输出电压等于输入电压VIN和数控偏移电压之和。
图6图示了根据本公开的各种实施例的图2中所示的逐次逼近ADC的时序图。图6的横轴代表时间间隔。有五个纵轴。第一纵轴Y1代表逐次逼近ADC的起始信号。第二纵轴Y2代表数控偏移电压(d_vos<K：0>)的2(K+1)步。第三纵轴Y3代表采样时钟。第四纵轴Y4代表逐次逼近ADC的N位数字输出信号(data<N-1：0>)。第五纵轴Y5代表逐次逼近ADC的(N+K)位数字输出信号(adc_data<(N+K-1)：0>)。
数控偏移电压呈周期性重复。在每个周期中，数控偏移电压有2(K+1)个电压步进。如图6所示，第一周期是从第一时刻t1到第四时刻t4。如图6所示，第一周期包括2(K+1)个电压步进(从步进0到步进2(K+1)-1)。第二周期是从第四时刻t4到第八时刻t8。第二个周期包括2(K +1)个电压步进(从步进0到步进2(K+1)-1)，如图6所示。
在时刻t0，响应起始信号的上升沿，开始模数转换。将数控偏移电压的第一步进添加到逐次逼近ADC的比较级中(例如，第一个电压步进已应用并稳定，并准备添加到即将到来的采样模拟电压中)。经过适当的延迟后，在第一时刻t1，采样保持电路从输入的模拟信号中得到一个采样的模拟电压，并将第一步的数控偏移电压加到采样信号中。响应于该修改后的输入电压(输入电压和数控偏移电压的第一个电压步进的总和)，在第二时刻t2，逐次逼近ADC生成第一N位数字信号C0。同样，在下一个模数转换周期中，将数控偏移电压的第二个电压步进加入到逐次逼近ADC的比较级中(例如，将第二个电压步进加入到采样后的模拟电压中)。响应于该修改后的输入电压(输入电压与数控偏移电压的第二个电压步进的总和)，在第三时刻t3，逐次逼近ADC生成第二个N位数字信号C1。逐次逼近ADC通过顺序添加数控偏移电压的不同电压步进来重复模数转换，直到在第四时刻t4，逐次逼近ADC生成最后的N位数字信号C(2(K+1)-1)。
在产生N位数字信号C(2(K+1)-1)之后，逐次逼近ADC的求和模块将2(K+1)个N位数字信号(C0，C1，...，C(2(K+1)-1))加在一起。逐次逼近ADC的除法器模模块将2(K+1)个N位数字信号的总和除以2，以生成第一个(N+K)位数字信号D0，如图6所示。
在随后的模数转换周期中，逐次逼近ADC重复相同的模数转换过程。具体地，从第四时刻t4到第八时刻t8，在逐次逼近ADC的比较级中逐个加入数控偏移电压的第二周期的2(K+1)个电压步进。逐次逼近ADC依次生成2(K+1)个N位数字信号(C(2(K+1))，C(2(K+1)+1)，...，C(2(K+2)-2)和C(2(K+2)-1))如图6所示。
如图6所示，在产生N位数字信号C(2(K+1))之后，逐次逼近ADC的求和模块对2(K+1)个N位数字信号求和(C1，...，C(2(K+1))加在一起)。逐次逼近ADC的除法器模块将2(K+1)个N位数字信号的总和除以2以在第五时刻t5生成第二个(N+K)位数字信号D1，如图6所示。
同样地，在产生N位数字信号C(2(K+1)+1)之后，逐次逼近ADC的求和模块将2(K+1)个N位数字信号(C2，...，C(2(K+1)+1))求和，逐次逼近ADC的除法器模模块将2(K+1)个N位数字信号的总和除以2以在第六时刻t6生成第三个(N+K)位数字信号D2，如图6所示。
此外，在产生N位数字信号C(2(K+1)+2)之后，逐次逼近ADC的求和模块将2(K+1)个N位数字信号(C3，...，C(2(K+1)+2))求和，逐次逼近ADC的除法器模模块将2(K+1)个N位数字信号的总和除以2以在第六时刻t7生成第四个(N+K)位数字信号D3，如图6所示。
逐次逼近ADC重复该模数转换过程。在第八个时刻t8，逐次逼近ADC的求和模块将2(K+1)个N位数字信号(C(2(K+1))，...，C(2(K+2)-1))加在一起。逐次逼近ADC的除法器模块将2(K +1)个N位数字信号的总和除以2，以生成(N+K)位数字信号D(2(K+1))。
应当注意，图6中所示的用X标记的信号是未知信号。在模数转换过程中应忽略未知信号。如图6所示，在没有数控偏移电压和相关的更高分辨率ADC的情况下，C0是逐次逼近ADC的第一个数字输出信号。在拥有数控偏移电压和相关的更高分辨率ADC之后，D0是逐次逼近ADC的第一个数字输出信号。从t2到t4，有(2(K+1)-1)个模数转换周期。换句话说，更高分辨率的ADC只会带来等于(2(K+1)-1)个模数转换周期的延迟。
图7图示了根据本公开的各种实施例的用于实现更高分辨率ADC的方法的流程图。图7所示的流程图仅为示例，不应过度限制权利要求的范围。本领域的普通技术人员会认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新排列和重复图7中所示的各个步骤。
在步骤702，数控偏移电压被添加到逐次逼近模数转换器电路的比较级中。数控偏移电压呈周期性重复，每个周期内具有至少2(K+1)个电压步进，每个电压步进的值等于与N位数字信号的最低有效位(LSB)对应的模拟信号(ALSB)的整数倍与2(-K)的乘积。
在步骤704，逐次逼近模数转换器电路被配置为基于上述的至少2(K+1)步数控偏移电压顺序生成2(K+1)个N位数字信号。
在步骤706，将2(K+1)个N位数字信号在求和模块中相加以获得求和结果。
在步骤708，求和模块产生的求和结果通过除法器模块进行除法，得到具有(N+K+1)位的数字信号。
在除法器模块中，将求和结果除以2以获得具有(N+K)位的数字信号。
该方法还包括将数控偏移电压置于采样保持模块的输出与比较级的第一输入之间，其中将采样保持模块的输出电压和数控偏移电压加在一起，并且采样保持模块的输出电压与数控偏移电压之和被馈送到比较级的第一输入。
该方法还包括在数模转换器电路的输出和比较级的第二输入之间放置数控偏移电压，其中数模转换器电路的输出电压和数控偏移电压相加，并将数模转换器电路的输出电压与数控偏移电压之和馈入比较级的第二输入端。
该方法还包括将数控偏移电压放置在采样保持模块的输入端，其中将数控偏移电压和采样保持模块的输入电压加在一起，并且输入电压和数控偏移电压的和馈入采样保持模块。
数控偏移电压通过输入电压缓冲器耦合到采样保持模块。输入电压缓冲器是一个电压跟随器。电压跟随器具有被配置为接收模拟输入信号的第一输入，以及通过数控偏移电压连接到电压跟随器的输出的第二输入，其中电压跟随器的输出电压等于模拟输入信号和数控偏移电压之和。
具有(N+K)位的数字信号在等于(2(K+1)-1)个模数转换周期的延迟之后生成。
在一些实施例中，可以进一步简化数控偏移电压每个周期内的电压步进，使其仅具有2(K+1)-1个步进。2(K+1)-1个电压步进可以使逐次逼近ADC 100能够生成(N+K)位数字信号以提高逐次逼近ADC 100的分辨率。
类似地，在操作中，数控偏移电压被添加到逐次逼近ADC 100的比较级中。在一些实施例中，数控偏移电压呈周期性重复。在每个周期中，数控偏移电压有(2(K+1)-1)个电压步进。每个电压步进的值等于ALSB的整数倍与2(-K)的乘积。电压步进的值在从ALSB的(2(-K)-1)倍到ALSB的(1-2(-K))倍的范围内。在每个周期内，每个电压步进值至少出现一次，并且一个周期的电压步进值之和为零。更具体地说，数控偏移电压步进包括以下2(K+1)-1个值：{(2(-K)-1)、(2·2(-K)-1)、(3·2(-K)-1)，...，((2(K)-1)·2(-K)-1)，0，(1-(2(K)-1)·2(-K))，...，(1-3·2(-K))，(1-2·2(-K))，(1-2(-K))}X ALSB而且可以具有任意顺序。
逐次逼近模数转换器电路被配置为基于(2(K+1)-1)个电压步进的数控偏移电压，顺序生成2(K+1)-1个N位数字信号。(2(K+1)-1)个N位数字信号被馈送到求和模块120。在求和模块120中，(2(K+1)-1)个N位数字信号加在一起。与0电压偏移对应的N位数字信号被加到总和上两次。然后将该和馈入除法器模块122。在除法器模块122中，将和除以2以获得具有(N+K)位的数字信号。逐次逼近模数转换器电路重复该模数转换过程。下面将参考图8讨论详细过程。
在一些实施例中，当K等于1时，数控偏移电压202具有3个电压步进。数控偏移电压202的偏移电压值为-ALSB/2、0和ALSB/2。第一步的偏移量可以设置为0。第二步的偏移量可以设置为ALSB/2。第三步的偏移量可以设置为-ALSB/2。当K等于2时，数控偏移电压202有7个电压步进。数控偏移电压202的偏移电值为-ALSB×3/4、-ALSB/2、-ALSB/4、0、ALSB/4、ALSB/2和ALSB×3/4。第一步的偏移量可以设置为0。第二步的偏移量可以设置为ALSB/4。第三步的偏移量可以设置为ALSB/2。第四步的偏移量可以设置为ALSB×3/4。第五步的偏移量可以设置为-ALSB/4。第六步的偏移量可以设置为-ALSB/2。第七步的偏移量可以设置为-ALSB×3/4。需要注意的是，在上述两个例子中，偏移电压步进的顺序是任意的，只要在每个周期中，ALSB和每个整数乘以2(-K)的乘积出现一次，并且一个周期的所有偏移电压之和为零。还应注意，ALSB的整数倍乘以2(-K)的取值范围在ALSB的(2(-K)-1)倍至(1-2(-K))倍之间。
下面举一个例子来进一步说明图2所示的逐次逼近型ADC200的工作原理。在一些实施例中，K＝1，N＝4。数控偏移电压202具有3级。没有数控偏移电压202的逐次逼近ADC200能够产生4位数字信号。通过添加数控偏移电压202，逐次逼近ADC 200能够生成5位数字信号。
逐次逼近ADC200的全范围是1.6V。ALSB的值是0.1V。数控偏移电压202具有3个电压步进。每一步等于ALSB的一半(0.1V的一半)的整数倍，共有三个电压步进。在第一步中，零和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于0V。在第二步中，0.5和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于0.05V。在第三步中，-0.5和ALSB的乘积被添加到输入电压路径中。换句话说，偏移电压等于-0.05V。
在一些实施例中，输入电压等于0.87V。ADC参考电压的二进制数为1000。对应的模拟电压为0.8V。当ADC过程开始时，逐次逼近模数转换器电路基于三个不同的步骤生成四个4位二进制数。在第一步中，输入电压加上0V。逐次逼近模数转换器电路生成1000(二进制形式)。相应的十进制值等于8。在第二步中，输入电压加上0.05V。总电压0.92V被馈入比较级。逐次逼近模数转换器电路产生1001(二进制形式)。相应的十进制值等于9。在第三步中，输入电压加上-0.05V。总电压0.82V被馈入比较级。逐次逼近模数转换器电路生成1000(二进制形式)。对应的十进制值等于8。
将这三步的数字信号结果相加，其中与0V电压偏移对应的数字信号结果(本例中为第一步)加两次形成加权和，然后将加权和除以2。最终结果的十进制值向上舍入到最接近的整数值。在当前示例中，最终结果为17，对应于8.5V的模拟电压。十进制值对应一个5位的二进制数10001。在这个例子中，N等于4，K等于1。K用于设置数控偏移电压202的步长。N定义了现有逐次逼近ADC的分辨率。通过将数控偏移电压添加到输入电压路径中并应用上述求和和除法算法，逐次逼近ADC 200的分辨率增加了K位。
图8图示了根据本公开的各种实施例的图2中所示的逐次逼近ADC的另一个时序图。图8的横轴代表时间间隔。有五个纵轴。第一纵轴Y1代表逐次逼近ADC的起始信号。第二纵轴Y2代表2(K+1)-1步的数控偏移电压(d_vos<K：0>)。第三纵轴Y3代表采样时钟。第四纵轴Y4代表逐次逼近ADC的N位数字输出信号(data<N-1：0>)。第五纵轴Y5代表逐次逼近ADC的(N+K)位数字输出信号(adc_data<(N+K-1)：0>)。
数控偏移电压呈有周期性重复。在每个周期内，数控偏移电压有2(K+1)-1步。如图8所示，第一周期是从第一时刻t1到第四时刻t4。第一个周期包括(2(K+1)-1)个电压步进(从电压步进0到电压步进(2(K+1)-2))，如图8所示。第二个周期是从第四时刻t4到第第八时刻t8。第二个周期包括(2(K+1)-1)个电压步进(从电压步进0到电压步进(2(K+1)-2))，如图8所示。
在时刻t0，响应起始信号的上升沿，开始模数转换。将数控偏移电压的第一步添加到逐次逼近ADC的比较级中(例如，应用第一个电压步进并使其稳定，并准备好添加到即将到来的采样模拟电压中)。经过适当的延迟后，在第一个时刻t1，采样保持电路从输入的模拟信号中获得一个采样的模拟电压，然后将第一个数控偏移电压加到采样信号上。响应于该修改后的输入电压(输入电压和数控偏移电压的第一个电压步进的总和)，在第二时刻t2，逐次逼近ADC生成第一个N位数字信号C0。同样，在下一个模数转换周期中，将数控偏移电压的第二个电压步进加入到逐次逼近ADC的比较级中(例如，将第二个电压步进加入到采样后的模拟电压中)。响应于该修改后的输入电压(输入电压与数控偏移电压的第二个电压步进的总和)，在第三时刻t3，逐次逼近ADC生成第二个N位数字信号C1。逐次逼近ADC通过顺序添加数控偏移电压的不同电压步进来重复模数转换，直到在第四时刻t4，逐次逼近ADC生成最后的N位数字信号C(2(K+1)-2)。
在产生N位数字信号C(2(K+1)-2)之后，第(2(K+1)-1)个N位数字信号(C0，C1，...，C(2(K+1)-2))在逐次逼近ADC的求和模块中进行处理，其中2(K+1)个数字相加。2(K+1)个数字包括C0，C1，...，C(2(K+1)-2)和一个对应于数控偏移电压为0时的逐次逼近ADC输出的N位数字信号。这个N位数字信号可以是C0～C(2(K+1)-2)中的任何一个，这取决于偏移电压步进的实际顺序。逐次逼近ADC的除法器模模块将2(K+1)个N位数字信号的总和除以2，以生成第一个(N+K)位数字信号D0，如图8所示。
在随后的模数转换周期中，逐次逼近ADC重复相同的模数转换过程。具体地，从第四时刻t4到第八时刻t8，在逐次逼近ADC的比较级中加入数控偏移电压第二个周期的(2(K +1)-1)个电压步进。逐次逼近ADC依次生成(2(K+1)-1)个N位数字信号(C(2(K+1)-1)，C(2(K+1))，C(2(K+1)+1)，...，和C(2(K+2)-3))如图8所示。
如图8所示，在产生N位数字信号C(2(K+1)-1)后，逐次逼近ADC的求和模块对2(K+1)个N位的数字信号求和，数字信号包括C1，...，C(2(K+1)-1)和一个对应于数控偏移电压为0时逐次逼近ADC输出的N位数字信号。这个N位数字信号可以是C1～C(2(K+1)-1)中的任何一个，具体取决于电压偏移步进的实际顺序。然后将总和馈入逐次逼近ADC的除法器模块，其中2(K+1)个N位数字信号的总和除以2以在第五时刻t5生成第二个(N+K)位数字信号D1，如图8所示。
同样地，在生成N位数字信号C(2(K+1))之后，逐次逼近ADC的求和模块对2(K+1)个N位数字信号求和，包括C2、.....，C(2(K+1))和一个对应于数控偏移电压为0时逐次逼近ADC输出的N位数字信号。该N位数字信号可以是C2～C(2(K+1))取决于偏移步进的实际顺序。然后将总和馈入逐次逼近ADC的除法器模块，其中2(K+1)个N位数字信号的总和除以2以在第六时刻t6生成第三个(N+K)位数字信号D2如图8所示。
此外，在生成N位数字信号C(2(K+1)+1)之后，逐次逼近ADC的求和模块对2(K+1)个N位数字信号求和，包括C3，...，C(2(K+1)+1)和一个对应于数控偏移电压为0时逐次逼近ADC输出的N位数字信号。这个N位数字信号可以是C3～C(2(K+1)+1)中的任何一个，取决于电压偏移步进的实际顺序。然后将总和馈入逐次逼近ADC的除法器模块中，其中2(K+1)个N位数字信号的总和除以2以在第六个时刻t7生成第四个(N+K)位数字信号D3，如图8所示。
逐次逼近ADC重复该模数转换过程。在第八时刻t8，逐次逼近ADC的求和模块对2(K +1)个N位数字信号进行求和，包括(C(2(K+1)-1)，...，C(2(K+2)-3))和一个对应于数控偏移电压为0时逐次逼近ADC输出的N位数字信号。该N位数字信号可以是C(2(K+1)-1)～C(2(K+2)-3)中任意一个，取决于电压偏移步进的实际顺序。然后将总和馈入逐次逼近ADC的除法器模模块，其中2(K+1)个N位数字信号的总和除以2以生成(N+K)位数字信号D(2(K+1)-1)，如图8所示。
需要说明的是，图8中用X标记的信号为未知信号。在模数转换过程中应忽略未知信号。如图8所示，在没有数控偏移电压和相关的更高分辨率ADC的情况下，C0是逐次逼近ADC的第一个数字输出信号。在拥有数控偏移电压和相关的更高分辨率ADC之后，D0是逐次逼近ADC的第一个数字输出信号。从t2到t4，有(2(K+1)-2)个模数转换周期。换句话说，更高分辨率的ADC仅带来等于(2(K+1)-2)个模数转换周期的延迟。
还需要说明的是，虽然图8中基于图2所示实施例描述了逐次逼近ADC的工作原理，但图3-5所示实施例适用于上述关于图8描述的逐次逼近ADC。
图9图示了根据本公开的各种实施例的用于实现更高分辨率ADC的方法的流程图。图9所示的流程图仅为示例，不应过度限制权利要求的范围。本领域的普通技术人员会认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新排列和重复图9中所示的各个步骤。
在步骤902，数控偏移电压被添加到逐次逼近模数转换器电路的比较级中，数控偏移电压呈周期性重复，在每个周期内具有包括至少2(K+1)-1个电压步进，且每个电压步进的值分别等于与N位数字信号的最低有效位(LSB)对应的模拟电压(ALSB)的整数倍和2(-K)的乘积，其范围从ALSB的(2(-K)-1)倍到(1-2(-K))倍。
在步骤904中，逐次逼近模数转换器电路被配置为基于至少2(K+1)-1个数控偏移电压，依次生成2(K+1)-1个N位数字信号。
在步骤906，计算2(K+1)-1个N位数字信号的加权和，得到求和结果，包括对应于当数控偏移电压为0时逐次逼近ADC输出的N位数字信号在一个求和模块中相加两次，得到加权求和结果。
在步骤908，求和模块产生的求和结果通过除法模块进行除法，得到具有(N+K)位的数字信号。
在除法器模块中，将求和结果除以2以获得具有(N+K)位的数字信号。
在数控偏移电压的每个周期内，每个电压步进至少出现一次，且一个周期内的所有电压步进之和为零。在等于(2(K+1)-2)个模数转换周期的延迟之后生成具有(N+K)位的数字信号。
在电容式电荷再分配逐次逼近寄存器(SAR)模数转换器(ADC)设备中，在采样阶段，输入电压连接到所有的电容器。电容式SAR ADC设备在采样后开始模数转换。通过逐次重新分配电容器中所储存的电荷，电容式SAR ADC设备逐次执行电容组电压与固定参考电压的电压比较，以确定代表输入模拟电压的数字信号。电容式(电荷再分配)SAR ADC设备包括配置为生成多个数位的SAR逻辑单元。不同的数位控制不同数量的总电容。例如，第一控制位bit<0>用于控制一个电容为C的电容。第二控制位bit<1>用于控制两倍的电容(2×C)。第三控制位bit<2>用于控制四倍的电容(4×C)。然而，每一位所控制的电容(无论是单个电容还是一组电容)在转换过程中是固定的，因此电容在制造过程中的不匹配会导致较大的随机误差。希望有一个简单的控制方案来减少这种随机误差。本公开的图10-14解决了这个需要。
图10图示了根据本公开的各种实施例的电荷再分配逐次逼近型ADC的框图。电荷再分配逐次逼近型ADC 1000包括电荷再分配(Successive Approximation Capacitors)SAC电路150、比较器114、逐次逼近逻辑模块116、求和模块120和除法器122。其中，电荷再分配SAC电路150相当于图1中采样保持模块112和数模转换模块(DAC)的结合体，在一个模块中完成采样保持和数模转换两个功能。如图10所示，电荷再分配逐次逼近型ADC 1000还包括数字控制的偏移电压202被馈送到比较器114中。
在一些实施例中，电荷再分配逐次逼近型ADC 1000可以实现为6位ADC。通过采用数控偏移电压202，电荷再分配逐次逼近型ADC 1000可以扩展到更高分辨率的ADC(例如，8位ADC)。
如图11所示，电荷再分配SAC电路150被配置为接收输入信号VIN。VIN是模拟信号。电荷再分配SAC电路150包括独立可切换的二进制加权电容器阵列(例如，电容值分别为C、2C、4C、...、2n-1C的电容器阵列)。电容器阵列中电容的容值是二进制加权的(如图11中电容名称下面括号中的数字为对应电容器电容值的二进制权重，电容器的权重与电容器的电容值成比例，二进制权重越大，对应的电容值越大)。
二进制加权电容器阵列中可以包括具有相同电容值的多个电容器，多个电容器可以组成多个电容器支路，即，每个电容器支路包括至少一个电容器。例如第一电容器支路包括一个电容器，第二电容器支路包括两个电容器，第三电容器支路包括四个电容器等。各电容器支路中电容器的权重可以是相同的，在一些实施例中，各电容器支路中电容器的权重是二进制加权电容器阵列中的最大权重。
电荷再分配SAC电路150可以被配置为在三个不同阶段操作，即采样阶段、保持阶段和电荷再分配阶段。
在采样阶段，阵列内电容器的所有自由端都切换到输入信号VIN，并且它们的公共端连接到共模电压VCM(例如，地)。电容器的电荷等于它们各自的电容值乘以输入电压。总电荷等于存储在电容器阵列中的VIN×2n×C。
在保持阶段，电容器端子的连接被切换，使得该电荷被施加在比较器114的输入端，其中电容器的公共端子连接到比较器114的反相输入端，而电容器的自由端子都连接到公共电压VCM(例如，都接地)。此配置使比较器114的反相输入端的电压等于-VIN(当VCM接地时)。
在电荷再分配阶段，实际的转换过程是通过电荷再分配进行的。首先，二进制加权电容器阵列中电容值最大的电容器或电容器支路的自由端被切换到参考电压总线(Vref)。该参考电压总线对应于ADC的满量程范围。电容器阵列中电容的容值是二进制加权的。因此，电容值最大的电容器或电容器支路与阵列的其余部分并联形成一个1：1的电荷分配器。因此，馈入比较器114的电压等于(-Vin+Vref/2)。如果VIN大于(Vref/2)，则比较器114生成逻辑高信号并将最高有效位(MSB)设置为1。否则，比较器生成逻辑低信号并将最高有效位设置为0。在此比较之后，数字字的MSB的值已被确定并传送到逐次逼近逻辑模块116，其中基于比较结果，逐次逼近逻辑模块116产生对应于输入信号VIN的数字输出信号。如果比较器生成逻辑高电平信号，则逐次逼近逻辑模块116会配置电容值最的大电容器或电容器支路的自由端子连接到参考电压总线Vref，以用于转换过程的其余部分。否则，逐次逼近逻辑模块116将电容值最大的电容器或电容器支路的自由端配置为连接到共模参考电压VCM。在随后的转换器过程中，以相同的方式测试每个电容器或电容器支路，直到确定数字字的最低有效位(LSB)并将其存储在逐次逼近逻辑模块116中。在确定数字字的LSB之后，一个模数转换周期完成。确定LSB之后的数字字的内容表示电荷再分配逐次逼近型ADC1000的数字输出。
在一些实施例中，如图10所示，电荷再分配SAC电路150的输出被馈送到比较器114的第一输入。比较器114的第二输入被配置为接收共模参考电压(例如，VCM)和数字控制的偏移电压202。数字控制的偏移电压202已经在上面关于图1-9进行了描述，其中，在该应用中，对于每个模数转换周期，将使用由固定的VCM和变化的数字控制偏移电压202之和组成的不同电压。
电荷再分配逐次逼近型ADC 1000被配置为生成N位数字信号。通过采用具有2(K+1)个步进的数控偏移电压202，能够产生N+K位数字信号以提高电荷再分配逐次逼近型ADC1000的分辨率。
在操作中，数控偏移电压202被添加到电荷再分配逐次逼近型ADC 1000的比较级。在一些实施例中，数控偏移电压202呈周期性重复。在每个周期中，数控偏移电压有2(K+1)个电压步进。每一步的值等于一个整数乘以对应于N位数字信号的LSB的模拟电压(ALSB)的2(-K)倍。在整个描述中，对应于N位数字信号的LSB的模拟电压或者被称为ALSB。在每个周期中，数控偏移电压的范围是从ALSB的(2(-K)-1)到ALSB的(1-2(-K))。在每个周期中，每个步进至少出现一次，并且一个周期中的步进之和等于零。
逐次逼近模数转换器电路(例如，逐次逼近逻辑模块116)被配置为基于2(K+1)个电压步进顺序地生成对应数控偏移电压202的2(K+1)个N位数字信号。在求和模块120中，将2(K +1)个N位数字信号加在一起并馈送到除法器122中。在除法器122中，将求和模块120的求和结果除以2以获得具有(N+K)位的数字信号。
图11图示了根据本公开的各种实施例的图10中所示的电荷再分配SAC电路的示意图。电荷再分配SAC电路包括多个二进制加权电容C1、C2、……、C(N-K)、C(N-K+1)、C(N-K+2)、C(N-K+3))，...，C(N-K-2+2K+1)。如图11所示，C1电容值的二进制权重等于1。C2电容值的二进制权重等于2，即C2的电容值是C1的电容值的两倍。C(N-K)，C(N-K+1)，C(N-K+2)，C(N-K+3)，...，C(N-K-2+2K+1)电容值的二进制权重等于2N-K-1。换句话说，多个二进制加权电容器的二进制权重从第一电容器到第(N-K)电容器逐个翻倍，并且从第(N-K)电容器到第(N-K-2+2K+1)电容器二进制权重保持恒定。电容器C和C1具有相同的电容值。在电荷重新分配期间，C1的自由端被切换。电容器C的自由端在电荷重新分配期间保持接地。
多个二进制加权电容器C1、C2、...、C(N-K)、C(N-K+1)、C(N-K+2)、C(N-K+3)、...、C(N-K-2+2K+1)耦接于比较器114的第一输入端与多条信号总线之间。多条信号总线包括输入信号总线VIN、参考电压总线Vref和接地总线GND。在采样阶段，多个二进制加权电容器的自由端连接到输入信号总线VIN，而它们的公共端连接到共模电压VCM(例如GND)。在保持阶段，多个二进制加权电容器的自由端连接到接地总线GND，而公共端从V3M断开并连接到比较器114的第一输入端。在电荷重新分配阶段，根据由逐次逼近逻辑模块116生成的N位控制信号的逻辑状态，多个二进制加权电容器的自由端连接到参考电压总线Vref或接地总线GND。如图11所示，逐次逼近逻辑模块116被配置为接收比较器114产生的输出信号Comp_q，并产生N位控制信号(从bit<0>到bit<N-1>)用于控制多个二进制加权电容器。
如图11所示，N位控制信号的第一位(bit<0>)用于控制与C1相关联的开关的导通和关断。N位控制信号的第二位(bit<1>)用于控制与C2相关联的开关的导通和关断。N位控制信号的第(N-K)位(bit<N-K-1>)用于控制与C(N-K)相关联的开关的导通和关断。N位控制信号的第(N-K+1)位(bit<N-K>)用于控制与C(N-K+1)和C(N-K+2)相关联的开关的导通和关断)。N位控制信号的第(N-K+2)位(bit<N-K+1>)用于控制与C(N-K+3)、C(N-K+4)、C(N-K+5)、C(N-K+6)相关联的开关的导通和关断(未显示)。N位控制信号的第(N)位(bit<N-1>)用于控制与包括C(N-K-2+2K+1)在内的最后2K个电容器相关联的开关的导通和关断)。可以看出N位控制信号的第一位(bit<0>)到第N-K位(bit<N-K-1>)分别对应一个二进制加权电容器(C1～C(N-K))，且每位控制信号所控制的电容值逐个翻倍。从N位控制信号的第N-K+1位(bit<N-K>)开始，每一位控制信号所对应的二进制加权电容器的容值虽然不变，但是每一位控制信号所对应的二进制加权电容的数量逐个翻倍，从第N-K+1位(bit<N-K>)控制的两个到第N位(bit<N-1>)控制的2K个。这样的配置使得N位控制信号的从第二位(bit<1>)开始每一位所控制的总电容值是前一位的两倍，即逐个翻倍。
偏移电压发生器(未示出)被配置为生成数控偏移电压202，该数控偏移电压202叠加在共模电压VCM之上并被馈送到比较器114的第二输入端子中。数控偏移电压具有包括2(K +1)个电压步进并呈周期性重复。在数控偏移电压的每个周期中，每个电压步进至少出现一次，且一个周期内的所有电压步进之和为零。逐次逼近逻辑模块116被配置为基于数控偏移电压202的2(K+1)个电压步进生成2(K+1)个N位数字信号。
求和模块(例如，图10中所示的求和模块120)被配置为接收由逐次逼近逻辑模块116根据2(K+1)个电压步进的数控偏移电压生成的2(K+1)个N位数字信号，并对2(K+1)个N位数字信号求和，以获得N+K+1位的求和结果。除法器(例如，图10中所示的除法器122)被配置为接收由求和模块生成的求和结果并将求和结果除以2，以生成具有(N+K)位的数字信号结果。
在操作中，在电荷再分配逐次逼近算法下，基于数控偏移电压202的2(K+1)个电压步进生成2(K+1)个N位数字信号的2(K+1)步中，可以配置多个二进制加权电容器中的(2(K+1)-1)个电容器(包括从C(N-K)到C(N-K-2+2K+1)以轮转方式排列以减少电容器失配误差(如由半导体制造技术引起的随机误差)。例如，在2(K+1)步中的第一步中，C(N-K)由bit<N-K-1>控制。C(N-K+1)和C(N-K+2)由bit<N-K>控制。在第二步之前，将包括从C(N-K)到C(N-K-2+2K+1)的电容器的多个二进制加权电容器向左轮转。多个二进制加权电容器中的第一个电容器C(N-K)成为多个二进制加权电容器中的最后一个。作为该循环的结果，在2(K+1)个步骤的第二个步骤中，C(N-K+1)由bit<N-K-1>控制。C(N-K+2)和C(N-K+3)由bit<N-K>控制，而C(N-K)则和其他相同容值的2K-1个二进制加权电容器一起由bit<N-1>控制。
在二进制加权电容器中具有相同二进制权重(例如权重为2N-K-1)的电容器的数量为2(K+1)-1个。在2(K+1)步中的每一步中，包括从C(N-K)到C(N-K-2+2K+1)的多个二进制加权电容器中的(2(K+1)-1)个电容器按预定方式排列。下面将参照图12描述电荷再分配SAC电路的详细工作原理。
继续参考图11，包括从C(N-K)到C(N-K-2+2K+1)的电容器的多个二进制加权电容器中的(2(K+1)-1)个电容器以轮转方式排列以减少电容器失配误差。这些电容器由从bit<N-K-1>到bit<N-1>的控制位控制。在整个描述中，由bit<N-K-1>控制的电容器可替代地称为第一电容器支路。由bit<N-K>控制的电容器可替代地称为第二电容器支路。bit<N-1>控制的电容也称为第(K+1)电容器支路。如前所述，第一电容器支路到第(K+1)电容器支路每个电容支路的电容个数和总电容值逐个翻倍，且由于从C(N-K)到C(N-K-2+2K+1)的电容器轮换排列，占据不同的电容器支路，因此每个电容器支路中的电容器/电容器组合不是固定的。
图12示出了根据本公开的各种实施例的8位ADC的电荷再分配SAC电路的示意图。在一些实施例中，N等于6并且K等于2。电荷再分配逐次逼近型ADC被实现为6位ADC。通过采用具有2(K+1)个电压步进(即8步)的数控偏移电压202，电荷再分配逐次逼近ADC可以扩展为更高分辨率/精度的ADC(例如，8位ADC)。
如图12所示，多个二进制加权电容器耦合在比较器114的第一输入端和三个信号总线VIN、Vref和GND之间。第一个电容器C1的二进制权重等于1。第二个电容器C2的二进制权重等于2。第三个电容器C4的二进制权重等于4。
多个电容器支路包括具有相同二进制权重的多个电容器。如图12所示，多个具有相同二进制权重的电容器为第四电容C8_1、第五电容C8_2、第六电容C8_3、第七电容C8_4、第八电容C8_5、第九电容C8_6和第十电容C8_7，所有这七个电容器的二进制权重都等于8。
每个电容器支路由相应的控制位控制。例如，bit<3>用于控制二进制权重为8的一个电容器，这个电容器组成第一电容器支路。bit<4>用于控制二进制权重为8的两个电容器。这两个电容器组成一个电容器支路，即第二电容器支路。同样，bit<5>用于控制二进制权重为8的四个电容器。这四个电容器组成另一个电容器支路，也就是第三电容器支路。可以看出，第一个电容器C1、第二个电容器C2、第三个电容器C4、第一电容器支路、第二电容器支路和第三电容器支路一起组成的序列电容值依次翻倍。
如上文关于图11所述，在电荷再分配逐次逼近算法中，具有相同二进制权重(例如8)的电容器不固定在特定电容器支路中。在ADC过程中对应八个数控偏移电压的八个步骤中，具有相同二进制权重的电容器以轮转的方式排列以占据不同的电容器支路。
表1显示了第四电容器C8_1、第五电容器C8_2、第六电容器C8_3、第七电容器C8_4、第八电容器C8_5、第九电容器C8_6和第十电器容C8_7轮流排列占用不同的电容器支路。
表格1
如表1所示，在第一步(000)中，第四电容器C8_1被配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第五电容器C8_2和第六电容器C8_3的组合被配置为二进制权重为16的第二电容器支路并由bit<4>控制。第七电容器C8_4、第八电容器C8_5、第九电容器C8_6和第十电容器C8_7的组合被配置为二进制权重为32的第三电容器支路，并由bit<5>控制。
在第二步(001)中，第五电容器C8_2被配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第六电容器C8_3和第七电容器C8_4的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第八电容器C8_5、第九电容器C8_6、第十电容器C8_7和第四电容器C8_1的组合被配置为二进制权重为32的第三电容器支路，并由bit<5>控制。
在第三步(010)中，第六电容器C8_3被配置为二进制权重为8的第一电容器支路并由bit<3>控制。第七电容器C8_4和第八电容器C8_5的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第九电容器C8_6、第十电容器C8_7、第四电容器C8_1和第五电容器C8_2的组合被配置为二进制权重为32的第三电容器支路，并由bit<5>控制。
在第四步(011)中，第七电容器C8_4被配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第八电容器C8_5和第九电容器C8_6的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第十电容器C8_7、第四电容器C8_1、第五电容器C8_2和第六电容器C8_3的组合被配置为二进制权重为32的第二电容器支路，并由bit<5>控制。
在第五步(100)中，第八电容器C8_5被配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第九电容器C8_6和第十电容器C8_7的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第四电容器C8_1、第五电容器C8_2、第六电容器C8_3和第七电容器C8_4的组合被配置为二进制权重为32的第三电容器支路，并由bit<5>控制。
在第六步(101)中，将第九电容C8_6配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第十电容器C8_7和第四电容器C8_1的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第五电容器C8_2、第六电容器C8_3、第七电容器C8_4和第八电容器C8_5的组合被配置为二进制权重为32的第三电容器支路，并由bit<5>控制。
在第七步(110)中，第十电容器C8_7被配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第四电容器C8_1和第五电容器C8_2的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第六电容C8_3、第七电容C8_4、第八电容C8_5和第九电容C8_6的组合被配置为二进制权重为32第三电容器支路，并由bit<5>控制。
在第八步(111)中，第十电容器C8_7被配置为二进制权重为8的第一电容器支路，并由bit<3>控制。第九电容器C8_6和第八电容器C8_5的组合被配置为二进制权重为16的第二电容器支路，并由bit<4>控制。第七电容器C8_4、第六电容器C8_3、第五电容器C8_2和第四电容器C8_1的组合被配置为二进制权重为32的第三电容器支路，并由bit<5>控制。
需要说明的是，在第八步中，第四电容器C8_1、第五电容器C8_2、第六电容器C8_3、第七电容器C8_4、第八电容器C8_5、第九电容器C8_6和第十电容器C8_7的排列仅为一例子。根据设计需要，这种安排可能会有所不同。
具有如表1所示的ADC工作原理的一个有利特征是不同电容器的组合在八个步骤中完成，以创建类似于使用随机电容器阵列的情况来解决由半导体制造过程引起的随机失配误差。在不采用表1所示ADC工作原理的8位ADC中，失配误差可以高达15.5ΔC。ΔC是每个电容器中的固定误差。通过采用表1中所示的ADC工作原理，失配误差可降低至2×ΔC。
图13示出了根据本公开的各种实施例的14位ADC的电荷再分配SAC电路的示意图。在一些实施例中，N等于12并且K等于2。电荷再分配逐次逼近型ADC被实现为12位ADC。通过采用具有2(K+1)个电压步进(即8步)的数控偏移电压202，电荷再分配逐次逼近ADC可以扩展成为更高分辨率/精度的ADC(例如，14位ADC)。
在一些实施例中，SAR ADC电路包括用于处理高六位的MSB部分和用于处理低六位的LSB部分。MSB部分和LSB部分中的每一个都具有类似于图12所示的结构，因此这里不再赘述。主要区别在于串联电容器C_b，其值大约等于(64×C/65)。在采样模式下，LSB部分的所有电容并联，总电容为64×C。LSB部分的总电容与C_b串联，在比较器114第一输入端和Vref之间形成总电容C。
图13中C2和CL2的电容值均为2×C，C4和CL4的电容值均为4×C，CL8和CM8的电容值均为8×C。
表2显示了LSB部分的第四电容器CL8_1、第五电容器CL8_2、第六电容器CL8_3、第七电容器CL8_4、第八电容器CL8_5、第九电容器CL8_6和第十电容器CL8_7如何轮流排列占据不同的电容器支路。
表2
表2所示的14位ADC的LSB部分的工作原理与表1中所示的类似，因此不再讨论以避免重复。
表3显示了MSB部分的第四电容器CM8_1、第五电容器CM8_2、第六电容器CM8_3、第七电容器CM8_4、第八电容器CM8_5、第九电容器CM8_6和第十电容器CM8_7轮流排列占据不同的电容器支路。
表3
表3中MSB部分的工作原理与表1中的类似，为避免重复，不再赘述。
图14图示了根据本公开的各种实施例的用于实现更高分辨率ADC的方法的流程图。图14所示的流程图仅仅是示例，不应当限制权利要求的范围。本领域的普通技术人员会认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新排列和重复图14中所示的各个步骤。
返回参考图11，多个二进制加权电容器耦合在比较器(例如，比较器114)的第一输入端子和多个信号总线(例如，VIN、Vref和GND)之间。多个二进制加权电容器具有从第一电容器(例如C1)到第(N-K)电容器(例如C(N-K))逐个翻倍的二进制权重，并且从第(N-K)电容器(例如，C(N-K))到第(N-K-2+2(K+1))电容器(例如，C(N-K-2+2(K+1)))具有恒定的二进制电容权重。偏移电压发生器被配置为生成数控偏移电压，该偏移电压具有2(K+1)个电压步进并馈送到比较器的第二输入端。
回头参考图10，逐次逼近逻辑模块(例如，逐次逼近逻辑模块116)被配置为接收比较器的输出信号，并生成用于控制多个二进制加权电容器的N位控制信号和基于2(K+1)个电压步进的数控偏移电压生成2(K+1)个N位数字信号。求和模块(例如，求和模块120)被配置为从逐次逼近逻辑模块接收2(K+1)个N位数字信号，并对2(K+1)个N位数字信号求和以获得求和结果。除法器(例如，除法器122)被配置为接收由求和模块生成的求和结果，并且将求和结果除以2。除法器被配置为生成具有(N+K)位的数字信号。
在步骤1402，提供电荷再分配SAR ADC电路。SAR ADC电路包括多个二进制加权电容器，多个二进制加权电容器包括多个电容器支路，多个电容器支路中的每一个包括具有相同电容值的多个电容器。
在步骤1404，数控偏移电压被添加到电荷再分配SAR ADC电路的比较级。数控偏移电压具有包括呈周期性重复的2(K+1)个电压步进，每个电压步进的值等于对应于N位数字信号最低有效位(LSB)的模拟电压(ALSB)的整数倍乘以2(-K)。
在步骤1406，电荷再分配SAR ADC电路被配置为基于数控偏移电压的2(K+1)个电压步进顺序地生成2(K+1)个N比特数字信号。在2(K+1)步中，将多个电容支路中的电容重新排列成不同的电容支路组合，以减少电容失配误差。
该方法还包括将2(K+1)个N比特数字信号相加得到相加结果，并通过除法器对相加结果进行除2得到具有(N+K)比特的数字信号。
在数控偏移电压的每个周期内，每个电压步进至少出现一次，且一个周期内的所有电压步进之和为零。
在一些实施例中，N等于6并且K等于2。多个二进制加权电容器包括二进制权重等于1的第一电容器、二进制权重等于2的第二电容器和二进制权重等于4的第三电容器。多个电容器支路包括二进制权重等于8的第四电容器、二进制权重等于8的第五电容器、二进制权重等于8的第六电容器、二进制权重等于8的第七电容器、二进制权重等于8的第八电容器、二进制权重等于8的第九电容器和二进制权重等于8的第十电容器。
该方法还包括在电荷再分配逐次逼近算法中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器随机重新排列到不同的电容器支路中。
该方法还包括在电荷再分配逐次逼近算法中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器轮换排列到不同的电容器支路中。
该方法还包括在第一步骤中，将第四电容器配置为第一电容器支路，将第五电容器和第六电容器的组合配置为第二电容器支路，以及将第七电容器、第八电容器、第九电容器和第十电容器作为电荷再分配逐次逼近算法的第三电容器支路。
该方法还包括第二步，将第五电容配置为第一电容器支路，将第六电容和第七电容的组合配置为第二电容器支路，将第八电容、第九电容、第十电容器和第四电容器作为电荷再分配逐次逼近算法的第三电容器支路。
该方法还包括在第三步中，将第六电容配置为第一电容器支路，将第七电容和第八电容的组合配置为第二电容器支路，以及将第九电容、第十电容、第四电容器和第五电容器作为电荷再分配逐次逼近算法的第三电容器支路。
该方法还包括在第四步中，将第七电容配置为第一电容器支路，将第八电容和第九电容的组合配置为第二电容器支路，将第十电容、第四电容、第五电容器和第六电容器作为电荷再分配逐次逼近算法的第三电容器支路。
该方法进一步包括在第五步中，将第八电容器配置为第一电容器支路，将第九电容器和第十电容器的组合配置为第二电容器支路，以及将第四电容器、第五电容器、第六电容器和第七电容器作为电荷再分配逐次逼近算法的第三电容器支路。
该方法还包括在第六步中，将第九电容器配置为第一电容器支路，将第十电容器和第四电容器的组合配置为第二电容器支路，以及将第五电容器、第六电容器、第七电容器和第八电容器作为电荷再分配逐次逼近算法的第三电容器支路。
该方法还包括在第七步中，将第十电容配置为第一电容器支路，将第四电容和第五电容的组合配置为第二电容器支路，以及将第六电容、第七电容、第八电容器和第九电容器作为电荷再分配逐次逼近算法的第三电容器支路。
在一些实施例中，N等于12并且K等于2。电荷再分配SAR ADC电路包括用于处理高六位的MSB部分和用于处理低六位的LSB部分，并且其中每个MSB部分和LSB部分包括多个二进制加权电容器，包括二进制权重等于1的第一电容器、二进制权重等于2的第二电容器、二进制权重等于4的第三电容器和多个电容器支路，并且多个电容器支路包括二进制权重等于8的第四电容器、二进制权重等于8的第五电容器、二进制权重等于8的第六电容器、二进制权重等于8的第七电容器、二进制权重等于8的第八电容器、二进制权重等于8的第九电容器和二进制权重等于8的第十电容器。
该方法还包括在电荷再分配逐次逼近算法中，将LSB部分的第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器以第一轮换方式重新排列到LSB的不同电容器支路中。在电荷再分配逐次逼近算法中，将MSB部分的第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器以第二轮换的方式重新排列到MSB部分的不同电容器支路中。
电荷再分配SAR ADC电路的比较级包括比较器，其具有连接到多个二进制加权电容器和多个电容器支路的公共端子的反相输入，以及被配置为接收数控偏移电压的同相输入.
根据一个实施例，一种将模拟输入信号转换为数字输出信号的方法包括提供电荷再分配逐次逼近寄存器(SAR)模数转换器(ADC)电路，该电路包括多个二进制加权电容器。多个二进制加权电容器包括多个电容器支路，每个电容器支路包括具有相同电容值的多个电容器，将数控偏移电压添加到电荷再分配SAR ADC电路的比较级，其中数控偏移电压呈周期性重复，包括2(K+1)个电压步进，每个电压步进的值等于对应于N位数字信号的最低有效位(LSB)的模拟电压(ALSB)乘以2(-K)的整数倍，以及操作电荷再分配SAR ADC电路以基于数控偏移电压的2(K+1)个电压步进分2(K+1)步顺序生成2(K+1)个N位数字信号，其中，在2(K+1)步中，将多个二进制加权电容器中权重最高的多个电容器重新排列到不同的电容器支路中，以减少电容失配误差。
根据另一个实施例，一种装置包括耦合在比较器的第一输入端和多个信号总线之间的多个二进制加权电容器，其中，多个二进制加权电容器具有比第一电容器逐个倍增的二进制权重，直到第(N-K)个电容器，以及从第(N-K)个电容器到第(N-K-2+2(K+1))个电容器恒定的二进制权重，偏移电压生成器，被配置为生成数控偏移电压，该偏移电压具有2(K+1)个电压步进并馈入比较器的第二输入端，逐次逼近逻辑模块被配置为接收比较器的输出信号，并产生用于控制多个二进制加权电容器的N位控制信号。
根据又一实施例，一种转换器包括耦合在比较器的第一输入端子和多个信号总线之间的多个二进制加权电容器，其中多个二进制加权电容器具有从第一电容器到第(N-K)电容器逐个倍增的二进制权重，以及从第(N-K)电容器到第(N-K-2+2(K+1))电容器恒定的二进制权重。数控偏移电压生成器，配置为生成具有2(K+1)个电压步进的数控偏移电压并被馈送到比较器的第二输入端，逐次逼近逻辑模块被配置为接收比较器的输出信号，并生成用于控制多个二进制加权电容器的N位控制信号以及基于数控偏移电压的2(K+1)个电压步进生成2(K+1)个N位数字信号，求和模块，配置为接收2(K+1)个N位数字信号，并将2(K+1)个N位数字信号相加得到求和结果，除法器被配置为接收求和模块产生的求和结果，并将求和结果除以2，其中，除法器被配置为生成具有(N+K)位的数字信号。
在上述实施例中，为提高ADC的分辨率，基于具有2(K+1)个电压步进的数控偏移电压获得2(K+1)个N位数字信号，并对2(K+1)个N位数字信号求和以及作除法运算。同时，在产生N位数字信号的每一步骤中，将多个电容器支路中的电容器重新排列到不同的电容器支路中，可以减少电容失配误差。
在另一些需要获取多个N位数字信号，并对多个N位数字信号进行运算以获得数字输出信号的场合，在产生N位数字信号的每一步骤中，同样可以将多个电容器支路中的电容器重新排列(例如随机排列，或轮流排列等)到不同的电容器支路中，以减少电容失配误差。
尽管已经详细描述了本公开的实施例及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在本文中进行各种改变、替换和变更。
此外，本申请的范围并不旨在限于说明书中描述的过程、机器、制造、物质的组成、手段、方法和步骤的特定实施例。正如本领域的普通技术人员将从本公开的公开内容中容易地理解，过程、机器、制造、物质的组合物、手段、方法或步骤，目前存在的或以后将被开发的，其执行基本相同的功能或实现与根据本公开可使用本文描述的对应实施例基本相同的结果。因此，所附权利要求旨在将这样的过程、机器、制造、物质的组成、装置、方法或步骤包括在它们的范围内。
虽然已经详细描述了本公开的实施例及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在本文中进行各种改变、替换和变更。
此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。作为本领域的普通技术人员将容易地从本公开的公开中理解目前存在的或以后将开发的执行基本相同功能的过程、机器、制造、物质组合物、手段、方法或步骤或者实现与根据本公开可以利用的在此描述的相应实施例基本相同的结果。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在它们的范围内。

Claims (27)

1.一种将模拟输入信号转换为数字输出信号的方法，其特征在于，包括：
提供电荷再分配逐次逼近寄存器模数转换器电路，所述电荷再分配逐次逼近寄存器模数转换器电路包括多个二进制加权电容器，所述多个二进制加权电容器包括具有相同电容值的多个电容器，所述具有相同电容值的多个电容器组成多个电容器支路；
在所述电荷再分配逐次逼近寄存器模数转换器电路的比较级中加入数控偏移电压，其中，所述数控偏移电压呈周期性重复，每个周期内包括至少2(K+1)个电压步进，且每个电压步进的值分别等于N位数字信号的最低有效位所对应的模拟电压的整数倍乘以2(-K)的值；和
操作所述电荷再分配逐次逼近寄存器模数转换器电路以基于所述数控偏移电压的2(K +1)个电压步进，顺序产生2(K+1)个N位数字信号，其中，在2(K+1)个步骤中，将所述多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差。
2.如权利要求1所述的方法，其特征在于，还包括：
将2(K+1)个N位数字信号相加得到求和结果；和
通过除法器将所述求和结果作除法以得到(N+K)位的数字信号。
3.权利要求1的方法，其特征在于，其中：
在数控偏移电压的每个周期内，每个电压步进至少出现一次，且一个周期内的所有电压步进之和为零。
4.如权利要求1所述的方法，其特征在于，其中：
N等于6，K等于2；
多个二进制加权电容器包括二进制权重等于1的第一电容器、二进制权重等于2的第二电容器、二进制权重等于4的第三电容器和多个电容器支路；
所述多个电容器支路包括二进制权重等于8的第四电容器、二进制权重等于8的第五电容器、二进制权重等于8的第六电容器、二进制权重等于8的第七电容器、二进制权重等于8的第八电容器、二进制权重等于8的第九电容器和二进制权重等于8的第十电容器。
5.如权利要求4所述的方法，其特征在于，还包括：
在电荷再分配逐次逼近算法中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器随机重排到不同的电容器支路中。
6.如权利要求4所述的方法，其特征在于，还包括：
在电荷再分配逐次逼近算法中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器轮流排列到不同的电容器支路中。
7.如权利要求6所述的方法，其特征在于，还包括：
第一步，将第四电容器配置为第一电容器支路，将第五电容器和第六电容器的组合配置为第二电容器支路，将第七电容器、第八电容器、第九电容器和第十电容器的组合配置为第三电容器支路；
第二步，将第五电容器配置为第一电容器支路，将第六电容器和第七电容器的组合配置为第二电容器支路，将第八电容器、第九电容器、第十电容器和第四电容器的组合配置为第三电容器支路；
第三步，将第六电容器配置为第一电容器支路，将第七电容器和第八电容器的组合配置为第二电容器支路，将第九电容器、第十电容器、第四电容器和第五电容器的组合配置为第三电容器支路；
第四步，将第七电容器配置为第一电容器支路，将第八电容器和第九电容器的组合配置为第二电容器支路，将第十电容器、第四电容器、第五电容器和第六电容器的组合配置为第三电容器支路；
第五步，将第八电容器配置为第一电容器支路，将第九电容器和第十电容器的组合配置为第二电容器支路，将第四电容器、第五电容器、第六电容器和第七电容器的组合配置为第三电容器支路；
第六步，将第九电容器配置为第一电容器支路，将第十电容器和第四电容器的组合配置为第二电容器支路，将第五电容器、第六电容器、第七电容器和第八电容器的组合配置为第三电容器支路；和
第七步，将第十电容器配置为第一电容器支路，将第四电容器和第五电容器的组合配置为第二电容器支路，将第六电容器、第七电容器、第八电容器和第九电容器的组合配置为第三电容器支路。
8.如权利要求1所述的方法，其特征在于，其中：
N等于12，K等于2；和
电荷再分配逐次逼近寄存器模数转换器电路包括用于处理高六位的MSB部分和用于处理低六位的LSB部分，其中MSB部分和LSB部分各自包括：
多个二进制加权电容器，包括二进制权重等于1的第一电容器、二进制权重等于2的第二电容器、二进制权重等于4的第三电容器和多个电容器支路；
所述多个电容器支路，包括二进制权重等于8的第四电容器、二进制权重等于8的第五电容器、二进制权重等于8的第六电容器、二进制权重等于8的第七电容器、二进制权重等于8的第八电容器的、二进制权重等于8的第九电容器和二进制权重等于8的第十电容器。
9.如权利要求8所述的方法，其特征在于，还包括：
在电荷再分配逐次逼近算法中，将LSB部分的第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器以第一轮换方式重新排列到LSB部分的不同电容器支路中；和
在电荷再分配逐次逼近算法中，将MSB部分的第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器以第二轮换方式重新排列到MSB部分的不同电容器支路中。
10.一种装置，其特征在于，包括：
多个二进制加权电容器，耦合在比较器的第一输入端和多个信号总线之间，其中，多个二进制加权电容器具有从第一电容器到第(N-K)电容器逐个翻倍的二进制权重，以及从第(N-K)电容器到第(N-K-2+2(K+1))电容器恒定的二进制权重；
偏移电压发生器，被配置为生成具有2(K+1)个电压步进的数控偏移电压，馈送到比较器的第二输入端；和
逐次逼近逻辑模块，被配置为接收比较器的输出信号，并产生用于控制多个二进制加权电容器的N位控制信号。
11.如权利要求10所述的装置，其特征在于，其中：
所述数控偏移电压呈周期性重复，每个周期内包括2(K+1)个电压步进，其中，在所述数控偏移电压的每个周期中，每个电压步进至少出现一次，且一个周期内的所有电压步进之和为零；和
逐次逼近逻辑模块被配置为基于数控偏移电压的2(K+1)个电压步进生成2(K+1)个N位数字信号。
12.如权利要求11所述的装置，其特征在于，还包括：
求和模块，被配置为接收逐次逼近逻辑模块产生的2(K+1)个N位数字信号，并对2(K+1)个N位数字信号求和得到求和结果；和
除法器，被配置为接收由求和模块产生的求和结果，并将求和结果除以2，并且，除法器被配置为基于具有2(K+1)个电压步进的数控偏移电压产生具有(N+K)位的数字信号。
13.如权利要求10所述的装置，其特征在于，其中：
多个二进制加权电容器中的(2(K+1)-1)个电容器的电容值等于多个二进制加权电容器中第(N-K)电容器的电容值。
14.如权利要求13所述的装置，其特征在于，其中：在电荷再分配逐次逼近算法下的2(K +1)步中，多个二进制加权电容器中的(2(K+1)-1)个电容器轮流排列，减少电容失配误差。
15.如权利要求10所述的装置，其特征在于，其中：
该装置是一种电荷再分配逐次逼近寄存器模数转换器，和
电荷再分配逐次逼近寄存器模数转换器包括用于处理高位的MSB部分和用于处理低位的LSB部分，其中，MSB部分和LSB部分均包括多个二进制加权电容器，多个二进制加权电容器具有从第一电容器到第(N-K)电容器逐个翻倍的二进制权重，以及从第(N-K)电容器到第(N-K-2+2(K+1))电容器恒定的二进制权重。
16.一种将模拟输入信号转换为数字输出信号的方法，其特征在于，
操作电荷再分配逐次逼近寄存器模数转换器电路产生多个N位数字信号，所述电荷再分配逐次逼近寄存器模数转换器电路包括多个二进制加权电容器，所述多个二进制加权电容器包括具有相同电容值的多个电容器，所述具有相同电容值的多个电容器组成多个电容器支路；
在产生N位数字信号的每个步骤中，将多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差。
17.如权利要求16所述的方法，其特征在于，其中：
操作电荷再分配逐次逼近寄存器模数转换器电路分别通过2(K+1)个步骤产生2(K+1)个N位数字信号，其中，N等于6，K等于2；
多个二进制加权电容器包括二进制权重等于1的第一电容器、二进制权重等于2的第二电容器、二进制权重等于4的第三电容器和多个电容器支路；
所述多个电容器支路包括二进制权重等于8的第四电容器、二进制权重等于8的第五电容器、二进制权重等于8的第六电容器、二进制权重等于8的第七电容器、二进制权重等于8的第八电容器、二进制权重等于8的第九电容器和二进制权重等于8的第十电容器。
18.如权利要求17所述的方法，其特征在于，所述在产生N位数字信号的每个步骤中，将多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差，包括：
在产生N位数字信号的每个步骤中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器随机重排到不同的电容器支路中。
19.如权利要求17所述的方法，其特征在于，所述在产生N位数字信号的每个步骤中，将多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差，包括：
在产生N位数字信号的每个步骤中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器轮流排列到不同的电容器支路中。
20.如权利要求19所述的方法，其特征在于，所述在产生N位数字信号的不同步骤中，将第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器轮流排列到不同的电容器支路中，包括：
第一步，将第四电容器配置为第一电容器支路，将第五电容器和第六电容器的组合配置为第二电容器支路，将第七电容器、第八电容器、第九电容器和第十电容器的组合配置为第三电容器支路；
第二步，将第五电容器配置为第一电容器支路，将第六电容器和第七电容器的组合配置为第二电容器支路，将第八电容器、第九电容器、第十电容器和第四电容器的组合配置为第三电容器支路；
第三步，将第六电容器配置为第一电容器支路，将第七电容器和第八电容器的组合配置为第二电容器支路，将第九电容器、第十电容器、第四电容器和第五电容器的组合配置为第三电容器支路；
第四步，将第七电容器配置为第一电容器支路，将第八电容器和第九电容器的组合配置为第二电容器支路，将第十电容器、第四电容器、第五电容器和第六电容器的组合配置为第三电容器支路；
第五步，将第八电容器配置为第一电容器支路，将第九电容器和第十电容器的组合配置为第二电容器支路，将第四电容器、第五电容器、第六电容器和第七电容器的组合配置为第三电容器支路；
第六步，将第九电容器配置为第一电容器支路，将第十电容器和第四电容器的组合配置为第二电容器支路，将第五电容器、第六电容器、第七电容器和第八电容器的组合配置为第三电容器支路；和
第七步，将第十电容器配置为第一电容器支路，将第四电容器和第五电容器的组合配置为第二电容器支路，将第六电容器、第七电容器、第八电容器和第九电容器的组合配置为第三电容器支路。
21.如权利要求16所述的方法，其特征在于，其中：
操作电荷再分配逐次逼近寄存器模数转换器电路分别通过2(K+1)个步骤产生2(k+1)个N位数字信号，其中，N等于12，K等于2；
电荷再分配逐次逼近寄存器模数转换器电路包括用于处理高六位的MSB部分和用于处理低六位的LSB部分，其中MSB部分和LSB部分各自包括：
多个二进制加权电容器，包括二进制权重等于1的第一电容器、二进制权重等于2的第二电容器、二进制权重等于4的第三电容器和多个电容器支路；
所述多个电容器支路，包括二进制权重等于8的第四电容器、二进制权重等于8的第五电容器、二进制权重等于8的第六电容器、二进制权重等于8的第七电容器、二进制权重等于8的第八电容器的、二进制权重等于8的第九电容器、二进制权重等于8的第十电容器。
22.如权利要求21所述的方法，其特征在于，所述在产生N位数字信号的每个步骤中，将多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差，包括：
在产生N位数字信号的每个步骤中，将LSB部分的第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器以第一轮换方式重新排列到LSB部分的不同电容器支路中；和
在产生N位数字信号的每个步骤中，将MSB部分的第四电容器、第五电容器、第六电容器、第七电容器、第八电容器、第九电容器和第十电容器以第二轮换方式重新排列到MSB部分的不同电容器支路中。
23.如权利要求16-22任一项所述的方法，其特征在于，还包括：
各所述电容器支路被配置为分别由控制信号的不同控制位控制。
24.一种模数转换器，其特征在于，包括：
多个二进制加权电容器，耦合在比较器的第一输入端和多个信号总线之间，其中，多个二进制加权电容器具有从第一电容器到第(N-K)电容器逐个翻倍的二进制权重，以及从第(N-K)电容器到第(N-K-2+2(K+1))电容器恒定的二进制权重，所述第(N-K)电容器到第(N-K-2+2(K+1))电容器构成多个电容器支路；
比较器，所述比较器的第二输入端被配置为接收参考电压信号；
逐次逼近逻辑模块，被配置为接收比较器的输出信号，并产生用于控制多个二进制加权电容器的N位控制信号和生成N位数字信号，其中，N位控制信号中的多个控制位被配置为分别控制多个电容器支路，所述逐次逼近逻辑模块被配置为生成多个N位数字信号，在产生N位数字信号的每个步骤中，将多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差。
25.如权利要求24所述的模数转换器，其特征在于，其中：
多个二进制加权电容器中的(2(K+1)-1)个电容器的电容值等于多个二进制加权电容器中第(N-K)个电容器的电容值。
26.如权利要求24-25任一项所述的模数转换器，其特征在于，其中：
在产生N位数字信号的2(K+1)步中，多个二进制加权电容器中的(2(K+1)-1)个电容器轮流排列，减少电容失配误差。
27.如权利要求24所述的模数转换器，其特征在于，其中：
所述模数转换器包括用于处理高六位的MSB部分和用于处理低六位的LSB部分，其中，所述MSB部分和所述LSB部分各自包括所述多个电容器支路：
所述逐次逼近逻辑模块被配置为在产生N位数字信号的每个步骤中，将所述MSB部分的多个电容器支路中的电容器重新排列到不同的电容器支路中，以及，将所述LSB部分的多个电容器支路中的电容器重新排列到不同的电容器支路中，以减少电容失配误差。
CN202310541458.7A 2021-01-29 2023-05-15 将模拟输入信号转换为数字输出信号的方法和模数转换器 Pending CN116599528A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163143537P 2021-01-29 2021-01-29
US17/644,589 US11722143B2 (en) 2021-01-29 2021-12-16 ADC apparatus and control method
US18/062,623 US11791830B2 (en) 2021-01-29 2022-12-07 ADC apparatus and control method
US18/062,623 2022-12-07

Publications (1)

Publication Number Publication Date
CN116599528A true CN116599528A (zh) 2023-08-15

Family

ID=82527800

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210099518.XA Pending CN114826270A (zh) 2021-01-29 2022-01-27 模数转换器及控制方法
CN202310541458.7A Pending CN116599528A (zh) 2021-01-29 2023-05-15 将模拟输入信号转换为数字输出信号的方法和模数转换器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210099518.XA Pending CN114826270A (zh) 2021-01-29 2022-01-27 模数转换器及控制方法

Country Status (2)

Country Link
US (2) US11722143B2 (zh)
CN (2) CN114826270A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447011B2 (ja) * 2010-03-05 2014-03-19 富士通株式会社 Ａ／ｄ変換装置およびａ／ｄ変換方法
US9356615B1 (en) * 2015-11-06 2016-05-31 Inphi Corporation Systems and methods for comparator calibration
US10483995B1 (en) * 2019-02-22 2019-11-19 Caelus Technologies Limited Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine

Also Published As

Publication number Publication date
US20230102084A1 (en) 2023-03-30
CN114826270A (zh) 2022-07-29
US11791830B2 (en) 2023-10-17
US11722143B2 (en) 2023-08-08
US20220247419A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
KR101020672B1 (ko) 비동기 전류모드 순환 비교를 이용한 아날로그-디지털 변환
CN107493104B (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
KR102636356B1 (ko) 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치
EP2590329B1 (en) Systems and methods for randomizing component mismatch in an adc
KR20160058140A (ko) 파이프라인식 연속 아날로그-투-디지털 변환기
EP0289081A1 (en) Digital-to-analog converter
CN113114257B (zh) 次高位超前逐次逼近模数转换器及控制方法
US11206038B2 (en) Successive approximation register analog-to-digital converter
KR100696945B1 (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치
CN116599528A (zh) 将模拟输入信号转换为数字输出信号的方法和模数转换器
CN111697968B (zh) 信号处理系统及方法
JP2014236373A (ja) Ａ／ｄ変換装置
TW202241067A (zh) 類比數位轉換器及其操作方法
JP2002533973A (ja) 容量性フラッシュアナログ−ディジタル変換器用電子回路
Kobayashi et al. Redundant SAR ADC Algorithms for Reliability Based on Number Theory
US20230261663A1 (en) Analog-to-digital converter circuit and semiconductor integrated circuit
JPH04235418A (ja) Ａｄ変換器
CN111294050B (zh) 高线性度的循续渐近式模拟至数字转换器
CN109802677B (zh) 模拟数字转换装置
CN117353746A (zh) 一种基于噪声随机码复用的高精度多级分段数模转换器
CN117792394A (zh) 循环型模数转换器及其方法
CN115499011A (zh) 模拟数字转换器及其操作方法
CN116781077A (zh) 模数转换电路校准方法与系统
KR100336781B1 (ko) 아날로그/디지털 변환기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination