CN1535503A - 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置 - Google Patents

用于抑制循环动态单元匹配算法所引入的谐波的方法和装置 Download PDF

Info

Publication number
CN1535503A
CN1535503A CNA028127404A CN02812740A CN1535503A CN 1535503 A CN1535503 A CN 1535503A CN A028127404 A CNA028127404 A CN A028127404A CN 02812740 A CN02812740 A CN 02812740A CN 1535503 A CN1535503 A CN 1535503A
Authority
CN
China
Prior art keywords
dem
algorithm
signal
parts
average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028127404A
Other languages
English (en)
Other versions
CN100521543C (zh
Inventor
A・鲁哈
A·鲁哈
厝莱宁
T·罗特萨莱宁
特尔瓦罗托
J·P·特尔瓦罗托
つ
J·考皮宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Technologies Oy
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1535503A publication Critical patent/CN1535503A/zh
Application granted granted Critical
Publication of CN100521543C publication Critical patent/CN100521543C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/067—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using different permutation circuits for different parts of the digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Abstract

公开了一种用于执行动态单元匹配(DEM)的方法和装置。所述方法可用于输入多个数字值，并且，所述方法可对应每个值生成多于1的N个信号，其中各个信号用于驱动多于1的N个部件之一。生成多个信号以便在时间上平均使用N个部件中的各部件。所述方法还周期性地重排多于1的N个信号，以便在使用N个部件中抑制不需要的周波或谐波的产生，同时又不会影响平均使用N个部件。周期性重排最好仅在例如从一级DEM块输入到二级DEM块的使能信号每次指示要平均使用N个部件时进行。所述多于1的N个信号最好由一级DEM块利用循环DEM算法，如数据加权平均(DWA)算法或基于循环的时钟控制平均(CLA)算法来生成，并且由二级DEM块来执行的周期性重排最好基于随机化或伪随机化。

Description

用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
发明领域
本发明总体上涉及多比特西格玛-德耳塔(sigma-delta)调制器(SDM)和使用SDM的模数转换器(ADC)和数模转换器(DAC)，更具体地说，涉及动态单元匹配(dynamic element matching-DEM)算法和方法。
发明背景
众所周知，动态单元匹配(DEM)技术用于西格玛-德耳塔转换器和1比特数据格式方面。关于这方面可以参见Fujimori的题为“D/A转换器和德耳塔-西格玛D/A转换器”、序号为5990819的美国专利以及Gong等人的题为“用于处理1比特数据格式的电路、系统和方法”、序号为6011501的美国专利。动态单元匹配和西格玛-德耳塔技术都是本专业中熟知的技术。
单比特SDM广泛用于ADC，原因是它们不需要精密的元件，因此可以采用现代CMOS集成电路工艺来容易地实现。反馈环中的单比特DAC也容易实现，因为它本质上是线性器件。但是，为了获得宽的动态范围，单比特SDM需要高采样率(OSR)和/或高调制器阶数(high modulator order)，这通常需要难以实现的大集成电路面积和/或过大的功耗。
出于稳定性的原因，不能在低OSR下通过简单地增加调制器阶数使动态范围增大超过一定极限。但是，通过增加量化级数，即采用多比特SDM，而同时无需提高OSR或调制阶数，就可增加动态范围。多比特SDM需要在反馈环中采用多比特DAC。
但是，多比特DAC本质上不是线性的，为了取得高精度(例如，不超过10比特的精度)，经常需要采用校准或动态单元匹配(DEM)方法。
因采用DEM算法(具体指循环DEM算法)所造成的问题为，因多比特DAC应用中DEM的极限环振荡而引起的谐波特性。多比特DAC用作过采样ADC和DAC中的基本构件。
图1显示基于温度计编码的多比特DAC 1(未用DEM)的一般结构。通过切换相应的模拟单元部件(unit element)2，将数字温度计输入码(M比特，其中M＝2N-1)中的各比特转换成模拟信号。然后在节点3对单元部件2输出的模拟信号求和，以便形成DAC 1的模拟输出信号。单元部件是任何可用于将数字信号转换成模拟形式，即电流、电荷或电压的电路单元。例如，在电流导引DAC中，单元部件是电流源或电流镜，而在开关电容DAC中，单元部件则是电容器。电阻也可用于实现单元部件。
图1所示多比特DAC 1的最明显的缺点是，单元部件2之间的差异，即失配误差会把非线性引入到数模转换中。通过采用DEM算法，就可以将该非线性转换为宽带噪声，或者可通过控制单元部件2的利用率而将它集中在某些频段。所有DEM算法的基础均为：通过平均使用各单元部件2，从而将DA转换过程中因单元部件失配误差而引入的积分误差平均化。依DEM算法效率而定，可以进一步对宽带噪声的功率谱密度整形，以便将多数噪声转移到感兴趣的信号频带之外。这种失配噪声整形的原理类似于SDM中的噪声整形。
图2是常规的多比特DAC 5的简化框图，该多比特DAC 5包括由DEM算法块7来控制的开关矩阵6。DEM块7可以是例如基于数据加权平均(DWA)或循环如时钟控制平均(CLA)的DEM块。只对那些维护各单元部件2的实际使用率记录的DEM算法才需要来自开关矩阵6输出或来自单元部件2(未示出)输出的反馈路径。噪声整形DEM算法通常需要反馈路径。
关于DWA的一般参考文献可参见Rex T.Baird、Terry S.Fiez的“采用数据加权平均的多比特Δ∑(德耳塔-西格玛)A/D和D/A转换器的线性增强”(IEEE Transactions on Circuits and[SYSTEMS-II]：Analog and Digital Signal Processing，Vol.42，No.12，December1995)，有关CLA可参考Y.Sakina的题为“采用动态桶形移位的具有非线性矫正的多比特∑-Δ(西格玛-德耳塔)模数转换器”(M.A.Scthesis，ERL，Univ.California at Berkeley，1990)的文章。
图5A和5B说明了平均算法的工作原理，它们描绘功率谱密度(分贝)与频率的关系。更具体地说，这些图说明在基于具有在ADC反馈路径中的8级内部DAC的三阶SDM之上的ADC中不同DEM算法的性能比较。图5A说明未采用DWA的随机数据平均(RDA)的情形，而图5B说明采用DWA的情形。在图5B中将不希望产生的谐波圈了起来。关于RDA一般可参考L.Richard Carley的文章“用于15+比特转换器的噪声整形编码器”(IEEE Journal of Solid-State Circuits，Vol.24.No.2，April 1989)。
在循环DEM算法，例如基于循环(rotation based)的时钟控制平均(CLA)以及DWA中，将DAC失配误差转换为宽带噪声，但不利的是在某些频率上还表现出周期性信号分量，即谐波。在其它噪声整形DEM算法中也发现了这种谐波特性，尽管这些谐波的幅度一般较小。由于谐波往往会使伪自由动态范围劣化，将带外噪声解调到所期望的信号频带中，并且还干扰期望信号频带中的信号。在音频转换器应用中，谐波即便在低于噪声层(noise floor)时还可能变得可听。一般而言，DWA算法包含第一阶噪声整形，而CLA算法具有白噪层。
本领域中已知，为尝试控制谐波特性可修改DWA算法。已知的修改类型为：(a)将抖动信号加到DWA算法中；(b)采用基于循环的数据加权平均(RDWA)算法；以及(c)采用额外的单元部件。修改(a)和(b)用于对不需要的谐波进行分解，而修改(c)使谐波发生频移，而不对它们进行分解。
但是，采用这些常规技术存在若干缺点。例如，增加抖动信号的缺点是提高了噪声层。此外，在DWA算法中，抖动信号还在直流(DC)附近引入了白噪声层，该白噪声层具有在低频率上消除第一阶噪声整形的效果，因此降低了总体性能。
关于RDWA算法，存在有时会变化的各种序列。在较高级数的DAC中，可能序列的数量造成难以管理的复杂性，因此必须限制可能序列的总数量。而且，太频繁地切换序列在直流附近的频率上显著提高了噪声层。增加额外单元部件的方法既增加了所需的电路面积，也增加了功耗，这两者都是不希望的。
谐波消除在高分辨率射频(RF)转换器和音频转换器中非常重要，其中，通常期望采用DWA和其它噪声整形DEM算法来取得高动态范围。因此，可以理解，非常希望抑制或消除谐波的产生以便获得高的信噪失真比(signal to noise and distortion ratio-SNDR)和伪自由动态范围(SFDR)，并在达此目的的同时没有引起常规谐波消除方法中所产生的问题。
发明概述
上述和其它问题由根据本发明的实施例的方法和装置加以克服。本发明提出了一种技术，用于抑制或消除循环DEM算法如DWA算法和CLA算法的谐波产生。其电路可以完全在数字域中实现，从而可将本发明非常简单地结合到集成电路应用中。而且，本发明不需要增加模拟电路元件的数量，从而节约了集成电路面积和功耗。
最佳方法和装置基于两步或两级DEM算法。一级DEM算法最好是将失配失真转换为宽带噪声和谐波的循环算法，而二级DEM算法则将谐波转换为宽带噪声。二级DEM算法不对由一级DEM算法所执行的平均操作进行分解，因此保持了一级DEM算法的噪声整形。
在最佳实施例中，在二级DEM算法的开关矩阵中将一级DEM算法处理模块和单元部件之间的连接随机化。二级DEM算法的操作与一级DEM算法的操作同步，因此由二级DEM算法所施加的随机切换不对一级DEM算法的平均效果进行分解。这样，就保持了由一级DEM算法所施加的噪声整形和长期平均，并且不会在直流附近出现白噪声层。这些均是在保持DWA算法性能时所作的重要考虑。
根据本发明的改进的DEM技术的操作将不需要的谐波转换为经过噪声整形的宽带噪声，而不是简单地使不需要的谐波移位到感兴趣的信号频带之外的频率处。结果，由于DEM算法所产生的高频谐波，而未将带外噪声解调到感兴趣的信号频带内。并且还保持了一级DEM算法的噪声整形效果，而又不会引入白噪声层。这是因为二级DEM算法的切换操作同步于一级DEM算法，以致保持了一级DEM算法所提供的长期平均效果。
通过实施本发明而得以实现的另一优点是，可简单地实现DWA算法的一阶噪声整形，同时不会因对电路排序而需要显著增加电路面积，通常在纯粹的噪声整形算法中需要对电路排序。
附图简述
在结合附图阅读以下对本发明最佳实施例的详细说明之后，就会更加理解本发明的以上和其它特征。附图中：
图1是不包括DEM算法块的常规多比特DAC的简化框图；
图2是包括循环DEM算法块的常规多比特DAC的简化框图；
图3是根据本发明构造为包括一级DEM算法块以及用于分解循环DEM算法的谐波的二级DEM算法块的多比特DAC的框图；
图4是常规DWA与采用了根据本发明的谐波消除法的DWA的对比图。
图5A和5B描绘功率谱密度(分贝)与频率的关系，并说明在基于具有在ADC反馈路径中的8级内部DAC的三阶SDM之上的ADC中不同DEM算法的性能比较，其中图5A说明采用随机数据平均(RDA)的情形，而图5B说明采用DWA的情形；
图6描绘功率谱密度(分贝)与频率的关系，说明具有由根据本发明的二级DEM算法实现的谐波消除的DWA一级DEM算法的性能；以及
图7是在其反馈路径中包括图3所示多比特DAC的西格玛-德耳塔ADC的框图。
最佳实施例详述
图3是根据本发明构造为包括一级DEM算法块12和二级DEM算法块14的多比特DAC 10的框图。该二级DEM块用于分解所述第一DEM块12的循环DEM算法的谐波。单元部件2和求和节点3可与图1和图2中的相同，并作相应的标记。
在图3中，温度计编码数字输入信号与一级DEM块12相连，而单元部件失配误差通过在开关矩阵1 12A中重新进行排序而转换成宽带噪声，开关矩阵1 12A由DEM逻辑DWA/循环块12B来加以控制。二级DEM块14的操作通过使能信号13与二级DEM块12的操作同步。所述同步控制二级DEM块14，以便它仅在平均使用所有部件2中各部件2时才改变开关矩阵2 14A的状态，因此二级DEM块14没有不利地影响单元部件对一级DEM算法块12B的操作所得的结果求平均。这有助于保持一级DEM算法块12B的可能的噪声整形。但是，每次对可能的周期性误差信号分量，即一级DEM算法块12B的操作所形成的谐波进行分解时，就在二级DEM逻辑(例如，随机的)算法块14B的控制下，改变二级DEM开关矩阵2 14A的状态。二级DEM算法块14B可以是用于将谐波转换为宽带噪声的任何适合的随机或伪随机切换序列。
图4是常规DWA与采用了根据本发明的谐波消除法的DWA的对比图，并因此说明图3所示DAC 10的工作原理。
图4假设在各时间步长(T)处DAC 10的输入二进制序列(温度计编码)是周期性的：例如为000011、000111、000001、000011、000111、000001、...，并进一步假设使用6个单元部件2。可以采用比此数量多或少的单元部件，即可以采用多于或少于6个的单元部件。而且，本发明不限于用温度计编码格式来表示输入数字序列，也可以采用例如其它格式如二的补码。
在DWA中，失配误差具有与输入数据序列相同的周期。当在使用所有部件相同次数(即使部件利用率平均化)之后改变各部件的顺序时，指针值(Ptr)为1。此时将使能信号13的状态切换为向二级DEM算法块14B指示可以改变误差序列。这在把周期性失配误差或常量信号施加到DAC 10的输入端上时，有益地破坏了DWA算法中的周期性失配误差序列(谐波)。然而，应注意，积分失配误差并未改变，这就意味着通过使二级DEM算法块14B的操作随机化而改变单元部件2的顺序并没有干扰一级DEM算法块12B的平均操作，因此也没有干扰噪声整形。所发生的是由二级DEM算法块12B对单元部件2的顺序作了重排，谐波因而转换为宽带噪声，并因此得以消除，这通过比较图6与图5B可以看出。
图7是在反馈环路中包括图3所示多比特DAC 10的西格玛-德耳塔ADC或调制器20的框图。该西格玛-德耳塔调制器(SDM)20包括环路滤波器22(此环路滤波器22通常包括一连串积分器)和多级量化器24。存在从量化器24的数字输出端到环路滤波器22的反馈路径23，并根据SDM电路拓扑包括一个或多个DAC 10。当然，这仅仅是根据本发明的DAC 10的一个示范性应用。
本发明因此还与执行动态单元匹配的方法有关，其中，所述方法可用于输入多个数字值，并且，所述方法可对应每个值生成多于1的N个信号，其中各个信号用于驱动多于1的N个部件2之一。生成多个信号是为了在时间上平均使用N个部件2中的各个部件。所述方法还周期性地重排所述多于1的N个信号，以便在使用N个部件中抑制不需要的周波或谐波的产生，同时又不会影响平均使用N个部件2。周期性重排最好仅在例如每次使能信号13指示要平均使用所述N个部件时进行。多于1的N个信号最好由一级DEM块利用循环DEM算法块12B，如数据加权平均(DWA)算法或基于循环的时钟控制平均(CLA)算法来生成，并且由二级DEM块14来执行的周期性重排最好基于随机化或伪随机化。
虽然本发明已参照其最佳实施例作了特定的图解和说明，本专业的普通技术人员会理解，可以不背离本发明的精神和范围就最佳实施例的形式和细节作各种变化。

Claims (20)

1.一种用于执行动态单元匹配的方法，包括：
输入多个数字值，并对应每个所述数字值生成多于1的N个信
号，其中各信号用于驱动多于1的N个部件之一，生成所述多
个信号是为了在时间上平均使用所述N个部件中的各个部
件；以及
周期性地重排所述多于1的N个信号，以便在使用所述N个
部件中抑制不需要的周波或谐波的产生。
2.如权利要求1所述的方法，其特征在于，所述周期性重排仅在每次平均使用所述N个部件时发生。
3.如权利要求1所述的方法，其特征在于采用循环DEM算法来生成所述多于1的N个信号。
4.如权利要求1所述的方法，其特征在于采用数据加权平均(DWA)算法来生成所述多于1的N个信号。
5.如权利要求1所述的方法，其特征在于采用基于循环的时钟控制平均(CLA)算法来生成所述多于1的N个信号。
6.如权利要求1所述的方法，其特征在于，所述周期性重排基于随机化或伪随机化。
7.一种用于执行动态单元匹配的方法，包括：
输入多个数字值，并对应每个所述数字值生成多于1的N个信
号，其中各信号用于驱动多于1的N个部件之一，生成所述多
个信号是为了在时间上平均使用所述N个部件中的各个部
件，以及为了将所述N个部件中各部件之间的失配转换为宽
带噪声；以及
周期性地使所述多于1的N个信号随机化，以便抑制在所述宽
带噪声中产生不需要的谐波，而又不会影响平均使用所述N
个部件。
8.如权利要求7所述的方法，其特征在于，所述周期性随机化仅在每次平均使用所述N个部件时发生。
9.如权利要求7所述的方法，其特征在于采用循环DEM算法来生成所述多于1的N个信号。
10.如权利要求7所述的方法，其特征在于采用数据加权平均(DWA)算法来生成所述多于1的N个信号。
11.如权利要求7所述的方法，其特征在于采用基于循环的时钟控制平均(CLA)算法来生成所述多于1的N个信号。
12.动态单元匹配(DEM)装置，包括：
第一DEM块，该第一DEM块具有用于接收多个数字值的输
入端以及对应每个所述数字值输出多于1的N个信号的输出
端，所述多于1的N个信号中的各信号用于驱动多于1的N
个部件之一，根据第一DEM算法生成所述多个信号是为了在
时间上平均使用所述N个部件中的各个部件；以及
第二DEM块，该第二DEM块具有连接到所述第一DEM块的
所述输出端的输入端，所述第二DEM块根据第二DEM算法
来操作，周期性地重排所述多于1的N个信号，以便在使用所
述N个部件中抑制不需要的周波的产生，而又不会影响对所
述N个部件的平均使用。
13.如权利要求12所述的DEM装置，其特征在于，响应于每次平均使用所述N个部件时由所述第一DEM算法所生成的信号，发生所述周期性重排。
14.如权利要求12所述的DEM装置，其特征在于，所述第一DEM算法包含循环DEM算法。
15.如权利要求12所述的DEM装置，其特征在于，所述第一DEM算法包含数据加权平均(DWA)DEM算法。
16.如权利要求12所述的DEM装置，其特征在于，所述第一DEM算法包含基于循环的时钟控制平均(CLA)DEM算法。
17.如权利要求12所述的DEM装置，其特征在于，所述第二DEM算法基于随机化或伪随机化。
18.如权利要求12所述的DEM装置，其特征在于，所述DEM装置构成多比特数模转换器(DAC)的一部分。
19.如权利要求18所述的DEM装置，其特征在于，所述DAC包括在多比特模数转换器(ADC)中的反馈逻辑。
20.如权利要求18所述的DEM装置，其特征在于，所述DAC包括西格玛-德耳塔调制器(SDM)的一部分。
CNB028127404A 2001-06-27 2002-06-13 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置 Expired - Fee Related CN100521543C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/892,971 US6535155B2 (en) 2001-06-27 2001-06-27 Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
US09/892,971 2001-06-27

Publications (2)

Publication Number Publication Date
CN1535503A true CN1535503A (zh) 2004-10-06
CN100521543C CN100521543C (zh) 2009-07-29

Family

ID=25400804

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028127404A Expired - Fee Related CN100521543C (zh) 2001-06-27 2002-06-13 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置

Country Status (7)

Country Link
US (1) US6535155B2 (zh)
EP (1) EP1402644B1 (zh)
KR (1) KR100893090B1 (zh)
CN (1) CN100521543C (zh)
AU (1) AU2002309169A1 (zh)
DE (1) DE60221530T2 (zh)
WO (1) WO2003003583A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567692B (zh) * 2009-03-30 2011-03-23 东南大学 一种并行的高速动态元件匹配方法
WO2015090181A1 (zh) * 2013-12-17 2015-06-25 华为技术有限公司 一种动态单元匹配的方法和装置
CN104813587A (zh) * 2012-11-30 2015-07-29 美国亚德诺半导体公司 增强的二阶噪声整形分路和动态元件匹配技术
CN108604901A (zh) * 2016-03-03 2018-09-28 三美电机株式会社 D/a转换器以及a/d转换器
CN110048715A (zh) * 2018-01-08 2019-07-23 意法半导体国际有限公司 高速数据加权平均架构

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003275302A1 (en) * 2002-09-30 2004-04-23 Utstarcom, Inc. Digital to analog converter with integral intersymbol interference cancellation
US6897797B2 (en) * 2003-09-29 2005-05-24 Utstarcom, Inc. Digital to analog converter with integral intersymbol interference cancellation
DE102004005138B9 (de) * 2003-10-24 2010-11-25 Infineon Technologies Ag Verfahren zur Digital/Analog-Wandlung und entsprechende Digital/Analog-Wandlervorrichtung
US7199741B2 (en) * 2003-10-24 2007-04-03 Infineon Technologies Ag Method for digital/analog conversion and corresponding digital/analog converter device
US7053808B2 (en) * 2003-11-26 2006-05-30 Texas Instruments Incorporated Suppressing digital-to-analog converter (DAC) error
JP3801602B2 (ja) * 2004-06-23 2006-07-26 株式会社半導体理工学研究センター Ｄａ変換回路及びそれを用いたδσａｄ変調器
JP3819010B2 (ja) * 2004-06-30 2006-09-06 日本テキサス・インスツルメンツ株式会社 デジタルエンコーダ、および、それに用いたデジタルアナログ変換器
US7227481B2 (en) * 2004-09-10 2007-06-05 Analog Devices, Inc. Feedback DAC chopper stabilization in a CT single-ended multi-bit sigma delta ADC
GB0514677D0 (en) 2005-07-18 2005-08-24 Queen Mary & Westfield College Sigma delta modulators
KR100693816B1 (ko) * 2005-08-20 2007-03-12 삼성전자주식회사 동적 소자 정합 방법 및 다중 비트 데이터 변환기
JP2007060160A (ja) * 2005-08-23 2007-03-08 Fujitsu Ltd 半導体集積回路
US7586429B1 (en) * 2006-05-09 2009-09-08 Marvell International Ltd. Scrambling system for high resolution ditigal-to-analog converter
KR100845136B1 (ko) 2006-08-30 2008-07-09 삼성전자주식회사 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기
JP4836736B2 (ja) * 2006-09-29 2011-12-14 株式会社東芝 デジタル・アナログ変換回路
GB2444986A (en) 2006-12-18 2008-06-25 Wolfson Ltd Digital to analogue converter
JP4793294B2 (ja) * 2007-03-16 2011-10-12 ヤマハ株式会社 デジタル入力型ｄ級増幅器
US7486210B1 (en) * 2007-08-07 2009-02-03 Faraday Technology Corp. DWA structure and method thereof, digital-to-analog signal conversion method and signal routing method
EP2037585B1 (en) * 2007-09-14 2020-11-11 Telefonaktiebolaget LM Ericsson (publ) Method for notch filtering a digital signal, and corresponding electronic device
KR100911427B1 (ko) * 2007-11-08 2009-08-11 한국전자통신연구원 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기
US7868806B2 (en) * 2008-03-07 2011-01-11 Qualcomm Incorporated Apparatus and method for dynamic circuit element selection in an digital-to-analog converter
US7663523B1 (en) 2008-04-04 2010-02-16 On Semiconductor System unit element selection
JP2009290455A (ja) * 2008-05-28 2009-12-10 Toshiba Corp Ｄｅｍシステム、デルタシグマａ／ｄ変換器、及び受信機
US7777658B2 (en) * 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
US7916058B1 (en) * 2009-10-05 2011-03-29 Texas Instruments Incorporated Digital-to-analog converter (DAC) with reference-rotated DAC elements
TWI439056B (zh) * 2010-03-22 2014-05-21 Mstar Semiconductor Inc 動態元件匹配方法及系統
US8223055B2 (en) * 2010-11-05 2012-07-17 Texas Instruments Incorporated Reduced-switching dynamic element matching apparatus and methods
US9438266B1 (en) * 2016-02-10 2016-09-06 Texas Instruments Incorporated Calibrated-output analog-to-digital converter apparatus and methods
TWI690164B (zh) 2019-04-24 2020-04-01 智原科技股份有限公司 差和式類比數位轉換器及其操作方法
US11094354B2 (en) 2019-10-10 2021-08-17 Stmicroelectronics International N.V. First order memory-less dynamic element matching technique
EP3869694A1 (en) * 2019-12-30 2021-08-25 ams International AG Digital-to-analog converter and method for digital-to-analog conversion

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144308A (en) 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
GB9209498D0 (en) * 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
US5305004A (en) * 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
US5745061A (en) 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither
US6768779B1 (en) 1997-04-02 2004-07-27 Bang & Olufsen Powerhouse A/S Pulse referenced control method for enhanced power amplification of a pulse modulated
JP3852721B2 (ja) 1997-07-31 2006-12-06 旭化成マイクロシステム株式会社 Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
US5990815A (en) 1997-09-30 1999-11-23 Raytheon Company Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC)
US5889482A (en) 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
CA2229756A1 (en) * 1998-02-18 1999-08-18 Philsar Electronics Inc. Method and apparatus for correcting element mismatch in digital-to-analog converters
GB9803928D0 (en) * 1998-02-26 1998-04-22 Wolfson Ltd Digital to analogue converters
US6087969A (en) 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6011501A (en) 1998-12-31 2000-01-04 Cirrus Logic, Inc. Circuits, systems and methods for processing data in a one-bit format
US6384761B1 (en) * 2000-08-07 2002-05-07 Cirrus Logic, Inc. Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters
US6359467B1 (en) * 2000-10-05 2002-03-19 Maxim Integrated Products, Inc. Dynamic element matching using current-mode butterfly randomization
US6369733B1 (en) * 2001-04-26 2002-04-09 Cirrus Logic, Inc. Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567692B (zh) * 2009-03-30 2011-03-23 东南大学 一种并行的高速动态元件匹配方法
CN104813587A (zh) * 2012-11-30 2015-07-29 美国亚德诺半导体公司 增强的二阶噪声整形分路和动态元件匹配技术
CN104813587B (zh) * 2012-11-30 2018-04-10 美国亚德诺半导体公司 增强的二阶噪声整形分路和动态元件匹配技术
WO2015090181A1 (zh) * 2013-12-17 2015-06-25 华为技术有限公司 一种动态单元匹配的方法和装置
CN108604901A (zh) * 2016-03-03 2018-09-28 三美电机株式会社 D/a转换器以及a/d转换器
CN108604901B (zh) * 2016-03-03 2022-04-12 三美电机株式会社 D/a转换器以及a/d转换器
CN110048715A (zh) * 2018-01-08 2019-07-23 意法半导体国际有限公司 高速数据加权平均架构

Also Published As

Publication number Publication date
US6535155B2 (en) 2003-03-18
EP1402644B1 (en) 2007-08-01
DE60221530T2 (de) 2008-04-24
EP1402644A2 (en) 2004-03-31
EP1402644A4 (en) 2004-09-01
WO2003003583A3 (en) 2003-03-20
AU2002309169A1 (en) 2003-03-03
WO2003003583A2 (en) 2003-01-09
CN100521543C (zh) 2009-07-29
DE60221530D1 (de) 2007-09-13
KR20040011558A (ko) 2004-02-05
KR100893090B1 (ko) 2009-04-10
US20030001764A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
US6577257B2 (en) Methods and systems for digital dither
US7961125B2 (en) Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
US6522277B2 (en) Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US6697003B1 (en) System and method for dynamic element matching
US5684482A (en) Spectral shaping of circuit errors in digital-to-analog converters
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US5977899A (en) Digital-to-analog converter using noise-shaped segmentation
US7324032B2 (en) Method of matching dynamic elements and multi-bit data converter
US7982648B2 (en) Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same
WO2001067614A1 (en) Digital cancellation of d/a converter noise in pipelined a/d converters
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
US7119725B1 (en) Sigma-delta modulator, D/A conversion system and dynamic element matching method
US6867721B1 (en) Spectral shaping dynamic encoder for a DAC
US6753799B2 (en) Randomizer for sigma-delta-type converter
EP1134899A2 (en) Digital-to-analog-converting method and digital-to-analog converter employing common weight generating elements
US6366228B2 (en) Selecting circuit, digital/analog converter and analog/digital converter
US9584153B2 (en) Efficient dithering technique for sigma-delta analog-to-digital converters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: Espoo, Finland

Patentee after: Technology Co., Ltd. of Nokia

Address before: Espoo, Finland

Patentee before: Nokia Oyj

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20160613