KR100845136B1 - 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 - Google Patents
데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 Download PDFInfo
- Publication number
- KR100845136B1 KR100845136B1 KR1020060083012A KR20060083012A KR100845136B1 KR 100845136 B1 KR100845136 B1 KR 100845136B1 KR 1020060083012 A KR1020060083012 A KR 1020060083012A KR 20060083012 A KR20060083012 A KR 20060083012A KR 100845136 B1 KR100845136 B1 KR 100845136B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- pointer
- current
- pointer position
- previous
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
Claims (32)
- 데이터의 값 및 소정의 순환 방향에 따라 n 개의 단위 소자들 중 일부를 선택하는 동작을 반복하는 동적 소자 정합 방법에 있어서,현재의 포인터 위치 및 데이터를 이전에 저장된 포인터 위치 및 데이터와 비교하여 톤(tone) 발생 가능성이 있는지 판단하는 단계;상기 톤 발생 가능성이 있는 지에 따라 현재 포인터의 위치 및 순환 방향을 유지하거나, 또는 상기 현재 포인터의 위치와 순환 방향을 각각 또는 모두 변경하는 단계;상기 현재 포인터 또는 변경되었을 경우에는 변경된 포인터의 위치 및 데이터를 저장하는 단계;상기 저장된 포인터의 위치로부터 상기 순환 방향 또는 변경되었을 경우에는 변경된 순환 방향으로 상기 데이터의 값만큼 연속되는 단위 소자들을 선택하는 단계; 및상기 순환 방향 또는 변경되었을 경우에는 변경된 순환 방향으로 상기 데이터 크기만큼 포인터 위치를 이동시키는 단계를 포함하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 현재 포인터의 위치와 순환 방향을 변경하는 단계는,상기 현재의 포인터 위치를 다른 단위 소자를 가리키는 위치로 변경하는 단계를 포함하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 현재 포인터의 위치와 순환 방향을 변경하는 단계는,상기 순환 방향을 현재의 순환 방향과 반대되는 순환 방향으로 변경하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 현재 포인터의 위치와 순환 방향을 변경하는 단계는,상기 현재의 포인터 위치를 다른 단위 소자를 가리키는 위치로 변경하는 단계; 및 상기 순환 방향을 현재의 순환 방향과 반대되는 순환 방향으로 변경하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 톤 발생 가능성이 있는지 판단하는 단계는상기 현재의 포인터 위치 및 데이터를 이전에 저장된 포인터 위치 및 데이터와 각각 비교하는 단계; 및상기 비교 결과에 따라 톤 발생 가능성 여부를 나타내는 데이터 반복 이벤트를 발생시키는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제5항에 있어서, 상기 포인터 위치 및 데이터와 비교하는 단계는상기 포인터 위치 및 데이터 중 어느 한 정보에 대해 현재의 값과 이전에 저장된 값이 일치하는 지를 먼저 비교하고, 일치하는 경우에만 나머지 정보에 대해서도 현재의 값과 이전에 저장된 값이 일치하는 지를 더 비교하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제6항에 있어서, 상기 이전에 저장된 포인터 위치 및 데이터는 이전의 한 순환동안 저장된 포인터 위치 및 데이터인 것을 특징으로 하는 동적 소자 정합 방법.
- 제7항에 있어서, 상기 데이터 반복 이벤트를 발생시키는 단계는상기 현재 포인터 위치 및 데이터가 이전 포인터 위치 및 데이터와 일치할 경우에 상기 데이터 반복 이벤트를 발생하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제7항에 있어서, 상기 이전에 저장된 포인터 위치 및 데이터는 이전의 적어도 두 순환동안 저장된 포인터 위치들 및 데이터들인 것을 특징으로 하는 동적 소자 정합 방법.
- 제9항에 있어서, 상기 데이터 반복 이벤트를 발생시키는 단계는상기 현재 포인터 위치 및 데이터가 이전 포인터 위치들 중에서 일치하는 포인터 위치가 둘 이상 있고, 상기 일치하는 이전 포인터 위치에서 저장된 데이터들과 상기 현재 데이터가 모두 일치할 경우에 데이터의 데이터 반복 이벤트를 발생하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제9항에 있어서, 상기 데이터 반복 이벤트를 발생시키는 단계는상기 현재 포인터 위치가 상기 이전 포인터 위치들 중 일치하는 포인터 위치가 하나 이상 있고, 상기 일치하는 이전 포인터 위치에서 저장되었던 데이터들과 상기 현재 데이터가 소정 회수 이상 일치할 경우에 데이터의 데이터 반복 이벤트를 발생하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 현재의 포인터 위치를 변경하는 단계는상기 포인터 위치를 이전의 순환 방향으로 m개 단위 소자만큼 이동시킨 위치로 변경하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제12항에 있어서, 상기 m은 1인 것을 특징으로 하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 현재의 포인터 위치를 변경하는 단계는상기 포인터의 위치를 이전의 순환 방향과 반대되는 순환 방향으로 m개 단위 소자만큼 이동시킨 위치로 변경하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제14항에 있어서, 상기 m은 1인 것을 특징으로 하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 연속되는 단위 소자들을 선택하는 단계는상기 단위 소자들을 이전의 순환 방향으로 선택하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 제1항에 있어서, 상기 연속되는 단위 소자들을 선택하는 단계는상기 단위 소자들을 이전의 순환 방향과 반대되는 순환 방향으로 선택하는 단계를 포함하는 것을 특징으로 하는 동적 소자 정합 방법.
- 각각 동일한 크기의 단위 신호를 출력하도록 설계되나, 부정합 오차를 가지는 n 개의 단위 소자들을 포함하고, 스위칭 신호에 따라 상기 n 개의 단위 소자 중 일부를 구동하며, 구동된 단위 소자들로부터 출력되는 상기 단위 신호들을 합산하여, 입력 데이터에 상응하는 아날로그 신호를 생성하는 다중 비트 디지털-아날로그 변환회로; 및이전의 저장된 포인터 위치 및 현재의 포인터 위치와 데이터들을 각각 비교하여 톤(tone) 발생 가능성 여부를 판단하며, 상기 판단 결과에 따라 현재 포인터 위치 또는 순환 방향을 유지하거나 변경하고, 상기 현재 포인터 위치 및 데이터를 저장하며, 상기 현재 포인터 위치부터 상기 순환 방향에 따라 상기 데이터의 값과 같은 개수의 단위 소자들을 선택하기 위한 상기 스위칭 신호를 생성하는 동적 소자 정합 회로를 포함하는 데이터 변환기.
- 제18항에 있어서, 상기 동적 소자 정합 회로는상기 현재와 이전의 포인터 위치들 및 데이터들을 서로 비교하여 톤 발생 가 능성을 판단하며, 상기 판단 결과에 따라 상기 현재의 포인터 위치 또는 순환 방향을 유지하거나 변경하고, 변경 여부에 따라 상기 현재의 포인터 위치 또는 변경된 포인터 위치로부터 상기 순환 방향으로 상기 데이터의 값만큼 연속되는 단위 소자들을 선택하기 위한 상기 스위칭 신호를 생성하도록 구성된 스위칭 신호 생성부; 및상기 변경된 포인터 위치 또는 변경되지 않았을 경우에는 상기 현재의 포인터 위치를 데이터와 함께 저장하는 저장부를 포함하는 것을 특징으로 하는 데이터 변환기.
- 제19항에 있어서, 상기 스위칭 신호 생성부는상기 포인터 위치 및 데이터 중 어느 한 정보에 대해 현재의 값과 이전에 저장된 값이 일치하는 지를 먼저 비교하고, 일치하는 경우에만 나머지 정보에 대해서도 현재의 값과 이전에 저장된 값이 일치하는 지를 더 비교하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제19항에 있어서, 상기 저장부는 이전의 한 순환 동안의 포인터 위치 및 데이터들을 저장하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제21항에 있어서, 상기 스위칭 신호 생성부는상기 현재 포인터 위치 및 데이터가 이전 포인터 위치 및 데이터와 일치할 경우에 상기 데이터가 반복 입력되는 것으로 판단하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제20항에 있어서, 상기 저장부는 이전의 적어도 두 순환 동안의 포인터 위치 및 데이터들을 저장하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제23항에 있어서, 상기 스위칭 신호 생성부는상기 현재 포인터 위치 및 데이터가 이전 포인터 위치들 중에서 일치하는 포인터 위치가 둘 이상 있고, 상기 일치하는 이전 포인터 위치에서 저장된 데이터들과 상기 현재 데이터가 모두 일치할 경우에 상기 데이터가 반복 입력되는 것으로 판단하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제23항에 있어서, 상기 스위칭 신호 생성부는상기 현재 포인터 위치가 상기 이전 포인터 위치들 중 일치하는 포인터 위치가 하나 이상 있고, 상기 일치하는 이전 포인터 위치에서 저장되었던 데이터들과 상기 현재 데이터가 소정 회수 이상 일치할 경우에 상기 데이터가 반복 입력되는 것으로 판단하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제19항에 있어서, 상기 스위칭 신호 생성부는상기 데이터가 반복 입력되는 것으로 판단되면 상기 현재 포인터 위치를 이 전의 순환 방향으로 m개 단위 소자만큼 이동시킨 위치로 변경하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제26항에 있어서, 상기 m은 1인 것을 특징으로 하는 데이터 변환기.
- 제19항에 있어서, 상기 스위칭 신호 생성부는상기 데이터가 반복 입력되는 것으로 판단되면 상기 현재 포인터의 위치를 이전의 순환 방향과 반대되는 순환 방향으로 m개 단위 소자만큼 이동시킨 위치로 변경하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제28항에 있어서, 상기 m은 1인 것을 특징으로 하는 데이터 변환기.
- 제19항에 있어서, 상기 스위칭 신호 생성부는상기 단위 소자들을 이전의 순환 방향으로 선택하는 스위칭 신호를 생성하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제19항에 있어서, 상기 스위칭 신호 생성부는상기 단위 소자들을 이전의 순환 방향과 반대되는 순환 방향으로 선택하는 스위칭 신호를 생성하도록 구성된 것을 특징으로 하는 데이터 변환기.
- 제18항에 있어서, 상기 단위 소자는 커패시터, 전류원 및 저항 어레이 중 어느 하나인 것을 특징으로 하는 데이터 변환기.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060083012A KR100845136B1 (ko) | 2006-08-30 | 2006-08-30 | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 |
US11/844,132 US7463175B2 (en) | 2006-08-30 | 2007-08-23 | Multi-bit data converter using data weight averaging |
US12/328,550 US7808409B2 (en) | 2006-08-30 | 2008-12-04 | Multi-bit data converter using data weight averaging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060083012A KR100845136B1 (ko) | 2006-08-30 | 2006-08-30 | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080020096A KR20080020096A (ko) | 2008-03-05 |
KR100845136B1 true KR100845136B1 (ko) | 2008-07-09 |
Family
ID=39260591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060083012A KR100845136B1 (ko) | 2006-08-30 | 2006-08-30 | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7463175B2 (ko) |
KR (1) | KR100845136B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100911427B1 (ko) * | 2007-11-08 | 2009-08-11 | 한국전자통신연구원 | 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기 |
US7916058B1 (en) * | 2009-10-05 | 2011-03-29 | Texas Instruments Incorporated | Digital-to-analog converter (DAC) with reference-rotated DAC elements |
EP2339754A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | A converter |
TWI439056B (zh) * | 2010-03-22 | 2014-05-21 | Mstar Semiconductor Inc | 動態元件匹配方法及系統 |
US8149151B2 (en) * | 2010-04-26 | 2012-04-03 | Robert Bosch Gmbh | Second order dynamic element rotation scheme |
US8223055B2 (en) * | 2010-11-05 | 2012-07-17 | Texas Instruments Incorporated | Reduced-switching dynamic element matching apparatus and methods |
GB201101549D0 (en) * | 2011-01-31 | 2011-03-16 | Cambridge Silicon Radio Ltd | A multi bit digital to analogue converter and a delta sigma analogue to digital converter |
KR101927228B1 (ko) | 2012-04-10 | 2018-12-11 | 한국전자통신연구원 | 누산기 및 이를 포함하는 데이터 가중 평균화 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030798B2 (en) | 2003-05-09 | 2006-04-18 | Broadcom Corporation | State-delayed technique and system to remove tones of dynamic element matching |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9209498D0 (en) * | 1992-05-01 | 1992-06-17 | Univ Waterloo | Multi-bit dac with dynamic element matching |
KR100517398B1 (ko) * | 1998-08-03 | 2005-09-28 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치용 기판, 전기 광학 장치, 전자 기기 및투사형 표시 장치 |
US6304608B1 (en) * | 1998-11-04 | 2001-10-16 | Tai-Haur Kuo | Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones |
US6353155B1 (en) * | 2000-06-30 | 2002-03-05 | Paradigm Genetics, Inc. | Method for transforming plants |
US6535155B2 (en) | 2001-06-27 | 2003-03-18 | Nokia Corporation | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms |
JP3928781B2 (ja) * | 2002-03-05 | 2007-06-13 | フリースケール セミコンダクター インコーポレイテッド | デジタル・アナログ変換器の入力コードに対するセル選択方法 |
US6677875B2 (en) * | 2002-04-29 | 2004-01-13 | Motorola, Inc. | Sigma-delta analog-to-digital converter and method |
JP4636926B2 (ja) * | 2005-04-22 | 2011-02-23 | 三洋電機株式会社 | マルチビットδς変調型daコンバータ |
-
2006
- 2006-08-30 KR KR1020060083012A patent/KR100845136B1/ko active IP Right Grant
-
2007
- 2007-08-23 US US11/844,132 patent/US7463175B2/en active Active
-
2008
- 2008-12-04 US US12/328,550 patent/US7808409B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030798B2 (en) | 2003-05-09 | 2006-04-18 | Broadcom Corporation | State-delayed technique and system to remove tones of dynamic element matching |
Also Published As
Publication number | Publication date |
---|---|
US20090085783A1 (en) | 2009-04-02 |
US20080079615A1 (en) | 2008-04-03 |
US7808409B2 (en) | 2010-10-05 |
US7463175B2 (en) | 2008-12-09 |
KR20080020096A (ko) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100693816B1 (ko) | 동적 소자 정합 방법 및 다중 비트 데이터 변환기 | |
KR100845136B1 (ko) | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 | |
US6535155B2 (en) | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms | |
US7176822B2 (en) | Analogue-to-digital converter | |
KR100958117B1 (ko) | 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을포함하는 멀티비트 양자화 시그마 델타 변조기 | |
US7719455B2 (en) | Dynamic element-matching method, multi-bit DAC using the method, and delta-sigma modulator and delta-sigma DAC including the multi-bit DAC | |
US7679539B2 (en) | Randomized thermometer-coding digital-to-analog converter and method therefor | |
US6980144B1 (en) | Method for reducing DAC resolution in multi-bit sigma delta analog-to digital converter (ADC) | |
US7561088B1 (en) | Multi-loop data weighted averaging in a delta-sigma DAC | |
US8378869B2 (en) | Fast data weighted average circuit and method | |
Lee et al. | Nyquist-rate current-steering digital-to-analog converters with random multiple data-weighted averaging technique and $ Q^{N} $ rotated walk switching scheme | |
Hamoui et al. | Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging | |
US20050110664A1 (en) | Suppressing digital-to-analog converter (DAC) error | |
EP3675364B1 (en) | Mismatch compensation in an analog-to-digital converter using reference path reconfiguration | |
Aghdam et al. | Completely first order and tone free partitioned data weighted averaging technique used in a multibit delta sigma modulator | |
Zhang et al. | A segmented data-weighted-averaging technique | |
CN110912560B (zh) | 一种带有可重构数据加权平均的多模过采样模数转换器 | |
Hasanpour et al. | Dynamic element matching using simultaneity tow different techniques for multibit Delta Sigma Modulator | |
Delic-Ibukic et al. | Continuous gain calibration of parallel delta sigma A/D converters | |
WO2023287361A2 (en) | A quantizer device | |
Tamura et al. | A multi-stage second order dynamic element matching with In-band mismatch noise reduction enhancement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 11 |