CN104813587B - 增强的二阶噪声整形分路和动态元件匹配技术 - Google Patents

增强的二阶噪声整形分路和动态元件匹配技术 Download PDF

Info

Publication number
CN104813587B
CN104813587B CN201380062364.6A CN201380062364A CN104813587B CN 104813587 B CN104813587 B CN 104813587B CN 201380062364 A CN201380062364 A CN 201380062364A CN 104813587 B CN104813587 B CN 104813587B
Authority
CN
China
Prior art keywords
layer
branch road
signal
data activity
dynamic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380062364.6A
Other languages
English (en)
Other versions
CN104813587A (zh
Inventor
K·Q·恩古因
R·阿达姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104813587A publication Critical patent/CN104813587A/zh
Application granted granted Critical
Publication of CN104813587B publication Critical patent/CN104813587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/067—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using different permutation circuits for different parts of the digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H03M1/0668—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging the selection being based on the output of noise shaping circuits for each element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

执行数字输入信号的噪声整形分路的方法和电路可以包括使用多个层以处理输入信号。在第一层中，输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果，值可以被添加到多个支路。如果存在数据活动不足，动态增强可被执行以增加数据活动。第一层中多条支路的输出信号可以被提供给第二层，其中，这些步骤可以在各输出信号重复。第二层的输出可被提供给多个三电平单位元件。

Description

增强的二阶噪声整形分路和动态元件匹配技术
相关申请的交叉引用
本申请请求于2012年11月30日提交的美国临时申请序列号61/731970的优先权的权益，其全部内容通过引用并入本文。
背景技术的描述
本申请的主题涉及西格玛-代尔塔(ΣΔ)噪声整形类型的混合信号转换器，更具体地，涉及采用均匀加权元件的混合信号数模转换器(DAC)。
多位Σ-Δ数模转换器广泛用于在独立的数模转换中重建高精度的模拟信号，或者作为模数转换电路的一部分。均匀模拟元件的失配(如电路缺陷引起)在这种类型的DAC中引入谐波畸变，严重降低转换器的性能。动态元件匹配(DEM)技术已用于通过频谱平坦化或者更好地将谐波畸变转换成高通噪声而改进转换器信噪比，这超出了信号的带宽。其结果是，转换器的信噪比(SNR)和总谐波失真(THD)也大大提高。
然而，现有的数模转换方法仍然受到二阶DEM，其不能整形高阶噪声，因此需要较高的过采样率(OSR)，并且不能够有效地处理低电平信号。此外，现有的2阶DEM逻辑占用大量的空间，并且不操作三电平单位元件。
因此，本发明人已经确定了本领域需要增加高阶DEM的有效性，其可以即使在低信号电平实现更高阶噪声，其是区域有效的以及其能够操作三电平单位元件。
附图说明
因此，可以理解，本发明的特征，多个附图的说明如下。但应注意，所附附图仅示出本发明的特定实施例，并且因此不应被视为限制其范围，因为本发明可包括其它同等有效的实施例。
图1A-1C示出常规的多位噪声整形过采样ADC和能在DAC中使用的不同单位元件。
图2示出通用的二阶DEM逻辑。
图3示出根据本公开的示例性实施例可应用于应用的示例性分路电路的方块图。
图4示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性DEM DAC电路的结构。
图5和6示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性分路电路。
图7示出由图5和6中所示的分路电路所处理的输入信号的树图。图。
图8示出根据本公开的示例性实施例可应用的多层DEM DAC电路的架构。
图9示出根据本发明实施例对输入信号执行噪声整形分路的方法。
具体实施方式
本发明实施例包括方法和电路以使用多层执行数字输入信号的噪声状分路。在使用两层的实施例中，在第一层中，输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果，值可以被添加到所述多个支路。输入信号经分析以确定是否有足够的数据活动。如果存在不足的数据活动，动态增强可被执行以增加数据活动。第一层中多条支路的的输出信号可以被提供给第二层，其中，这些步骤可以在每个输出信号上重复。第二层的输出可被提供给多个三级单位元件。根据每一个输出的输出值，多个三电平单位元件可以正选择、负选择或不选择。
常规的多位噪声整形过采样模数转换器100示于图1A。该ADC 100可包括加法器105、环路滤波器110、量化器120、动态元件匹配(DEM)逻辑块130和反馈DAC 140。反馈DAC140可以包括多个单位元件144.1-144.N和加法器146。该ADC 100可以接收模拟输入信号y(t)并生成N值数字输出y[n]，输入信号y(t)的数字表示。该输入信号y(t)可比较于DAC 140通过加法器105的输出ya(t)。从加法器105的输出信号可以由环路滤波器110进行滤波，其可以对来自加法器105的信号输出有效地进行集成。环路滤波器110的输出可以被馈送到量化器120，所述量化器120提供N值数字输出y[n]。
DEM逻辑块130可以将N值数字输出y[n]映射成N 1位序列，标为YS1[n]-ySN[n]。DEM逻辑块130的输出可被路由到单位元件144.1-144.N。每个单位元件144.1-144.N可以将从DEM逻辑块130接收的信号转换成模拟信号，以及每个单位元件144.1-144.N的输出可经由加法器146被求和以产生输出信号ya(T)。
该ADC 100包括DEM逻辑块130，以线性化元件到元件不匹配。DEM逻辑块130对元件144.1-144.N失配误差施加高通功能，从而产生非常小的频带内失配噪声，以免降低转换器的SNR。到目前为止，已经有许多出版物以文字呈现实现具有二电平单位元件的DEM的不同方式。
ADC设计中的主要噪声贡献者之一是反馈DAC 140。减少来自DAC 140的热噪声贡献将大大提高ADC 100的信噪比(SNR)。在单独的DAC应用中，三电平单位元件多位结构用于减少该元件的热噪声贡献，从而提高DAC的总SNR。
图1B和1C示出常规的两电平和三电平单位元件。如图1B所示，两电平单位元件仅产生2个模拟量“+1”和“-1”。然而，如图1C所示，三电平元件可产生“1”，“0”和“-1”。1位字是足以代表两电平数据，而2-位字被需要代表三电平数据。解码值“p”、“n”和“z”分别代表它们可被用于三电平元件的正、负和零的数字输入。如图1C所示，使用数字“0”输入，三电平电流源没有连接到输出。因此，当使用数字“0”输入时，三电平电流源没有向输出贡献噪声。与此相反，使用两电平单位元件，电流源的噪声总是存在在输出中。在ADC设计中使用三电平单位元件DAC将极大地提高ADC的SNR。其它优点包括降低在连续时间积分器的电容的大小，以及由于较高输入ADC阻抗的轻松驱动强度要求。
已对三电平单位元件提出DEM技术。这些技术实现一阶DEM，对元件失配误差执行一阶高通功能。对于有效的任何一阶DEM技术，过采样率(OSR)、调制器的采样率和奈奎斯特速率之间的比率必须是足够高的(例如，至少64倍)。否则，整形的失配误差可开始降低转换器的SNR。然而，操作具有高时钟速率的调制器由于多个原因是不理想的，诸如较高的功耗，数字抽取滤波器上的更高工作时钟频率，以及对调制器中模拟组件的更严格要求，诸如运算放大器或比较器。因此，理想的是操作具有低级OSR的调制器，以避免这些缺点。使用较低的OSR，应使用高阶数字高程模型，因为在低OSR，一阶DEM变得无效使用。因此，需要一种操作三电平单位元件的二阶DEM逻辑，这并不需要很高的OSR。
图2示出通用二阶DEM逻辑200。二阶DEM逻辑200可以包括矢量量化器210和过滤器220。量化器210可包括元件选择器212和分类器214。量化器210接收数字输入并提供矢量，其为单位元件提供信号(例如，三电平单位元件的-1，0或1)。缺点之一在于量化器210占用大量的硅区域，由于与分类器214的排序算法相关联的复杂性。美国专利5684482教导了一种技术，以将N个元件分段为二进制树形状，因此消除了矢量量化器。然而，该方法的问题在于，对于高输入电平，二阶DEM逻辑恢复到1阶DEM，由于与个别调制器相关联的二阶积分器的饱和度。因此，树状结构基本上只产生元件失配误差的一阶高通整形。此外，它不操作三电平单位元件。
另外，三电平单位元件上的2阶DEM逻辑的现有实施方式不在低输入电平有效。在低输入电平，当仅使用少数单位元件时，DEM具有非常少的选项以校正不匹配。因此，DEM很容易受到元件失配的较差噪声整形。
因此，在本领域中需要增加较高阶DEM的有效性，从而即使在低信号电平可以实现更高阶噪声整形，其是区域高效的，并且其能够操作三电平单位元件。
本发明实施例提出了一种2阶DEM逻辑，可在所有输入信号的条件下实现2阶高通整形，其是区域高效的，并能操作三电平的单元。各个实施例被示出以操作，但不局限于，连续时间调制器内的电流导引DAC。本领域技术人员将发现其适用于其它的DAC，诸如开关电容器或切换电阻器型。
图3示出根据本公开的示例性实施例可以应用于电路的示例性DEM DAC电路300的框图。DEM DAC电路300可接收输入信号310，并提供多个控制信号312以控制多个单位元件的操作314。控制信号312可以控制单位元件314，以提供表示输入信号310的模拟输出信号316。每一个控制信号312可以是两位字，代表三电平信号(例如，-1，0，1)。每个控制信号312可以是提供给三电平单位元件314的元件选择信号，所述三电平单位元件可以正选择、负选择或不选择。单位元件314可以向输出信号316提供正电荷、负电荷或根本没有电荷。
输入信号310，其可以是二进制(例如，符号二进制)或温度计代码，可由DEM DAC电路300通过一层或多层320.1-X分开。前一层的每个输出可通过附加层分路，使得最终层320.X输出多个控制信号312，以控制该多个单位元件314的操作。分路可以包括噪声整形分路(或分路)。所述多个层320.1-X可以形成树形结构图案，其分路所述输入信号310以提供控制信号312。
每一层320.1-X可以包括一个或多个分路电路330。分路电路330可以包括分配器336和DEM控制器338。分配器336可以接收分路器输入信号332，并提供表示分路器输入信号332的多个分路器输出信号334。分路器输入信号332和分路器输出信号334可以是二元(例如，符号二进制)或温度计代码。如果分路电路是最后一层的一部分，分路器输出信号334可被用于控制单位元件314。每个分路器输出信号334可以是比分路器输入信号332具有较低数目的数字输出。
分配器336可以执行该分路器输入信号332的噪声整形分路成更小的字。DEM控制器338可基于输入信号进行动态元件匹配，以随机化失配误差或形状的失配误差，使得它被压出关注的频率。动态元件匹配可包括添加值到一个或多个分路输入信号，用于动态元件匹配。如果确定在分路器输入信号332存在数据活动不足，分路电路330可包括动态增强器电路340以增加数据活动。
示例性电路提供可以具有三电平单位元件314的二阶DEM DAC。示例性电路和使用这些电路的方法是硬件高效的，并可用于降低过采样比率。此外，这些示例性电路的性能可独立于输入信号中的数据活动。
图4示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性DEM DAC电路的结构。一个或多个分路电路300可以包括在图3所示的每个层中。分路电路400可包括多个支路416.1-416.N，DEM控制器430和多个加法器420.1-420.N。分路电路可以将输入信号410分路成每个支路416.1-416.N。DEM控制器430可通过在支路416.1-416.N的一个或多个中向信号添加值而执行在每个支路416.1-416.N的动态元件匹配。
如图4所示，输入信号410的最高有效位412可被提供给每个支路416.1-416.N，以及最低有效位414(例如，两个最低有效位)可以被提供给二阶DEM控制器430。二阶DEM控制器430可以通过使用最低有效位以确定是否向一个或多个支路416.1-416.N中的字添加1或0而执行动态元件匹配。1或0可经由各自的加法器420.1-420.N添加到一个或多个支路416.1-416.N的字。在这样的布置中，对最低有效位执行DEM允许DEM即使在低电平信号也是有效的。
分路电路400可包括动态增强器电路440，以增加数据活动。输入信号410可以被提供给动态增强器电路440，以确定该数据活动是否应通过向两个或多个支路416.1-416.N增加信号而增强。动态增强器电路440可以通过经由相应加法器450.1-450.N向一个或多个支路添加1和向相同数目的支路添加-1而提高数据活动。
如图4所示，DEM控制器430接收输入信号410的最低有效位，并使用这些位来在支路416.1-416.N的分路信号执行动态元件匹配。该DEM控制器430可向每个支路416.1-416.N增加值。该DEM控制器430可是2阶DEM并执行基于矢量的失配整形。DEM控制器430可以包括多个二阶调制器(例如，4个调制器)和矢量量化器，以确定应提供给每个支路416.1-416.N的值。
动态增强器电路440可以处理输入信号，以确定有输入信号中是否有足够的数据活动。如果确定没有足够的活动，动态增强器电路440可以改变在两个或更多支路416.1-416.N值，以增加活动。动态增强器电路440可以增加数据活动，同时保持所述数字值保持不变。例如，动态增强器电路440可以向一个支路电路添加1并向电路的其它支路添加-1。+1可被添加到具有最高排名字的支路，以及-1可被添加到具有最低排名字的支路。在另一个实施例中，为了最大化数据活动，动态增强器电路440可以向一半的支路添加1和向支路的另一半添加-1。通过增加数据活动，动态增强器电路440可以增加该电路中的热噪声。然而，由于动态增强器电路440的操作，失配整形的效果可得到改进。这种平衡在设计者的完全控制下。
活动等级可基于输入信号410的最低有效位(例如，两个最低有效位)的值和/或通过比较输入信号410的值和预定值来确定。例如，如果两个最低有效位均为零，活动等级可确定是不足够的。在另一个实施例中，如果预定数的最低有效位是零以及输入信号值等于或低于预定阈值，则活动等级可确定是不足够的。在另一个实施例中，如果预定数的最低有效位是零以及输入信号值等于或在-3和3的范围内，活动等级可确定是不充分的。
在检测低数据活动的预定次数后，动态增强器电路440可增加数据活动。例如，动态增强器电路440可被配置为在增加数据活动之前连续检测低活动四次。在具有多个层的实施例中，在增加数据活动之前需要被检测的低活动的次数可为每一层设定不同的值。例如，在第一层中，动态增强器电路440可以被配置为每次确定低数据活性时增加数据活动，以及在第二层中，动态增强器电路440可以被设置为如果连续四次确定低数据活动则增加数据活动。
分路电路400中支路416.1-416.N的数目可以根据所输入字的大小、具有DEM DAC电路400的层数或硬件要求。如果支路数N显著增加，硬件的要求变高。在如下所示的一个实施例中，输入信号可以在每个层被分成四个支路。将输入信号分路成四个支路可以允许管理硬件要求。
虽然，DEM控制器430和动态增强器电路440在图4中分别示出，DEM控制器430和动态增强器电路440可以一起提供，以及DEM控制器430和动态增强器电路440的组合信号可以通过各自的加法器420.1-420.N被发送到一个或多个支路416.1-416.N。在这样的配置中，发送到支路416.1-416.N的信号可以是-1，0或1。
如上文关于图3所讨论的，多个分路电路400可在树形结构图案中组成成多个层。组合结构中的层数可取决于支路的数量和/或在输入信号中的位数。
图5和6示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性分路电路。图5示出第一分路电路400，和图6示出可组合以处理5位输入信号的第二分路电路600。所述第一DEM分路电路500和第二分路电路600可在两层结构中使用。在第一层中，单个第一分路电路500可接收输入信号510。在第二层中，第一分路电路500的每个输出可被提供为第二分路电路600的输入。因此，四个第二分路电路600可以接收第一分路电路500的输出中的一个。
在图5中所示，第一分路电路500可以包括四个支路516.1-516.4、二阶DEM控制器530、动态增强电路540和加法器520.1-520.4和550.1-550.4。5位输入信号可被分路成3个最高有效位512(它们被提供给四个支路516.1-516.4的每个)和2个最低有效位514(它们被提供到二阶DEM控制器530)。输入信号也被提供给动态增强电路540。
第2阶DEM控制器530可以通过使用输入信号的两个最低有效位，以确定是否要添加1或0到每个支路516.1-516.4而执行动态元件匹配。1或0可经由各自加法器520.1-520.4添加到支路516.1-516.4中的字。
第一分路电路500可包括动态增强器电路540，以增加数据活动。动态增强器电路540被配置为基于输入信号510而确定数据活动是否应通过向两个或多个支路516.1-516.4增加信号。动态增强器电路540可以通过经由相应加法器550.1-550.4向一个或多个支路添加1和向相同数目的支路添加-1而增加数据活动。如上文关于图4所讨论的，动态增强器电路540可以向支路延迟添加值，直到对于预定数量的输入信号检测低数据活动。
在动态元件匹配和动态增强之后，分路电路500中每个支路516.1-516.4的输出信号560是4位信号。各输出信号560可以被提供到第二分路电路600，如图6所示。
如图6所示，第二分路电路600可以包括四个支路616.1-616.4、二阶DEM控制器630和加法器620.1-620.4。四位的输入信号可被分路为2个最高有效位612(它们被提供给每一个四个支路616.1-616.4)以及2个最低有效位614(它们被提供到二阶DEM控制器630)。输入信号也被提供给动态增强电路640。
第2阶DEM控制器630可以通过使用输入信号的两个最低有效位执行动态元件匹配，以确定是否要添加1或0到每个支路616.1-616.4。1或0可经由相应加法器620.1-620.4添加到支路616.1-616.4的字。
第二分路电路600可以包括可选的动态增强器电路640，以增加数据活动。动态增强器电路640被配置为基于输入信号610确定数据活动是否应通过增加信号到两个或多个支路616.1-616.4来提供。动态增强器电路640可以通过经由相应加法器650.1-650.4添加1至一个或多个支路和添加-1至相同数目分的支而增加数据活动。
图7示出图5和6所示的分路电路500、600所处理的输入信号的树图。的输入信号710可以被提供到第一层，其中DEM DAC电路720(其可以是图5所示的分路电路500)执行输入信号710的噪声整形分路。5位输入信号可被分成四个支路，并在动态元件匹配和/或动态增强之后，在每一个输出产生四位信号。第一层的输出可被提供给第二层，其中第一层的每个支路的输出被提供给第二层中的DEM DAC电路730.1-730.4。每个DEM DAC电路730.1-730.4可以是图6所示的分路电路600。在每个DEM DAC电路730.1-730.4中，4位输入信号可被分成四个支路。在动态元件匹配和/或动态增强之后，在每个输出端760产生两位的信号。DEM DAC电路730.1-730.4的每两位输出信号可以是提供给三电平单位元件的元件选择信号，该三电平单位元件可以是正选择、负选择或未选中。
图8示出根据本公开的示例性实施例可应用的多层DEM DAC电路的架构。该多层DEM DAC电路800可以包括在多个层(例如，X层)中的一个或多个DEM DAC电路400，如图4中所示。在每一层中，DEM DAC电路可以提供输出的集群，其每一个被提供作为下层中多个DEMDAC电路的不同DEM DAC电路的输入。最后一层的X输出850的集群可以是两位的字，代表三电平信号(例如，-1，0，1)。
多层的DEM DAC电路800中的第一层可以包括分配器812，其接收多位输入信号810。分配器812可以提供输入信号到DEM和/或动态增强器电路814。以执行分配器812中每个支路的动态元件匹配和/或动态增强。
在分配器812中每个支路的输出816可提供到第二层中的不同分配器822。在第二层中的每个分配器822可以具有DEM和/或动态增强器电路824。分配器822可以提供输入信号到DEM和/或动态增强器电路824，以执行分配器822的每个支路上的动态元件匹配和/或动态增强。
最后层X、分配器、DEM和动态增强器电路可以从前面的层接收输出信号，并执行输入信号的噪声整形分路和每个支路上的动态元件匹配和/或动态增强。最后一层X的输出850可以是两位的字，代表三电平信号(例如，-1，0,1)。最后一层X的输出850可以是提供到三电平单位元件的元件选择信号，所述三电平单位元件可正选择、负选择或不选择。
图9示出根据本发明实施例对输入信号执行噪声整形分路的方法。如图9所示，该方法可以包括将输入信号分配到多个支路(方框910)。所述输入信号的最高有效位可以分配到多个支路。该方法可以基于输入信号执行动态元件匹配(方框920)。该输入信号的最低有效位(例如，两个最低有效位)可用于执行动态元件匹配。基于动态元件匹配，值的结果(例如，0或1)可添加到多个支路的字(方框930)。
该方法可包括执行动态增强(方框950)。如果确定在输入信号中存在数据活动不足，可执行动态增强(方框940)。动态增强(框950)可以增加数据活动，并同时保持所述数字值不变。例如，在动态增强(方框950)中，1可被添加到电路中的一个支路，-1可被添加到电路的另一支路以保持数字值不变(方框960)。+1可被添加到具有最高排名字的支路，和-1可被添加到具有排名最低字的支路。在另一个实施例中，为了最大化数据活动，1可被添加到一半的支路，以及-1可被添加到该支路的另一半。
该方法900可以通过在多个层分析信号进行。在第一层中，方法800可对输入信号执行。在接下来的层中，该方法800可以从第一层对每个输出信号执行。在最后的层中，该方法可以执行，使得输出信号是表示三电平信号的双位信号(例如，-1，0，1)。从最后层的每个输出信号可以是提供给三电平单位元件的元件选择信号，所述三电平单位元件可以正选择、负选择或不选择。
另外，在上述的说明中，出于解释的目的，许多具体细节被阐述以便提供彻底理解本发明的概念。作为本说明书的一部分，一些结构和设备可已被示于框图的形式，以免模糊本发明。在说明书中参考“一个实施例”或“实施例”意味着结合在至少一个本发明实施例中包括的实施例所述的特定特征、结构或特性，描述特性被包括，并且对于“一个实施例”或“实施例”的多个引用不应被理解为必然都指同一实施例。
本文所描述方法的一个或多个示出操作可以在计算机程序中实现，该计算机程序可存储在具有指令来编程系统以执行操作的存储介质上。存储介质可以包括(但不限于)任何类型的盘，包括软盘、光盘、压缩盘只读存储器(CD-ROM)、可擦写光盘(CD-RW)和磁光盘、半导体器件，诸如只读存储器(ROM)、随机存取存储器(RAM)、诸如动态和静态RAM、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、磁或光卡，或任何类型的适于存储电子指令的介质。其他实施例可以被实现为由可编程控制装置执行的软件模块。
如在本公开内容中的任何实施例所用，“电路”可以包括例如单独地或以任何组合地模拟电路、数字电路、硬连线电路、可编程电路、状态机电路和/或固件，其存储由可编程电路执行的指令。另外，在本文中的任何实施例中，电路可以被体现为和/或一个或多个集成电路的一部分。
尽管这些方法示出和描述包括一系列步骤，但应理解，本公开内容的不同实施例并不受以下步骤的所示顺序的限制，因为一些步骤可以不同的顺序发生，和除了此处示出和描述的其他一些并发步骤。此外，并非所有示出的步骤需要根据本发明实施方法。此外，可以理解，这些过程可以与设备和图示的系统相关联地实施，本文描述的以及在关联与未示出的其他系统。
应当理解，在任何实际实施方式的发展(如在任何开发项目)，大量的决定必须做出以实现开发者的特定目标(例如，符合与系统和业务相关的约束)，并且这些目标将从一个实施方式到另一个变化。还应当认识，这种开发努力可以是复杂和耗时的，但是对于本公开的益处的本领域普通技术人员仍然是例行任务。

Claims (23)

1.一种数模转换器，包括：
多个单位单元，每个单位单元都响应于相应的控制信号以多电平向共同输出提供电信号；
包括多个支路的控制系统，其向相应的单位单元提供所述控制信号，每个支路接收输入信号的多个最高有效位；和
动态元件匹配电路，接收所述输入信号的多个最低有效位，以产生相应的输出信号到所述控制系统；其中
每个支路包括相应的加法器，所述加法器具有用于所述输入信号的所述最高有效位和所述动态元件匹配电路的相应输出的输入端；
其中，所述动态元件匹配电路包括动态增强电路，用以通过将信号添加到所述多个支路中的两个或更多个支路来增加由所述多个支路向所述多个单位单元所提供的所述控制信号中的数据活动，而不改变由所述多个支路的所述控制信号所表示的数字值。
2.如权利要求1所述的数模转换器，其中，如果确定所述输入信号中存在数据活动不足，则所述动态增强电路增加数据活动。
3.如权利要求1所述的数模转换器，其中，如果确定在所述输入信号中存在数据活动不足达预定次数，则所述动态增强电路增加所述控制信号中的数据活动。
4.如权利要求1所述的数模转换器，进一步包括：
多个动态增强加法器，耦合到所述多个支路，如果确定存在数据活动等级不够，则所述动态增强电路经由动态增强加法器将值添加到至少两个支路。
5.如权利要求4所述的数模转换器，其中，如果确定存在数据活动等级不够，则值被添加到每个支路。
6.如权利要求1所述的数模转换器，所述动态元件匹配电路执行基于向量的失配整形。
7.如权利要求1所述的数模转换器，其中，基于所述控制信号，所述多个单位单元中的每个被正选择、负选择或不选择。
8.如权利要求1所述的数模转换器，其中所述输入信号是4位字，并且从每个支路到所述多个单位单元中的每个单位单元的所述控制信号是二位字。
9.一种多位数模转换器，包括：
多个单位单元，每个单位单元都响应于相应的控制信号以多电平向共同输出提供电信号；
具有多层支路电路的控制系统，每个支路电路包括：
动态元件匹配电路，接收输入码的多个最低有效位，以产生相应的输出信号给所述控制系统；
多个支路，每个支路都接收对于相应层的输入码的最高有效位，并具有用于所述层的输入信号的所述最高有效位和来自所述动态元件匹配电路的相应输出的加法器；其中：
数字到模拟转换器的输入信号被输入到第1层，作为该层的输入码，
从之前的层的输出信号获取其他层的输入码，以及
最后一层的输出信号能够被输入到单位单元作为控制信号；
其中，一些层的支路电路中的所述动态元件匹配电路包括动态增强电路，用以通过将信号添加到所述多个支路中的两个或更多个支路，来增加由所述多个支路向所述多个单位单元所提供的所述控制信号中的数据活动，而不改变由所述多个支路的所述控制信号所表示的数字值。
10.如权利要求9所述的多位数模转换器，其中，所述单位单元是三电平单位元件。
11.如权利要求10所述的多位数模转换器，其中，所述三电平单位元件基于相应的控制信号被正选择、负选择或不选择。
12.如权利要求10所述的多位数模转换器，其中：
所述控制系统包括两层；
所述输入信号是5位的字；和
从每个第二级支路到三电平单位元件的控制信号是二位字。
13.如权利要求9所述的多位数模转换器，其中，所述控制系统的第一层进一步包括动态增强电路，以增加由第一层中的所述多个支路提供的第一层输出信号的数据活动。
14.如权利要求13所述的多位数模转换器，所述动态增强电路确定输入信号中是否存在足够的数据活动等级，并且如果确定在输入信号中存在数据活动不足达预定次数，则增加在该第一层输出信号中的数据活动。
15.如权利要求14所述的多位数模转换器，其中，如果确定存在数据活动等级不够，则值被添加到第一层中的每个支路。
16.如权利要求9所述多位数模转换器，其中所述控制系统中的每一层都包括动态增强电路以增加输入码中的数据活动。
17.如权利要求16所述的多位数模转换器，其中所述动态增强电路确定在输入码中是否存在足够的数据活动等级，并且如果确定存在数据活动不足达预定次数，则增加所述控制信号中的数据活动。
18.如权利要求9所述的多位数模转换器，其中，所述动态元件匹配电路执行基于矢量的失配整形。
19.一种多位数模转换器，包括：
第一层，其包括：
包括四个第一层支路的第一控制系统，每个支路接收输入信号的三个最高有效位并提供第一层输出信号，
第一层动态元件匹配电路，基于输入信号的两个最低有效位执行动态元件匹配，并添加值到所述第一层支路中的至少一个，以及
动态增强电路，用于在确定输入信号中存在数据活动不足的情况下，通过将值添加到第一层支路而增加第一层输出信号中的数据活动；和
第二层，其包括四个输出群集，每个群集耦合到第一层支路中的一个支路，以接收第一层输出信号中的一个，每个输出群集包括：
第二层控制系统，包括四个第二层支路，每个支路接收第一层输出信号的两个最高有效位并提供第二层控制信号，
第二层动态元件匹配电路，基于所述第一层输出信号的最低有效位执行动态元件匹配并将值添加到第二层支路中的至少一个控制信号，以及
耦合到提供控制信号的所述第二层支路的四个三电平单位元件。
20.如权利要求19所述的多位数模转换器，其中，所述三电平单位元件被正选择、负选择或不选择。
21.一种执行数字输入信号的噪声整形分路的方法，包括：
分配输入信号的最高有效位到控制系统的多个支路；
基于所述输入信号的最低有效位的值，执行动态元件匹配；
添加所述动态元件匹配的结果到所述多个支路；
确定所述输入信号中是否存在数据活动不足；
如果确定在所述输入信号中存在数据活动不足，则通过将值添加到所述多个支路而执行动态增强以增加数据活动，同时保持所述数字值保持不变。
22.如权利要求21所述的方法，进一步包括提供所述多个支路的输出到多个三电平单位元件，所述多个三电平单位元件基于第二组支路中的每个的输出值被正选择、负选择或不选择。
23.如权利要求21所述的方法，进一步包括：
分配所述多个支路的输出信号的最高有效位到第二组支路；
基于所述输出信号的最低有效位的值，执行动态元件匹配；
将动态元件匹配的结果添加到第二组支路；和
提供所述第二组支路的输出到多个三电平单位元件，所述多个三电平单位元件基于第二组支路中的每个的输出值被正选择、负选择或不选择。
CN201380062364.6A 2012-11-30 2013-11-20 增强的二阶噪声整形分路和动态元件匹配技术 Active CN104813587B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261731970P 2012-11-30 2012-11-30
US61/731,970 2012-11-30
US13/774,700 2013-02-22
US13/774,700 US8842032B2 (en) 2012-11-30 2013-02-22 Enhanced second order noise shaped segmentation and dynamic element matching technique
PCT/US2013/071006 WO2014085161A1 (en) 2012-11-30 2013-11-20 Enhanced second order noise shaped segmentation and dynamic element matching technique

Publications (2)

Publication Number Publication Date
CN104813587A CN104813587A (zh) 2015-07-29
CN104813587B true CN104813587B (zh) 2018-04-10

Family

ID=50824896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380062364.6A Active CN104813587B (zh) 2012-11-30 2013-11-20 增强的二阶噪声整形分路和动态元件匹配技术

Country Status (5)

Country Link
US (1) US8842032B2 (zh)
EP (2) EP3190709A1 (zh)
KR (1) KR101692513B1 (zh)
CN (1) CN104813587B (zh)
WO (1) WO2014085161A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300311B2 (en) * 2014-04-02 2016-03-29 Amlogic Co., Ltd. Dynamic element matching methods and apparatuses
US9397676B1 (en) 2015-09-29 2016-07-19 Analog Devices, Inc. Low power switching techniques for digital-to-analog converters
US9484947B1 (en) 2015-09-29 2016-11-01 Analog Devices, Inc. Variable length dynamic element matching in digital-to-analog converters
US10511321B2 (en) * 2016-02-25 2019-12-17 Ams Ag Digital-to-analog converter and method for digital-to-analog conversion
US9735799B1 (en) 2016-07-29 2017-08-15 Analog Devices, Inc. Envelope-dependent noise-shaped segmentation in oversampling digital-to-analog converters
US9954547B1 (en) * 2017-08-03 2018-04-24 Macom Connectivity Solutions, Llc High frequency digital-to-analog conversion by time-interleaving without return-to-zero
CN109995367B (zh) * 2017-12-29 2022-12-06 瑞昱半导体股份有限公司 数模转换器装置
KR102440369B1 (ko) * 2018-01-22 2022-09-05 삼성전자주식회사 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법
US10305504B1 (en) * 2018-04-17 2019-05-28 MACOM Technology Solutions Holding, Inc. High frequency digital-to-analog conversion by interleaving without return-to-zero
CN111224665B (zh) * 2020-01-17 2024-02-09 聚辰半导体股份有限公司 减小音频数模转换器中动态器件匹配资源的装置和方法
US12119833B2 (en) * 2022-07-29 2024-10-15 Analog Devices, Inc. Data-weighted element mismatch shaping in digital to analog converters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023728A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Method and apparatus for mismatched shaping of an oversampled converter
CN1535503A (zh) * 2001-06-27 2004-10-06 诺基亚有限公司 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9209498D0 (en) * 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
US5684482A (en) 1996-03-06 1997-11-04 Ian A. Galton Spectral shaping of circuit errors in digital-to-analog converters
US6795003B2 (en) * 2003-01-30 2004-09-21 Broadcom Corporation Hardware-efficient implementation of dynamic element matching in sigma-delta DAC's
US6867721B1 (en) * 2003-09-23 2005-03-15 Realtek Semiconductor Corp Spectral shaping dynamic encoder for a DAC
JP3819010B2 (ja) * 2004-06-30 2006-09-06 日本テキサス・インスツルメンツ株式会社 デジタルエンコーダ、および、それに用いたデジタルアナログ変換器
US7079063B1 (en) 2005-04-18 2006-07-18 Analog Devices, Inc. System and method for tri-level logic data shuffling for oversampling data conversion
KR100911427B1 (ko) * 2007-11-08 2009-08-11 한국전자통신연구원 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기
US7777658B2 (en) 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
CN104901693B (zh) * 2009-12-09 2018-07-10 株式会社特瑞君思半导体 选择装置
TWI439056B (zh) * 2010-03-22 2014-05-21 Mstar Semiconductor Inc 動態元件匹配方法及系統

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023728A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Method and apparatus for mismatched shaping of an oversampled converter
CN1535503A (zh) * 2001-06-27 2004-10-06 诺基亚有限公司 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置

Also Published As

Publication number Publication date
WO2014085161A1 (en) 2014-06-05
US20140152480A1 (en) 2014-06-05
CN104813587A (zh) 2015-07-29
EP2926459A4 (en) 2016-07-27
KR101692513B1 (ko) 2017-01-03
KR20150079801A (ko) 2015-07-08
EP2926459B1 (en) 2018-03-14
US8842032B2 (en) 2014-09-23
EP3190709A1 (en) 2017-07-12
EP2926459A1 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
CN104813587B (zh) 增强的二阶噪声整形分路和动态元件匹配技术
CN110209375B (zh) 一种基于radix-4编码和差分权重存储的乘累加电路
CN103227642B (zh) 逐次逼近寄存器模数转换器
CN103684459B (zh) 连续渐进式模拟数字转换器及模拟数字转换方法
US5404142A (en) Data-directed scrambler for multi-bit noise shaping D/A converters
CN107636640A (zh) 具有求反指示符的点积引擎
JP2002504277A (ja) 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器
CN104901693B (zh) 选择装置
CN114912608B (zh) 一种适用于双场量子密钥分发系统的全局相位跟踪预测方法
US20120226725A1 (en) Method and system for generating random numbers
US7304593B2 (en) Linearization circuit with digital element matching for digital-to-analog converters
CN115329714A (zh) 基于数模混合标准单元库的模数转换器敏捷设计方法
CN106899304A (zh) 一种基于数据权重平均化方法的多比特sigma‑delta调制器及调制方法
CN108631784B (zh) 一种用于逐次逼近模数转换器的片上电容组置换方法
US7333042B2 (en) Method and system for digital to analog conversion using multi-purpose current summation
Osipov et al. Behavioral model of split capacitor array DAC for use in SAR ADC design
US10833687B1 (en) Digital to analog circuit
CN101677246A (zh) 具有取样频率转换的数模转换系统及其取样频率转换方法
CN108832932A (zh) 一种sigma delta调制器及动态元件匹配方法
KR20230036815A (ko) 곱셉 누적기를 이용한 컴퓨팅 장치 및 방법
Vogels et al. Modeling and simulation of a sigma-delta digital to analog converter using VHDL-AMS
CN102201814B (zh) 动态元件匹配方法及系统
CN114187944A (zh) 一种基于ReRAM的权值矩阵处理方法及装置
TW202429272A (zh) 乘積累加連續近似之裝置及方法
Zhang et al. Multi‐step incremental ADC with extended binary counting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant