CN109995367B - 数模转换器装置 - Google Patents

数模转换器装置 Download PDF

Info

Publication number
CN109995367B
CN109995367B CN201811040364.7A CN201811040364A CN109995367B CN 109995367 B CN109995367 B CN 109995367B CN 201811040364 A CN201811040364 A CN 201811040364A CN 109995367 B CN109995367 B CN 109995367B
Authority
CN
China
Prior art keywords
signal
circuit
digital
analog converter
control signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811040364.7A
Other languages
English (en)
Other versions
CN109995367A (zh
Inventor
陈志龙
黄诗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW106146610A external-priority patent/TWI645684B/zh
Priority claimed from TW107129155A external-priority patent/TWI672908B/zh
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN109995367A publication Critical patent/CN109995367A/zh
Application granted granted Critical
Publication of CN109995367B publication Critical patent/CN109995367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Abstract

数模转换器装置包含数模转换器电路系统、校正电路系统与随机化电路系统。数模转换器电路系统包含第一以及第二数模转换器电路。第一数模转换器电路用以根据输入信号中的复数个最低有效位元产生第一信号。第二数模转换器电路输出第二信号。校正电路系统比较第一信号与第二信号，以校正第二数模转换器电路。随机化电路系统随机化输入信号中的复数个最高有效位元，以产生复数个控制信号，其中第二数模转换器电路用以根据该些最高有效位元或该些控制信号以产生该第二信号。

Description

数模转换器装置
技术领域
本案是有关于一种数模转换器装置，且特别是有关于具有校正机制以及随机化技术的数模转换器装置。
背景技术
数模转换器常见于各种电子装置中。在相关技术中，受限于制程变异、电路的非理想特性等等因素，数模转换器的线性度无法提升。如此，数模转换器在实现上较难符合当前的速度与解析度要求。
发明内容
为了解决上述问题，本案的一实施方式提供一种数模转换器装置，其包含数模转换器电路系统、校正电路系统与随机化电路系统。数模转换器电路系统包含第一数模转换器电路以及第二数模转换器电路。第一数模转换器电路用以根据一输入信号中的复数个最低有效位元产生一第一信号。第二数模转换器电路用以输出一第二信号。校正电路系统用以比较该第一信号与该第二信号，以校正该第二数模转换器电路。随机化电路系统用以随机化该输入信号中的复数个最高有效位元，以产生复数个第一控制信号，其中该第二数模转换器电路更用以根据该些最高有效位元或该些第一控制信号以产生该第二信号。
综上所述，本案提供的数模转换器装置同时采用校正机制以及随机化机制，以改善数模转换器装置于低频与高频上的线性度，同时随机化机制可仅针对部分位元设置，以节省电路面积并满足高速操作的需求。
附图说明
本案所附附图的说明如下：
图1为根据本案的一些实施例所绘示的数模转换器装置的示意图；
图2为根据本案一些实施例所绘示的数模转换器装置的另一设置示意图；
图3为根据本案的一些实施例所绘示的图1～2中随机化电路系统的电路示意图；
图4为根据本案的一些实施例所绘示的图1中随机化电路系统的电路示意图；以及
图5为根据本案的一些实施例所绘示的图1中随机化电路系统的电路示意图。
具体实施方式
下文系举实施例配合所附附图作详细说明，但所提供的实施例并非用以限制本案所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本案所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为便于理解，下述说明中相同或相似的元件将以相同的符号标示来说明。
另外，关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
在本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个电晶体与/或一或多个主被动元件按一定方式连接以处理信号的物件。
为易于理解，本案各附图中的类似元件将被指定为相同标号。
参照图1，图1为根据本案的一些实施例所绘示的数模转换器(digital-to-analogconverter,DAC)装置100的示意图。
DAC装置100包含多工器电路系统110、DAC电路系统120、校正电路系统130以及随机化电路系统140。多工器电路系统110接收数据信号DIN、测试信号DT以及模式控制信号CAL，并根据模式控制信号CAL选择性地输出数据信号DIN或测试信号DT中之一者为输入信号SIN。例如，当操作于一般模式时，模式控制信号CAL具有第一逻辑值。响应于此第一逻辑值，多工器电路系统110输出数据信号DIN为输入信号SIN。或者，当操作于校正模式时，模式控制信号CAL具有第二逻辑值。响应于此第二逻辑值，多工器电路系统110输出测试信号DT为输入信号SIN。
DAC电路系统120耦接至多工器电路系统110，以接收输入信号SIN。DAC电路系统120包含DAC电路121以及DAC电路122。DAC电路121用以根据输入信号SIN中的N个最低有效位元(least significant bit,LSB)产生信号AO1。DAC电路122用以根据输入信号SIN的M个最高有效位元(most significant bit,MSB)产生信号AO2。
在一些实施例中，DAC电路系统120可由电流导向式(current-steering)DAC电路实现。电流导向式DAC电路可由多个具有不同电流比例的单位电流源电路实施，其中该些单位电流源电路可依据输入信号SIN启动，以输出相应的电流信号来做为信号AO1或AO2。在此些实施例中，DAC装置100更包含电阻RO1～RO2。电阻RO1～RO2分别耦接至多个DAC电路121与122的多个输出端，以将多个信号AO1与AO2之总和转换成电压形式的模拟输出SOUT。
上述仅以电流导向式DAC为例说明，其他各种类型的DAC也可用来实施DAC电路系统120。此外，以下提及的编码方式仅用于示例，本案并不以此为限。
在一些实施例中，校正电路系统130耦接至DAC电路系统120，并用以在校正模式下基于信号AO1与AO2校正DAC电路122。在一些实施例中，校正电路系统130包含检测电路131、数字控制器电路132以及DAC电路133。
检测电路131耦接至DAC电路121～122的多个输出端，以接收信号AO1与AO2。在一些实施例中，检测电路131用于比较信号AO1与信号AO2，以产生检测信号SD。在一些实施例中，检测电路131可由电流比较器实现，但本案并不以此为限。
数字控制器电路132耦接至多工器电路系统110与检测电路131。在一些实施例中，数字控制器电路132设置有一记忆体(未绘示)，其用以储存预设的测试信号DT，以在操作模式下提供测试信号DT至多工器电路系统110。在一些实施例中，数字控制器电路132更响应于检测信号SD来执行一校正演算法，以产生校正信号S1。关于校正演算法的操作将于后述段落说明。
DAC电路133耦接至DAC电路122与数字控制器电路132。在一些实施例中，DAC电路133用以根据校正信号S1输出补偿信号SP，以校正DAC电路122。例如，在图1中，若DAC电路122为多个单位电流源所实施的电流导向式DAC，补偿信号SP可直接输入至DAC电路122，以修正其对应单位电流源的偏压。如此，可等效校正DAC电路122所输出的信号AO2。
或者，参照图2，图2为根据本案一些实施例所绘示的DAC装置100的另一设置示意图。相较于图1，在此例中，DAC电路133耦接至DAC电路122之输出。DAC电路133可由电流导向式ADC实现，并用以根据校正信号S1开启内部对应的单位电流源，以产生对应的电流信号(即补偿信号SP)至DAC电路122的输出。如此一来，补偿信号SP可与信号AO2直接相加，以等效修正DAC电路122的偏移。在一些实施例中，DAC电路133的解析度高于DAC电路122的解析度。
以下将说明校正电路系统120的相关操作，但本案并不以下列例子为限。
如先前所述，在一些实施例中，DAC电路121与122每一者皆由电流导向式DAC实现。于此些实施例中，处理LSB的DAC电路121中的多个单位电流源(后称理想电流源)以及处理MSB的DAC电路122中的多个单位电流源(后称待校电流源)之间具有一对应比例。举例而言，若LSB以二进制码(binary code)编码且MSB以热码(thermometer code)编码，则多个理想电流源的多个电流(后称电流ILSB)依序相差2倍，多个待校电流源的数量为(2M-1)个，M为MSB的位元数，且多个电流ILSB的总和应等于单一个待校电流源的电流后称(电流IMSB)。亦即，ΣILSB＝IMSB(后称式1)。
因此，当操作于校正模式时，数字控制器电路132可输出具有特定位元值的测试信号DT。于初次测试时，测试信号DT的低权重位元值(即LSB)皆为1，而测试信号DT的高权重位元值(即MSB)中一对应者为1。在此条件下，所有的理想电流源皆会导通而输出全部电流ILSB以作为信号AO1，且一对应的待校电流源会导通而输出单一电流IMSB以作为信号AO2。借助此设置方式，检测电路131可比较信号AO1与信号AO2，以确认两者是否符合式(1)。若不符合式(1)，检测电路131可输出相应的检测信号SD。
再者，数字控制器电路132可响应于检测信号SD来执行一校正演算法(例如为二元搜索法或逐渐逼近法)来产生对应的校正信号S1，以控制DAC电路133输出对应的补偿信号SP。例如，DAC电路133产生补偿信号SP来调整待校电流源的偏压(如图1所示)。或者，DAC电路133依据校正信号S1导通其对应的内部单位电流源来输出对应电流信号为补偿信号SP，以直接补偿信号AO2(如图2所示)。换言之，在图2的实施例中，式(1)可修正为ΣILSB＝IMSB+SP。如此，借助逐次执行一或多次操作，数字控制器电路132可决定该单一待校电流源须修正的偏移量，并记录其对应的校正信号S1至其记忆体(未绘示)内。
在记录到一个待校电流源所对应的补偿信号SP后，数字控制器电路132可将测试信号DT的MSB中的该对应者更新为0，并将测试信号DT的MSB中之次一对应者更新为1，并再次执行上述操作。依此类推，数字控制器电路132可借助查找表等方式纪录所有待校电流源所对应的校正信号S1。如此一来，当DAC电路122中的一待校电流源被启动时，数字控制电路132可输出对应校正信号S1，以控制DAC电路133产生对应的补偿信号SP来修正DAC电路122。藉此，DAC电路122的静态错误可以被改善。
需说明的是，为易于理解，图1～2中的信号AO1～AO2与补偿信号SP以简化方式呈现。于实际应用中，信号AO1可为DAC电路121所输出的多个电流(或电压)信号(如为电流ILSB)之总和，信号AO2可为DAC电路122所输出的多个电流(或电压)信号(如为电流IMSB)之总和，且补偿信号SP可为DAC电路133所输出的多个电流(或电压)信号的总和。随着信号形式的不同，检测电路131亦可采用不同电路设置来判断上述式(1)是否成立。举例而言，当上述信号皆为电流信号时，检测电路131可由电流比较器以及切换电路实现。切换电路可用来对调信号AO1～AO2所对应之电流信号的传递路径，以利电流比较器获取足够资讯来判断式(1)是否成立。或者，当上述信号皆为电压信号时，检测电路131亦可由模数转换器电路实现。
借助校正电路系统130，DAC电路122中之单位元件(例如为待校电流源)因制程变异等影响所产生的偏移可以被校正，以提高DAC电路122的解析度与线性度。上述操作仅以电流导向式DAC以及二元搜索法为例说明，但本案并不以此为限。各种类型的DAC架构(例如：电阻式、电容式等等)以及校正演算法皆为本案所涵盖之范围。
继续参照图1，随机化电路系统140耦接至多工器电路系统110以及DAC电路122之间。随机化电路系统140用以根据输入信号SIN的最高有效位元MSB执行一随机化演算法，以产生多个控制信号SC。DAC电路122更根据多个控制信号SC产生信号AO2。
在一些实施例中，随机演算法包含数据权重平均(data weighted averaging,DWA)或动态元件匹配(dynamic element matching,DEM)。上述演算法可用于降低DAC电路122的不匹配(例如包含单位电流源于低频的不匹配、时间点不匹配等等)，以改善DAC电路122的动态错误。
在一些相关技术中，仅直接采用单独的DAC电路来转换输入信号SIN。在此些技术中，DAC电路的线性度在低频会受到由单位电流源不匹配所引起的静态错误影响而变低，并在中高频时会受到时序偏移与/或有限输出阻抗等动态错误影响而变低。在另一些相关技术中，更单独采用校正电路来改善DAC电路于低频时的线性度。然而，在此些技术中，DAC电路在高频的线性度仍无法改善。在又一些相关技术中，随机化电路被采用以改善DAC电路在高频的线性度。于此些技术中，随机化电路须针对DAC电路所输出的所有位元(即M+N个位元)进行随机化。在这些技术中，需要较多的电路元件来处理每一位元的信号，使得电路面积变大。此外，越多的电路元件代表随机化电路中的临界路径更长。如此一来，线路延迟时间变长而使DAC电路较难符合高速操作的要求。
相较于上述多种相关技术，本案同时采用校正电路系统130以及随机化电路系统140来分别改善DAC电路122的静态错误以及动态错误，其中随机化电路系统140设置以仅随机化输入信号SIN的部分位元(即M位元的MSB)。藉此，可同时改善DAC电路于低频以及高频的线性度，并同时降低随机化电路系统140的电路元件、面积以及延迟时间。
在一些实施例中，DAC装置100更包含多个开关SW1～SW4。开关SW1与SW2分别耦接至DAC电路系统120的多个输出端以及电阻RO1～RO2。开关SW3耦接于DAC电路122的输入端与多工器电路系统110之间。开关SW4耦接于随机化电路系统140与多工器电路系统110之间。
当操作于校正模式时，开关SW1、SW2与SW4响应于模式控制信号CAL’而不导通，且开关SW3响应于模式控制信号CAL导通，其中模式控制信号CAL’为模式控制信号CAL之互补信号。如此，在校正模式下，输入信号SIN的MSB可通过开关SW3传送至DAC电路122，且信号AO1与AO2可正确地传送至检测电路131。或者，当操作于一般模式时，开关SW3响应于模式控制信号CAL而不导通，且开关SW1、SW2与SW4响应于模式控制信号CAL’导通。如此，在一般模式时，输入信号SIN的MSB可通过开关SW4传送至随机化电路系统140，且信号AO1～AO2可传送至电阻RO1～RO2。
上述多个开关SW1～SW4的设置方式仅为示例，但本案并不以此为限。在一些实施例中，DAC装置100可先操作于校正模式，并在DAC电路122校正完后在操作于一般模式。换言之，随机化电路系统140的操作是在DAC电路122被校正后执行。或者，在一些实施例中，可在不设置开关SW3～SW4下，校正电路系统130以及随机化电路系统140可于校正模式下同时操作。
参照图3，图3为根据本案的一些实施例所绘示的图1～2中随机化电路系统的电路示意图。
在图3中，随机化电路系统140执行DWA演算法，其中M设定成3，但本案并不以此为限。随机化电路系统140包含桶式(barrel)移位器310、暂存器320、控制电路330以及映射电路340。
桶式移位器310包含多个移位器311～313。在一些实施例中，多个移位器311～313可由多个多工器电路实现，其中该些多工器根据对应的控制信号C0、C1以及C2进行切换。移位器311耦接至图1中的多工器电路系统以接收M位元(此例，M＝3)的MSB(即图1中的M1～M3)。多个移位器311～313分别根据多个控制信号C0、C1与C2以依序对M位元的MSB进行移位。等效而言，M位元的MSB经由多个移位器311～313循环改变。多个移位器311～313将移位后的3位元MSB(分别标示为F1、F2以及F3)输出至映射电路340，其中，映射电路340根据位元F1～F3以及多个控制信号C0～C2输出移位信号SS1～SS7至暂存器320。暂存器320根据时钟信号CLK将移位信号SS1～SS7输出为多个控制信号SC1～SC7(即对应于图1中的多个控制信号SC)。
在一些实施例中，映射电路340可由编码器实现，但本案不以此为限。映射电路340耦接至桶式移位器310，以接收位元F1～F3。在一些实施例中，映射电路340可根据控制信号C0～C2判断位元F1～F3与3位元MSB的对应关系，并根据所述顺序输出控制信号SS1～SS7。举例来说，若位元F1～F3对应于3位元MSB的顺序为F2、F3、F1时(即3位元MSB可表示为F2F3F1)，控制信号SS1为位元F1，控制信号SS2～SS5为位元F2，控制信号为SS6～SS7位元F3；若位元F1～F3对应于3位元MSB的顺序为F3、F1、F2(即3位元MSB可表示为F3F1F2)，那控制信号SS1～SS2对应位元F1，控制信号SS3对应位元F2，控制信号SS4～SS7对应位元F3。
控制电路330包含编码器331、加法器332以及暂存器333。编码器331用以对M位元的MSB编码，以产生信号S3。加法器332相加多个控制信号C0～C2以及信号S3以产生信号S4。暂存器333根据时钟信号CLK以及信号S4输出多个控制信号C0～C2。
参照图4，图4为根据本案的一些实施例所绘示的图1中随机化电路系统140的电路示意图。
相较于图3，在图4中，映射电路340设置于桶式移位器310之前，以耦接至图1的多工器电路系统110以接收M位元的MSB。换言之，M位元的MSB先经由映射电路340处理以产生多个数字码(例如为热码)t1～t7。
桶式移位器310耦接至映射电路340，以接收多个数字码t1～t7。多个移位器311～313分别根据多个控制信号C0～C2以对多个数字码t1～t7进行移位，以产生多个移位信号SS1～SS7至暂存器320。据此，暂存器320可根据时钟信号CLK将多个移位信号SS1～SS7输出为多个控制信号SC1～SC7。
如图4所示，多个控制信号C0～C2依序控制多个移位器311～313。当控制信号C0等于1时，数字码会移位4个位置；当控制信号C1等于1时，数字码会移位2个位置；当控制信号C2等于1时，数字码会移位1个位置。因此，举例而言，若将多个控制信号C0～C2表示为C0C1C2，当C0C1C2等于000时，数字码会移位0个位置；当C0C1C2等于001时，数字码会移位1个位置；当C0C1C2等于010时，数字码会移位2个位置。
在一些实施例中，图4中的桶式移位器310亦可由单一移位器来实现，所述单一移位器可接收多个控制信号C0～C2，并根据多个控制信号对数字码进行移位。
参照图5，图5为根据本案的一些实施例所绘示图1中随机化电路系统140的电路示意图。
为易于理解，图5的电路配置以M＝3为例说明。在此例中，随机化电路系统140执行DWA演算法。随机化电路系统140包含指示器(pointer)510、编码器520、多个多工器电路530以及暂存器540。指示器510用以根据M位元的MSB计算，以产生多个选择信号SEL1～SEL7。指示器510可由处理M位元信号的数字电路实现。例如，指示器510可由编码器、一或多个累加器以及暂存器实现。如先前所述，DAC电路122中的单位元件(例如为前述的待校电流源，但不限于此)的数量为(2M-1)个。指示器510根据DWA演算法进行计算，以指示多个单位元件中需被用来做为下一次操作的起始点的元件。
编码器520耦接至图1中的多工器电路系统100，以接收M位元MSB M1～MN。于一些实施例中，编码器520根据M位元的MSB进行编码，以产生(2M-1)个输入式样(pattern)SP。若M＝3，编码器520将输出7个不同的输入式样SP1～SP7至多个多工器电路530，举例来说，3位元的MSB为101，其对应的热码为0011111，编码器320可移位上述热码以产生输入式样SP1～SP7。在此条件下，多个选择信号SEL1～SEL8的信号值相同，来达成随机化的效果。
或者，在另一些实施中，多个选择信号SEL1～SEL8的信号值彼此不相同，且多个输入式样SP的信号值相同。等效而言，借助此设置方式，也可达成随机化的效果。
在各种实施例中，上述编码器520也可由其他数字码转换器或暂存器电路实现。上述输入式样仅为示例，其他各种可适用于本案的输入式样皆为本案所涵盖的范围。
在此例中，多个多工器电路530的数量为(2M-1)个。每一个多工器电路530耦接至指示器510以接收对应的选择信号SEL，且每一多工器电路530耦接至编码器320以接收多个输入式样SP1～SP7中一对应者。每一个多工器电路530用以根据多个选择信号SEL1～SEL7而将多个输入式样SP1～SP7中一对应者的一位元输出为多个移位信号SS1～SS7中一对应者。
暂存器540耦接至多个多工器电路530以接收多个移位信号SS1～SS7，并根据时钟信号CLK将多个移位信号SS1～SS7分别输出为多个控制信号SC1～SC7(即对应于图1中的多个控制信号SC)。
等效而言，前述图3～5中的随机化电路系统130操作为数据混洗器(shuffler)或加搅器(scrambler)，其用以打散并映射M位元MSB与图1的DAC电路122的多个单位元件之间的关系。
上述关于随机化电路系统140的设置方式仅为示例。各种可执行随机化演算法的电路皆为本案所涵盖的内容。
综上所述，本案提供的数模转换器装置同时采用校正机制以及随机化机制，以改善数模转换器装置于低频与高频上的线性度，同时随机化机制可仅针对部分位元设置，以节省电路面积并满足高速操作的需求。
虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟习此技艺者，在不脱离本案的精神和范围内，当可作各种更动与润饰，因此本案的保护范围当视后附的权利要求书所限定的为准。
符号说明
100：数模转换器装置
120：数模转换器电路系统
140：随机化电路系统
DT：测试信号
SIN：输入信号
AO1、AO2：信号
MSB：最高有效位元
RO1、RO2：电阻
132：数字控制器电路
SD：检测信号
S1：校正信号
SW1～SW4：开关
310：桶式移位器
320：暂存器
331、520：编码器
CLK：时钟信号
S3、S4：信号
SEL1、SEL2：选择信号
SEL6、SEL7：选择信号
SC、SC1～SC7：控制信号
540：映射电路
110：多工器电路系统
130：校正电路系统
DIN：数据信号
CAL、CAL’：模式控制信号
121～122、133：数模转换器电路
LSB：最低有效位元
SOUT：模拟输出
131：检测电路
SP：补偿信号
311～313：移位器
330：控制电路
332：加法器
333、340：暂存器
C0、C1、C2：控制信号
510：指示器
530：多工器电路
SP1、SP2：输入式样
SP6、SP7：输入式样
SS1～SS7：移位信号
F1～F3：位元
t1～t7：数字码。

Claims (10)

1.一种数模转换器装置，包含：
一数模转换器电路系统，包含：
一第一数模转换器电路，用以根据一输入信号中的复数个最低有效位元产生一第一信号；以及
一第二数模转换器电路，用以输出一第二信号；
一校正电路系统，用以比较该第一信号与该第二信号，以校正该第二数模转换器电路；以及
一随机化电路系统，用以随机化该输入信号中的复数个最高有效位元，以产生复数个第一控制信号，其中该第二数模转换器电路更用以根据该些最高有效位元或该些第一控制信号以产生该第二信号。
2.根据权利要求1所述的数模转换器装置，其中该第一数模转换器电路与该第二数模转换器电路中每一者皆由一电流导向式数模转换器电路实现。
3.根据权利要求1所述的数模转换器装置，其中该校正电路系统包含：
一检测电路，用以比较该第一信号与该第二信号，以产生一检测信号；
一数字控制器电路，用以根据该检测信号执行一校正运算，以产生一校正信号；以及
一第三数模转换器电路，用以根据该校正信号输出一补偿信号，以校正该第二数模转换器电路。
4.根据权利要求3所述的数模转换器装置，其中该补偿信号用以与该第二信号直接相加。
5.根据权利要求3所述的数模转换器装置，其中该补偿信号直接输入至该第二数模转换器电路。
6.根据权利要求1所述的数模转换器装置，其中该随机化电路系统包含：
一桶式移位器，用以根据复数个第二控制信号对该些最高有效位元进行移位；
一映射电路，用以根据移位后的该些最高有效位元输出复数个移位信号；
一第一暂存器，用以根据一时钟信号将该些移位信号输出为该些第一控制信号；以及
一控制电路，用以根据该些最高有效位元产生该些第二控制信号。
7.根据权利要求6所述的数模转换器装置，其中该控制电路包含：
一编码器，用以对该些最高有效位元编码，以产生一第三信号；
一加法器，用以相加该第三信号与该些第二控制信号，以产生一第四信号；以及
一第二暂存器，用以根据该第四信号以及该时钟信号输出该些第二控制信号。
8.根据权利要求1所述的数模转换器装置，其中该随机化电路系统包含：
一映射电路，用以根据该些最高有效位元输出复数个数字码；
一桶式移位器，用以根据复数个第二控制信号对该些数字码进行移位；
一第一暂存器，用以根据一时钟信号将移位后的该些数字码输出为该些第一控制信号；以及
一控制电路，用以根据该些最高有效位元产生该些第二控制信号。
9.根据权利要求1所述的数模转换器装置，其中该随机化电路系统包含：
一指示器，用以根据该些最高有效位元计算，以产生复数个选择信号；
一编码器，用以根据该些最高有效位元产生复数个输入式样；
复数个多工器电路，用以根据该些选择信号与该些输入式样产生复数个移位信号；以及
一暂存器，用以根据一时钟信号将该些移位信号分别输出为该些第一控制信号。
10.根据权利要求1所述的数模转换器装置，其中该第二数模转换器电路用以在一第一模式下转换该些第一控制信号为该第二信号，并在一第二模式下转换该些最高有效位元为该第二信号。
CN201811040364.7A 2017-12-29 2018-09-06 数模转换器装置 Active CN109995367B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW106146610 2017-12-29
TW106146610A TWI645684B (zh) 2017-12-29 2017-12-29 三角積分調變器
TW107129155A TWI672908B (zh) 2018-08-21 2018-08-21 數位類比轉換器裝置
TW107129155 2018-08-21

Publications (2)

Publication Number Publication Date
CN109995367A CN109995367A (zh) 2019-07-09
CN109995367B true CN109995367B (zh) 2022-12-06

Family

ID=67060060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811040364.7A Active CN109995367B (zh) 2017-12-29 2018-09-06 数模转换器装置

Country Status (2)

Country Link
US (1) US10587280B2 (zh)
CN (1) CN109995367B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681637B (zh) 2019-07-31 2020-01-01 瑞昱半導體股份有限公司 數位類比轉換器裝置與校正方法
CN112350725A (zh) * 2019-08-06 2021-02-09 瑞昱半导体股份有限公司 数字模拟转换器装置与校正方法
US11094354B2 (en) * 2019-10-10 2021-08-17 Stmicroelectronics International N.V. First order memory-less dynamic element matching technique
US11711090B2 (en) * 2019-11-27 2023-07-25 Vervesemi Microelectronics Private Limited Current steering digital to analog converter (DAC) system to perform DAC static linearity calibration
US11272854B1 (en) 2020-09-02 2022-03-15 Analog Devices International Unlimited Company Noise cancellation in impedance measurement circuits
EP4020812A1 (en) * 2020-12-23 2022-06-29 Intel Corporation Segmented digital-to-analog converter with subtractive dither
TWI792438B (zh) * 2021-07-22 2023-02-11 瑞昱半導體股份有限公司 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
US11791832B2 (en) * 2022-01-18 2023-10-17 Nxp B.V. Timing calibration technique for radio frequency digital-to-analog converter
CN116073825B (zh) * 2023-03-27 2023-06-23 上海韬润半导体有限公司 一种动态元件匹配电路和数模转换器
CN117811584A (zh) * 2024-02-29 2024-04-02 成都电科星拓科技有限公司 数模转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154162A (en) * 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
CN101051840A (zh) * 2007-03-27 2007-10-10 上海凸现电子科技有限公司 用于Sigma－Delta A/D和D/A转换器中多位量化器的非线性误差校正方法
CN103703687A (zh) * 2011-06-09 2014-04-02 密克罗奇普技术公司 用于减少管线式模/数转换器中的延时的经修改动态元件匹配
CN107493104A (zh) * 2016-06-13 2017-12-19 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544911A (en) * 1983-08-31 1985-10-01 Rca Corporation Low cost monotonic digital-to-analog converter
US4994803A (en) * 1989-11-27 1991-02-19 Hewlett-Packard Company Random number dither circuit for digital-to-analog output signal linearity
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US5982317A (en) * 1997-04-18 1999-11-09 Jesper Steensgaard-Madsen Oversampled digital-to-analog converter based on nonlinear separation and linear recombination
US5977899A (en) * 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
US6522277B2 (en) 2001-02-05 2003-02-18 Asahi Kasei Microsystems, Inc. Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
ITMI20020459A1 (it) 2002-03-06 2003-09-08 St Microelectronics Srl Randomizzatore per convertirore di tipo sigms delta
US7969340B2 (en) * 2009-07-22 2011-06-28 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
US8089380B2 (en) 2009-08-17 2012-01-03 Analog Devices, Inc. Voltage mode DAC with calibration circuit using current mode DAC and ROM lookup
US8154432B2 (en) 2010-03-22 2012-04-10 Raytheon Company Digital to analog converter (DAC) having high dynamic range
JP5589780B2 (ja) * 2010-11-08 2014-09-17 セイコーエプソン株式会社 Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
US8638250B2 (en) 2011-08-26 2014-01-28 Mediatek Inc. Amplifier, fully-differential amplifier and delta-sigma modulator
US8842032B2 (en) * 2012-11-30 2014-09-23 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique
US8952837B2 (en) * 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
DE102013007030A1 (de) 2013-04-24 2014-10-30 Micronas Gmbh Zeitkontinuierlicher Delta-Sigma-Modulator
US9344104B1 (en) * 2013-05-18 2016-05-17 S9Estre, Llc Digital to analog converter and analog to digital converter calibration techniques
US8912936B1 (en) 2013-05-30 2014-12-16 Analog Devices Technology Electric signal conversion
TWI517596B (zh) 2013-07-18 2016-01-11 瑞昱半導體股份有限公司 前饋式三角積分調變器
US10069505B1 (en) * 2017-09-13 2018-09-04 Keysight Technologies, Inc. Least significant bit dynamic element matching in a digital-to-analog converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154162A (en) * 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
CN101051840A (zh) * 2007-03-27 2007-10-10 上海凸现电子科技有限公司 用于Sigma－Delta A/D和D/A转换器中多位量化器的非线性误差校正方法
CN103703687A (zh) * 2011-06-09 2014-04-02 密克罗奇普技术公司 用于减少管线式模/数转换器中的延时的经修改动态元件匹配
CN107493104A (zh) * 2016-06-13 2017-12-19 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法

Also Published As

Publication number Publication date
US20190207616A1 (en) 2019-07-04
CN109995367A (zh) 2019-07-09
US10587280B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN109995367B (zh) 数模转换器装置
EP3439181A1 (en) Digital to analog (dac) converter with current calibration
US7535390B2 (en) Time-interleaved analog-to-digital converter and self-calibration method thereof
CN110247658B (zh) 通过动态元素匹配来线性化传递特性的方法
TWI427934B (zh) 具分享校準之數位至類比轉換器
US10644716B1 (en) Multi-path dual-switch digital-to-analog converter
WO2014140307A2 (en) Multiple string digital to analog converter
CN112751566A (zh) 冗余逐次逼近型模数转换器及其操作方法
US7030799B2 (en) Current-steering digital-to-analog converter
WO2019119349A1 (en) Interpolation digital-to-analog converter (dac)
US6839009B1 (en) Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals
US6975950B2 (en) Variable resolution digital calibration
US6747588B1 (en) Method for improving successive approximation analog-to-digital converter
CN111628769A (zh) 数字模拟转换器装置与校正方法
US10587279B1 (en) Digital to analog converter device and calibration method
US10659070B2 (en) Digital to analog converter device and current control method
CN111049520B (zh) 数字模拟转换器装置与校正方法
TWI672908B (zh) 數位類比轉換器裝置
CN110011667B (zh) 三角积分调变器
CN110971232A (zh) 数字模拟转换器装置与电流控制方法
US10911059B2 (en) Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method
US5654713A (en) N-bit analog-to-digital converter having ratioed reference voltage generation using self-correcting capacitor ratio and voltage coefficient error
US10158374B1 (en) Sigma delta modulator
TWI681637B (zh) 數位類比轉換器裝置與校正方法
CN112350725A (zh) 数字模拟转换器装置与校正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant