CN116073825B - 一种动态元件匹配电路和数模转换器 - Google Patents
一种动态元件匹配电路和数模转换器 Download PDFInfo
- Publication number
- CN116073825B CN116073825B CN202310300792.3A CN202310300792A CN116073825B CN 116073825 B CN116073825 B CN 116073825B CN 202310300792 A CN202310300792 A CN 202310300792A CN 116073825 B CN116073825 B CN 116073825B
- Authority
- CN
- China
- Prior art keywords
- code
- control
- type
- decoding unit
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种动态元件匹配电路和数模转换器,包括:温度计码生成电路,用于将输入的二进制码在控制码的控制下转换成温度计码;控制模块,用于根据输入的二进制码生成控制码;控制码由第一类控制码和第二类控制码组成,第一类控制码随机生成,第二类控制码固定设置或相对前一周期保持不变;将数模转换器的满量程范围预先分成K个区间,并预设每个区间的第一类控制码规则;信号幅度越小的区间对应的第一类控制码的数量越少;控制模块获取输入的二进制码所在的区间,根据该区间的第一类控制码规则,随机生成对应的第一类控制码。本发明可以根据输入信号幅度自适应控制翻转率,对于小信号采用小翻转率,提高了DAC在小信号上的性能。
Description
技术领域
本发明涉及集成电路技术领域,尤指一种动态元件匹配电路和数模转换器。
背景技术
电流舵型DAC是常见的高速高精度DAC(Digital to Analog Convertor,数模转换器)实现方式。
常见的电流舵型DAC有如下实现方式:
二进制码实现方式,如图6所示,其中电流源以二进制实现。温度计码实现方式,如图7所示,将二进制码转换为温度计码,再采用单位电流源。混合实现方式,如图8所示,高位为温度计码,低位为二进制码。
由于电流源的制造失配,会造成DAC输出存在较大的误差。我们以DNL误差(Differential Nonlinearity,微分非线性误差) 来表征DAC误差大小。DNL误差定义为每个code(码)对应的实际输出值与理想输出值的偏差。
对于温度计编码,第k个code的 DNL 如下 :
对于二进制编码,第k个code的 DNL 如下:
显然,温度计编码方式的DAC性能优于二进制编码。对于高速高精度DAC 来说,一般高位采用温度计编码方式实现。但温度计码存在一个缺陷,其不同数据位的使用效率并不一致,也即如果DAC存在匹配误差,将导致数据与失配相关,从而降低了DAC的无杂散动态范围(SFDR),一般采用动态元件匹配DEM(Dynamic Element matching) 方法来进行各数据位的分布平均化,消除数据和梯度误差的相关性,提升DAC的动态特性。
动态元件匹配方法是一种将二进制码转温度计码时输出的code 依靠随机数动态匹配的技术,它有多种实现方式。
如图2所示,将3比特的二进制码d2,d1,d0通过控制码R11,R21,R22,R31,R32,R33,R34转换为Y[0] , Y[1],…,Y[7]输出,其中有7位温度计码和一位冗余码。该动态元件匹配电路包括3级译码单元,其中第i级译码单元包括2i-1个译码器,i=1 ,2 ,3。
每个译码器的结构如图3所示,包括第一输入端、第二输入端、第一输出端、第二输出端和控制端。当控制端的信号R为低电平时,两个输入端的信号不交换顺序输出;当控制端的信号R为高电平时,两个输入端的信号交换顺序输出。
假设图2所示电路的控制码都随机生成,当前拍d2~d0=011,输出温度计码=0101010;在下一拍的时候,假设输入不变,仍旧为011,可能输出温度计码=1010100;虽然温度计码都是由3个1 、4个0组成,但这种情况下大部分位(6位,6/7=86%)都发生了翻转,翻转率较大,DAC的开关切换增多,这会加大功耗,恶化噪声,影响DAC的性能,尤其是小信号时的DAC性能。
发明内容
本发明的目的之一是为了克服现有技术中存在的至少部分不足,提供了一种动态元件匹配电路和数模转换器。
本发明提供的技术方案如下:
一种用于数模转换器的动态元件匹配电路,包括温度计码生成电路,用于将输入的N比特二进制码dN-1 ,…,d1 ,d0在L位控制码的控制下转换成M位温度计码,其中M=2N-1,L<=M;
控制模块,与所述温度计码生成电路相连,用于根据所述N比特二进制码生成所述L位控制码;所述L位控制码由第一类控制码和第二类控制码组成,第一类控制码是随机生成的,第二类控制码是固定设置的或相对前一周期保持不变;
所述控制模块包括以下处理步骤:
将所述数模转换器的满量程范围预先分成K个区间,K>=2,并针对每个区间预设所述第一类控制码的数量及其位置;信号幅度越小的区间对应的第一类控制码的数量越少;
获取所述N比特二进制码所在的区间以及所述区间对应的第一类控制码的数量及其位置;
根据所述区间对应的第一类控制码的数量及其位置,随机生成所述区间对应的第一类控制码。
在一些实施例中,所述温度计码生成电路包括:
第i级译码单元的译码器的第二输入信号为di-1,除了第(N-1)级译码单元的第个译码器,前(N-1)级译码单元的译码器用于根据一位控制码对第一输入信号和第二输入信号进行切换后输出分别作为下一级译码器的第一输入信号,第一级译码单元的第一输入信号为dN-1,第N级译码单元的译码器输出以及第(N-1)级译码单元的第/>个译码器的一输出构成所述温度计码。
在一些实施例中,所述温度计码生成电路包括:
第i级译码单元的译码器的第二输入信号为di-1,且前(N-1)级译码单元的译码器用于根据一位控制码对第一输入信号和第二输入信号进行切换后输出分别作为下一级译码器的第一输入信号,第一级译码单元的第一输入信号为0,第N级译码单元的译码器输出构成所述温度计码。
在一些实施例中,所述译码器包括第一输入端、第二输入端、第一输出端、第二输出端和控制端;当所述控制端的信号为低电平时,两个输入端的信号不交换顺序输出;当所述控制端的信号为高电平时,两个输入端的信号交换顺序输出。
在一些实施例中,将所述数模转换器的满量程范围分成如下K个区间:
区间k1对应信号幅度(-6*k1 dBFS~-6*(k1-1) dBFS),k1=1,2,…,(K-1);
区间K对应信号幅度(-6*(K-1)dBFS以下);
所述K个区间的第一类控制码包括:
区间k2的第一类控制码为第一级译码单元~第(N-k2+1)级译码单元中的控制码,k2=1,2,…,K。
在一些实施例中,若所述N比特二进制码的dN-1为1,则所述N比特二进制码位于区间1;若所述N比特二进制码的dN-1~dN-k3+1均为0,dN-k3为1,则所述N比特二进制码位于区间k3,k3=2,…,K-1;
若所述N比特二进制码的dN-1~dN-K+1均为0,则所述N比特二进制码位于区间K。
本发明还提供一种数模转换器,包括前述的动态元件匹配电路。
在一些实施例中,还包括电流源阵列;
所述电流源阵列,与所述动态元件匹配电路相连,用于根据所述动态元件匹配电路输出的温度计码生成模拟信号。
通过本发明提供的一种动态元件匹配电路和数模转换器,至少能够带来以下有益效果:
1、本发明提供的动态元件匹配电路通过控制不同区间的第一类控制码的数量,信号幅度越小的区间第一类控制码的数量越小,在保证动态随机匹配的基础上降低了小信号的翻转率。
2、本发明提供的数模转换器,可以根据输入信号幅度自适应控制翻转率,对于小信号采用较小的翻转率,节约了翻转功耗,减少了器件翻转引入的噪声,提高了DAC在小信号上的性能。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种动态元件匹配电路和数模转换器的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明提供的一种用于数模转换器的动态元件匹配电路的一个实施例的结构示意图;
图2是图1中温度计码生成电路的一个实施例的电路原理图;
图3是图2中译码器的结构示意图;
图4是图1中温度计码生成电路的另一个实施例的电路原理图;
图5是本发明提供的数模转换器的一个实施例的结构示意图;
图6是电流舵型DAC的二进制码实现方式的结构示意图;
图7是电流舵型DAC的温度计码实现方式的结构示意图;
图8是电流舵型DAC的混合实现方式的结构示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘制了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
在本发明的一个实施例中,如图1所示,一种用于数模转换器的动态元件匹配电路10,包括温度计码生成电路100和控制模块200。
温度计码生成电路100,用于将输入的N比特二进制码dN-1,…,d1 ,d0在L位控制码的控制下转换成M位温度计码,其中M=2N-1,L<=M。dN-1为最高位,d0为最低位。
控制模块200,与温度计码生成电路100相连,用于根据N比特二进制码生成L位控制码。
温度计码生成电路包括:N级译码单元,其中第i级译码单元包括个译码器,i=1,2,…,N。第i级译码单元的译码器的第二输入信号为di-1,且前(N-1)级译码单元的译码器用于根据各自的控制码对第一输入信号和第二输入信号进行切换后输出分别作为下一级译码器的第一输入信号,第一级译码单元的第一输入信号为0,第N级译码单元的译码器输出构成温度计码。
如图2所示一示例,将3比特二进制码转为7位温度计码的温度计码生成电路包括3级译码单元,7个译码器,每个译码器有独立的控制码(Rij,i=1~3,j=1~),共有7位控制码(即L=M=7)。若同一级译码单元使用相同的控制码,即R21=R22,R31=R32=R33=R34,则实际只需3位控制码(即L=N=3)。
每个译码器的结构如图3所示,包括第一输入端、第二输入端、第一输出端、第二输出端和控制端。该译码器根据控制端的信号R对第一输入端的信号D1和第二输入端的信号D2进行切换后分别通过第一输出端和第二输出端输出。该译码器的逻辑式如下:
当R=0时,Y1=D1,Y2=D2;当R=1时,Y1=D2,Y2=D1。
其中,Y1和Y2为译码器的两个输出端口的信号;D1和D2为译码器的两个输入端口的信号,R为译码器的控制端口的信号。
如果L位控制码全部随机生成,虽然可以使温度计码的各数据位的分布更均匀,但会加大翻转率,使DAC的开关切换增多,恶化噪声,严重影响小信号的DAC性能。为此将控制码分成两类:第一类控制码和第二类控制码,第一类控制码是随机生成的,第二类控制码设置为一固定数或相对前一周期保持不变。通过控制第一类控制码的数量来控制翻转率。
控制模块200包括以下处理步骤:
将数模转换器的满量程范围预先分成K个区间,N>=K>=2,并针对每个区间预设第一类控制码的数量及其在L位控制码中的位置;信号幅度越小的区间对应的第一类控制码的数量越少。
获取输入的N比特二进制码所在的区间以及该区间对应的第一类控制码的数量及其位置;根据该区间对应的第一类控制码的数量及其位置,随机生成该区间的第一类控制码。
在一个实施例中,将N比特DAC的满量程范围分成如下K个区间:在所有N比特二进制码中,由dN-1为1的二进制码构成的区间为区间1,对应信号幅度(-6dBFS~0)。由dN-1~dN-k1+1均为0,dN-k1为1的二进制码构成的区间为区间k1,对应信号幅度(-6*k1 dBFS~-6*(k1-1) dBFS),k1=2,…,(K-1)。由dN-1~dN-K+1均为0的二进制码构成的区间为区间K,对应信号幅度(-6*(K-1) dBFS以下)。
预设K个区间的第一类控制码:
区间k2的第一类控制码为第一级译码单元~第(N-k2+1)级译码单元中的控制码,k2=1,2,…,K;剩余译码单元中的控制码为第二类控制码。
具体地,区间1,第一级译码单元~第N级译码单元中的控制码为第一类控制码,即所有的控制码均为第一类控制码。区间2,第一级译码单元~第(N-1)级译码单元中的控制码为第一类控制码,第N级译码单元中的控制码为第二类控制码。区间(K-1),第一级译码单元~第(N-(K-1)+1)级译码单元中的控制码为第一类控制码,第(N-(K-1)+2)级译码单元~第N级译码单元中的控制码为第二类控制码。区间K,第一级译码单元~第(N-K+1)级译码单元中的控制码为第一类控制码,第(N-K+2)级译码单元~第N级译码单元中的控制码为第二类控制码。
可通过以下方式获取输入的N比特二进制码所在的区间:
若输入的N比特二进制码的dN-1=1,则位于区间1;
若输入的N比特二进制码的dN-1~dN-k3+1均为0,dN-k3为1,则该N比特二进制码位于区间k3,k3=2,…,K-1;
若输入的N比特二进制码的dN-1~dN-K+1均为0,则该N比特二进制码位于区间K。
具体地,若输入的N比特二进制码的dN-1=0,dN-2=1,则位于区间2。
若输入的N比特二进制码的dN-1~dN-K+2均为0,dN-K+1=1,则位于区间(K-1)。
以5比特二进制码d4d3d2d1d0转31位温度计码为例,其中d4为最高位,d0为最低位。采用上述温度计码生成电路,有31位控制码。预先将DAC的满量程范围[0~11111]分成三个区间,比如,区间1[10000~11111]、区间2[01000~01111]、区间3[00000~00111],分别对应信号幅度位于-6dBFS~0、-12dBFS~-6dBFS、-12dBFS 以下。
根据每个区间的信号幅度来设置第一类控制码的数量及其位置,信号幅度越小的区间对应的第一类控制码的数量越小,从而保证信号功率越小翻转率越低。延续上述例子,区间1的信号幅度大于区间2的,区间2的信号幅度大于区间3的,故设置区间1对应的第一类控制码的数量=31,所有控制码均为第一类控制码;区间2对应的第一类控制码的数量=15,第一级译码单元~第四级译码单元中的控制码为第一类控制码;区间3对应的第一类控制码的数量=7,第一级译码单元~第三级译码单元中的控制码为第一类控制码。
检测输入的N比特二进制码,获取输入的N比特二进制码所在区间。根据输入的N比特二进制所在区间的第一类控制码的生成规则,随机生成对应的第一类控制码。
比如,延续上述例子,若输入的二进制码的d4=1,则位于区间1,第一级译码单元~第五级译码单元中的控制码随机生成。若输入的二进制码的d4=0、d3=1,则位于区间2,第一级译码单元~第四级译码单元中的控制码随机生成,第五级译码单元中的控制码固定设置,比如均为0。若输入的二进制码的d4=0、d3=0,则位于区间3,第一级译码单元~第三级译码单元中的控制码随机生成,第四级和第五级译码单元中的控制码固定设置,比如均为0。
本实施例通过控制不同区间的第一类控制码的数量,信号幅度越小的区间第一类控制码的数量越小,降低了小信号的翻转率,减少了器件翻转引入的噪声,提高了DAC在小信号上的性能。
温度计码生成电路有多种具体实现方式。在另一个实施例中,温度计码生成电路具体包括:
第i级译码单元的译码器的第二输入信号为di-1,第N级译码单元的译码器的第二输入信号为dN-1。
除了第(N-1)级译码单元的第个译码器,前(N-1)级译码单元的译码器用于根据各自的控制码对第一输入信号和第二输入信号di-1进行切换后输出分别作为下一级译码器的第一输入信号。第(N-1)级译码单元的第/>个译码器,其第一输出端作为下一级译码器的第一输入信号,第二输出端作为温度计码的一位。第一级译码单元的第一输入信号为dN-1,第N级译码单元的译码器输出以及第(N-1)级译码单元的第/>个译码器的第二输出端的信号构成温度计码。
每个译码器的结构如图3所示。
将3比特二进制码转为7位温度计码的温度计码生成电路如图4所示。相比图2电路,图4电路少一个译码器,减小了成本。
在本发明的一个实施例中,如图5所示,一种数模转换器,包括前述实施例所述的动态元件匹配电路10和电流源阵列20。
动态元件匹配电路10,用于将输入的二进制码转换成温度计码;
电流源阵列20,与动态元件匹配电路10相连,用于根据动态元件匹配电路输出的温度计码生成模拟信号。
本实施例提供的电流舵型DAC可以根据输入信号幅度自适应控制翻转率,对于小信号采用较小的翻转率,节约了翻转功耗,提高了DAC在小信号上的性能。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种用于数模转换器的动态元件匹配电路,其特征在于,包括:
温度计码生成电路,用于将输入的N比特二进制码dN-1,…,d1 ,d0在L位控制码的控制下转换成M位温度计码,其中M=2N-1,L<=M;
所述温度计码生成电路包括:
第i级译码单元的译码器的第二输入信号为di-1,除了第(N-1)级译码单元的第个译码器,前(N-1)级译码单元的译码器用于根据一位控制码对第一输入信号和第二输入信号进行切换后输出分别作为下一级译码器的第一输入信号,第一级译码单元的第一输入信号为dN-1,第N级译码单元的译码器输出以及第(N-1)级译码单元的第/>个译码器的一输出构成所述温度计码;
控制模块,与所述温度计码生成电路相连,用于根据所述N比特二进制码生成所述L位控制码;所述L位控制码由第一类控制码和第二类控制码组成,第一类控制码是随机生成的,第二类控制码是固定设置的或相对前一周期保持不变;
所述控制模块包括以下处理步骤:
将所述数模转换器的满量程范围预先分成K个区间,K>=2,并针对每个区间预设所述第一类控制码的数量及其位置;信号幅度越小的区间对应的第一类控制码的数量越少;
获取所述N比特二进制码所在的区间以及所述区间对应的第一类控制码的数量及其位置;
根据所述区间对应的第一类控制码的数量及其位置,随机生成所述区间对应的第一类控制码。
2.根据权利要求1所述的动态元件匹配电路,其特征在于,
所述译码器包括第一输入端、第二输入端、第一输出端、第二输出端和控制端;当所述控制端的信号为低电平时,两个输入端的信号不交换顺序输出;当所述控制端的信号为高电平时,两个输入端的信号交换顺序输出。
3.根据权利要求1所述的动态元件匹配电路,其特征在于:
将所述数模转换器的满量程范围分成如下K个区间:
区间k1对应信号幅度(-6*k1 dBFS~-6*(k1-1) dBFS),k1=1,2,…,(K-1);
区间K对应信号幅度(-6*(K-1)dBFS以下);
所述K个区间的第一类控制码包括:
区间k2的第一类控制码为第一级译码单元~第(N-k2+1)级译码单元中的控制码,k2=1,2,…,K。
4.根据权利要求3所述的动态元件匹配电路,其特征在于:
若所述N比特二进制码的dN-1为1,则所述N比特二进制码位于区间1;
若所述N比特二进制码的dN-1~dN-k3+1均为0,dN-k3为1,则所述N比特二进制码位于区间k3,k3=2,…,K-1;
若所述N比特二进制码的dN-1~dN-K+1均为0,则所述N比特二进制码位于区间K。
5.一种数模转换器,其特征在于,包括权利要求1-4任一项所述的动态元件匹配电路。
6.根据权利要求5所述的数模转换器,其特征在于,还包括电流源阵列;
所述电流源阵列,与所述动态元件匹配电路相连,用于根据所述动态元件匹配电路输出的温度计码生成模拟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310300792.3A CN116073825B (zh) | 2023-03-27 | 2023-03-27 | 一种动态元件匹配电路和数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310300792.3A CN116073825B (zh) | 2023-03-27 | 2023-03-27 | 一种动态元件匹配电路和数模转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116073825A CN116073825A (zh) | 2023-05-05 |
CN116073825B true CN116073825B (zh) | 2023-06-23 |
Family
ID=86171732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310300792.3A Active CN116073825B (zh) | 2023-03-27 | 2023-03-27 | 一种动态元件匹配电路和数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116073825B (zh) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762702B2 (en) * | 2002-01-24 | 2004-07-13 | Broadcom Corporation | Shuffler apparatus and related dynamic element matching technique for linearization of unit-element digital-to-analog converters |
US7205913B2 (en) * | 2002-04-23 | 2007-04-17 | Analog Devices, Inc. | Efficient data-directed scrambler for noise-shaping mixed-signal converters |
US8159381B2 (en) * | 2010-05-12 | 2012-04-17 | Stmicroelectronics Pvt. Ltd. | Glitch free dynamic element matching scheme |
US9106244B2 (en) * | 2013-08-14 | 2015-08-11 | Maxlinear, Inc. | Localized dynamic element matching and dynamic noise scaling in digital-to-analog converters (DACs) |
EP3142255A1 (en) * | 2015-07-23 | 2017-03-15 | Analog Devices Global | Methods and systems for addressing component mismatch in digital-to-analog converters |
US9484947B1 (en) * | 2015-09-29 | 2016-11-01 | Analog Devices, Inc. | Variable length dynamic element matching in digital-to-analog converters |
CN105207675B (zh) * | 2015-10-21 | 2018-10-02 | 昆腾微电子股份有限公司 | 用于数模转换器的编码、译码装置及方法 |
CN107682012A (zh) * | 2017-09-11 | 2018-02-09 | 电子科技大学 | 一种适用于逐次逼近式模数转换器的低复杂度dem技术 |
CN109995367B (zh) * | 2017-12-29 | 2022-12-06 | 瑞昱半导体股份有限公司 | 数模转换器装置 |
US10200054B1 (en) * | 2018-01-12 | 2019-02-05 | Semiconductor Components Industries, Llc | Adaptive dynamic element matching of circuit components |
CN111245439A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 一种应用于数模转换器的动态元件匹配电路和方法 |
CN112234989A (zh) * | 2020-11-03 | 2021-01-15 | 南京德睿智芯电子科技有限公司 | 一种基于动态单元匹配的模数转换器数字校准电路 |
-
2023
- 2023-03-27 CN CN202310300792.3A patent/CN116073825B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN116073825A (zh) | 2023-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777658B2 (en) | System and method for area-efficient three-level dynamic element matching | |
US10720938B2 (en) | Segmented digital-to-analog converter | |
EP1741190B1 (en) | Method to improve error reduction in a digital-to-analog converter and digital-to-analog converter in which this method is applied | |
JP3281621B2 (ja) | 高精度da変換回路 | |
CN101567692B (zh) | 一种并行的高速动态元件匹配方法 | |
WO2021258949A1 (zh) | 一种基于混合编码的电流舵型数模转换器 | |
JP5995983B2 (ja) | アナログデジタルコンバータにおけるデジタル誤り訂正 | |
US20200395952A1 (en) | Interpolation digital-to-analog converter (dac) | |
US20060022857A1 (en) | Suppressing digital-to-analog converter (dac) error | |
US9800259B1 (en) | Digital to analog converter for performing digital to analog conversion with current source arrays | |
CN109120263A (zh) | 一种基于数字调制校正的逐次逼近模数转换器 | |
CN116073825B (zh) | 一种动态元件匹配电路和数模转换器 | |
CN109815520B (zh) | 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法 | |
JP4526919B2 (ja) | A/d変換装置 | |
CN111245439A (zh) | 一种应用于数模转换器的动态元件匹配电路和方法 | |
CN102025375A (zh) | 模数转换器及其数字校准电路 | |
KR100398013B1 (ko) | 선택 회로, d/a 변환기 및 a/d 변환기 | |
JP4045521B2 (ja) | 符号化装置および方法 | |
US6897797B2 (en) | Digital to analog converter with integral intersymbol interference cancellation | |
Bellavin et al. | Study of Bubble Errors Conversion in a Modified ROM Encoder | |
CN109639276B (zh) | 具有drrz校正功能的双倍时间交织电流舵型dac | |
CN113225085A (zh) | 一种高速一步多位逐次逼近-流水线混合型模数转换器 | |
CN110190855B (zh) | 一种σδ调制器的动态元件匹配系统及方法 | |
US6781531B2 (en) | Statistically based cascaded analog-to-digital converter calibration technique | |
CN112305294B (zh) | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |