CN111628769A - 数字模拟转换器装置与校正方法 - Google Patents

数字模拟转换器装置与校正方法 Download PDF

Info

Publication number
CN111628769A
CN111628769A CN201910146771.4A CN201910146771A CN111628769A CN 111628769 A CN111628769 A CN 111628769A CN 201910146771 A CN201910146771 A CN 201910146771A CN 111628769 A CN111628769 A CN 111628769A
Authority
CN
China
Prior art keywords
signal
digital
pattern
circuit
analog converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910146771.4A
Other languages
English (en)
Other versions
CN111628769B (zh
Inventor
周晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910146771.4A priority Critical patent/CN111628769B/zh
Priority to TW109102619A priority patent/TWI760688B/zh
Priority to US16/785,763 priority patent/US10855301B2/en
Publication of CN111628769A publication Critical patent/CN111628769A/zh
Application granted granted Critical
Publication of CN111628769B publication Critical patent/CN111628769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供了数字模拟转换器装置与校正方法，所述数字模拟转换器装置包含数字模拟转换器电路系统以及校正电路系统。数字模拟转换器电路系统包含第一数字模拟转换器电路与第二数字模拟转换器电路，其根据输入式样产生第一信号与第二信号，输入式样包含数量不同的至少第一逻辑值与至少一第二逻辑值。校正电路系统根据多个第一比较结果与第二比较结果执行校正运算，以产生用于控制第二数字模拟转换器电路的控制信号。第一比较结果为当输入式样为第一式样时第一信号与第二信号的比较结果，第二比较结果为当该输入式样为第二式样时第一信号与第二信号的比较结果，且第一式样相反于第二式样。

Description

数字模拟转换器装置与校正方法
技术领域
本公开涉及一种数字模拟转换器装置，且特别涉及可消除振幅误差与时序误差的数字模拟转换器装置与校正方法。
背景技术
数字模拟转换器常见于各种电子装置中。在实际应用中，因为各种变异或电路偏移等影响，造成数字模拟转换器的输出信号上会有振幅误差与/或时序误差。在一些应用中(如负载为电感元件时)，上述两个误差无法被同时消除，或是需要相当复杂与耗面积的校正电路才可消除上述两个误差。
发明内容
为了解决上述问题，本公开的一些实施方式提供一种数字模拟转换器(digital-to-analog converter,DAC)装置，其包含DAC电路系统与校正电路系统。DAC电路系统包含第一DAC电路与第二DAC电路。第一DAC电路与第二DAC电路用以根据输入式样产生第一信号与第二信号，输入式样包含至少一第一逻辑值与至少一第二逻辑值，且至少一第一逻辑值的数量不同于至少一第二逻辑值的数量。校正电路系统用以根据多个第一比较结果与多个第二比较结果执行校正运算，以产生用于控制第二DAC电路的控制信号。第一比较结果为当该输入式样为第一式样时第一信号与第二信号的比较结果，第二比较结果为当输入式样为第二式样时第一信号与第二信号的比较结果，且第一式样相反于第二式样。
本公开的一些实施方式提供一种校正方法，其包含下列操作：通过第一DAC电路与第二DAC电路根据输入式样产生第一信号与第二信号，其中该输入式样包含至少一第一逻辑值与至少一第二逻辑值，且至少一第一逻辑值的数量不同于至少一第二逻辑值的数量；以及根据多个第一比较结果与多个第二比较结果执行一校正运算，以产生用于控制该第二DAC电路的一控制信号，其中第一比较结果为当输入式样为第一式样时第一信号与第二信号的比较结果，第二比较结果为当输入式样为第二式样时第一信号与第二信号的比较结果，且第一式样相反于第二式样。
综上所述，本公开一些实施例提供的DAC装置与校正方法可通过直流不平衡的输入式样以及平均运算等方式来校正DAC装置内的电路偏移，以改善振幅误差以及时序误差等问题。
附图说明
本公开附图的说明如下：
图1为根据本公开一些实施例所示出的数字模拟转换器(digital-to-analogconverter,DAC)装置的示意图；
图2为根据本公开一些实施例所示出的图1中的DAC电路的电路示意图；
图3为根据本公开一些实施例所绘制的图1中的模拟输出与相关技术的模拟输出的波形示意图；以及
图4为根据本公开一些实施例所绘制的一种校正方法的流程图。
符号说明
100：数字模拟转换器装置 110：反相器
120：DAC电路系统 SIP：输入式样
SS：切换信号 T1：预定期间
1、0：逻辑值 121、122：DAC电路
121A、121B：DAC O1、O2：输出端
S1、S2：信号 SOUT：模拟输出
130：校正电路系统 A1：平均信号
132：平均电路 131：比较器电路
134：处理电路 133：极性判断电路
CC、C1、C2：控制码 CO1：比较信号
134B：控制电路 SCA：校正信号
C[0]～C[6]：位元 134A：校正电路
201～208：电流源电路 SC：控制信号
210、218：切换电路 122-0～122-14：单位电路
M1～M4：开关 211～217：电流源电路
T0～T6：开关 56I、8I、4I：电流
301A、301B：波形 0.125I、32I、16I、I：电流
302A、302B：波形 A1～A4：面积
303A、303B：波形 400：校正方法
S410、S420：操作 S430、S440、S450：操作
具体实施方式
于本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
为易于理解，各附图中的类似元件将被指定为相同标号。
图1为根据本公开一些实施例所示出的数字模拟转换器(digital-to-analogconverter,DAC)装置100的示意图。
DAC装置100包含反相器110、DAC电路系统120以及校正电路系统130。反相器110接收输入式样(input pattern)SIP，并输出切换信号SS。亦即，输入式样SIP相反于切换信号SS。于一些实施例中，输入式样SIP为用以校正DAC装置100的测试信号。于一些实施例中，输入式样SIP于预定期间T1内具有至少一个逻辑值1与至少一个逻辑值0，且至少一个逻辑值1的数量不同于至少一个逻辑值0的数量。
DAC电路系统120包含多个DAC电路121与122。DAC电路121包含DAC 121A与DAC121B。DAC 121A处理一数字数据(未示出)中的N个最低有效位元(least significant bit,LSB)。DAC 121B提供额外的电流I。DAC电路122处理该数字数据中的M个最高有效位元(mostsignificant bit,MSB)。DAC电路系统120可根据该数字数据自输出端O1与O2产生对应的模拟输出SOUT。
DAC电路121以及122根据输入式样SIP与切换信号SS而分别产生信号S1与S2至输出端O1与O2。例如，DAC电路121以及122每一者包含电流源电路(如后图2所示)，其提供电流。DAC电路121以及122每一者依据输入式样SIP导向不同的电流至输出端O1与O2。如此，输出端O1上所叠加的多个电流形成信号S1，且输出端O2上所叠加的多个电流形成信号S2。
校正电路系统130耦接至输出端O1与O2，以接收信号S1与S2。于一些实施例中，校正电路系统130根据关联于信号S1与S2的多次比较结果产生平均信号A1，并根据平均信号A1执行一校正运算，以产生用于控制DAC电路122的控制信号SC。
于一些实施例中，校正电路系统130包含比较器电路131、平均电路132、极性判断电路133以及处理电路134。
比较器电路131的两个输入端分别耦接至输出端O1与O2。比较器电路131于一预定期间T1内比较信号S1与S2，以产生多个比较信号CO1。于一些实施例中，比较器电路131可为电流比较器。于一些实施例中，比较器电路131可为模拟数字转换器。上述实施方式用于示例，且本公开并不以此为限。
平均电路132平均多个比较信号CO1，以产生一平均信号A1。极性判断电路133确认平均信号A1是否大于0，以产生一校正信号SCA。处理电路134接收校正信号SCA，并根据校正信号SCA执行一校正运算，以产生一对应的控制码CC。于一些实施例中，极性判断电路133可由一比较器电路实施，但本公开并不以此为限。
于整个测试过程中，输入式样SIP会被设定为相反的两个式样(如图1中的第一式样与第二式样)，并通过上述操作产生两组控制码CC。处理电路134还根据此两组控制码CC产生前述的控制信号SC。
于一些实施例中，处理电路134包含校正电路134A与控制电路134B。校正电路134A根据校正信号SCA执行一校正运算，以产生对应的控制码CC。于一些实施例中，校正运算可为逐渐逼近法或二元搜索法等等，但本公开并不以此为限。控制电路134B根据两组控制码CC产生控制信号SC。
于一些实施例中，校正电路134A与/或控制电路134B可由数字信号处理电路、一或多个逻辑电路与/或执行一有限状态机的处理电路等等方式实现，但本公开并不以此为限。
通过上述输入式样SIP以及校正电路系统130的设置方式，于一些实施例中，控制信号SC能够用来校正DAC装置100中的电路偏移，并同时补偿模拟输出SOUT上的时序误差与振幅误差。此处的相关描述将于后参照图3说明。
图2为根据本公开一些实施例所示出图1中的DAC电路121以及122的电路示意图。在此例中，N设定为6，M设定为4，且LSB以二进位编码(binary code，二进制编码)编码且MSB以热码(thermometer code，温度计码)编码。如此，DAC电路122包含15组单位电路(cell)122-0～122-14，其中15组单位电路122-0～122-14具有相同设置方式。
以单位电路122-0为例，单位电路122-0包含多个电流源电路201～208以及切换电路210。电流源电路201提供电流56I。电流源电路202～208依序提供电流0.125I、4I、…、8I，且分别还包含多个开关T0～T6，以根据控制信号SC选择性地导通以调整单位电路122-0所输出的电流。例如，多个开关T0～T6分别由控制信号SC的多个位元C[0]～C[6]控制。当开关T0～T6中一者导通时，多个电流8I、4I、…、0.125I中一对应者可传递至切换电路210。当开关T0～T6中全部导通时，多个电流8I、4I、…、0.125I可全部传递至切换电路210。
切换电路210根据输入式样SIP导向电流源电路201～208中的电流至输出端O1或O2，以形成信号S1或S2。例如，切换电路210包含开关M1～M2。开关M1耦接于输出端O1以及电流源电路201～208之间，并根据输入式样SIP导通。开关M2耦接于输出端O2以及电流源电路201～208之间，并根据切换信号SS导通。
再者，DAC电路121包含多个电流源电路211～217以及多个切换电路218。多个电流源电路211～216对应于DAC 121A，并依序提供电流32I、16I、…、以及I。电流源电路217对应于DAC 121B，其提供电流I。多个切换电路218分别对应于多个电流源电路211～217设置，且每一切换电路218具有相同电路设置方式。
每一切换电路218根据输入式样SIP导向电流源电路211～217中一对应者的电流至输出端O1或O2，以形成信号S1或S2。以对应于电流源电路211的切换电路218为例，切换电路218包含开关M3～M4。开关M3耦接于输出端O1以及电流源电路211之间，并根据切换信号SS导通。开关M4耦接于输出端O2以及电流源电路211之间，并根据输入式样SIP导通。当开关M3导通时，电流源电路211的电流被导向至输出端O1。反之，当开关M4导通时，电流源电路211的电流被导向至输出端O2。依此类推，可理解剩余的切换电路218与电流源电路212～217之间的设置方式，故于此不再重复赘述。
一并参照图1～图2，以说明校正电路系统130的相关操作。理想上，单位电路122-0～122-14中任一者的电流(下称IMSB)应相同于电流源电路211～216的所有电流(下称ILSB)以及电流源电路217的电流(下称IUSB)的总和。亦即，IMSB＝ILSB+IUSB。
然而，由于电路偏移等不理想因素，实际上IMSB与ILSB+IUSB之间存在误差，校正电路系统130即用来消除此误差。
如先前所述，校正电路系统130可产生控制信号SC，以校正DAC装置100中的电路偏移。为易于理解，以下操作以校正单位电路122-0为例说明校正电路系统130的相关操作。
于一些实施例中，在校正单位电路122-0时，其余的单位电路122-1～122-14可全被关断。或者，于一些实施例中，当在校正单位电路122-0时，一半的单位电路122-1～122-7的电流可全被导向至输出端O1，且一半的单位电路122-8～122-14的电流可全被导向至输出端O2。为易于理解，下述内容以其余的单位电路122-1～122-14可全被关断为例说明。
如图1所示，于第一次操作中，于预定期间T1中，输入式样SIP被设定为“1110”、“1110”、…(即图1中的第一式样)。在第一式样中，逻辑值1所占的数量比例约为75％，逻辑值0所占的数量比例约为25％。于预定期间T1中，响应于此输入式样SIP，切换信号SS被设定为“0001”、“0001”、…。其中，在切换信号SS中，逻辑值1所占的数量的比例约为25％，逻辑值0所占的数量的比例约为75％。
响应于此输入式样SIP与切换信号SS，切换电路210与218将于预定期间T1中不断被导通。如此，电流IMSB、电流ILSB与IUSB各自被导向至不同的输出端O1与O2，以在输出端O1与O2上形成对应于第一式样的信号S1与S2。于预定期间T1内，比较器电路131不断地比较信号S1与信号S2，以产生对应于第一式样的多个比较信号CO1。接着，通过平均电路132、极性判断电路133以及处理电路134的操作，可产生对应的一组控制码CC(于后称为控制码C1)。
如先前所述，当输入式样SIP被设定为第一式样时，逻辑值1对应的比例为75％，逻辑值0对应的比例为25％。于此条件下，如图2所示，单位电路122-0的电流约有75％会经由开关M1导向至输出端O1，且电流源电路211～217的电流约有25％会经由各自对应的切换电路218被导向至输出端O1，以形成对应于第一式样的信号S1。同理，单位电路122-0的电流约有25％会经由开关M2被导向至输出端O2，且电流源电路211～217的电流约有75％会经由各自对应的切换电路218被导向至输出端O2，以形成对应于第一式样的信号S2。对应于控制码C1，上述的关系在稳态下可被推导为下式(1)：
0.75×IMSB(C1)+0.25×(ILSB+IUSB)＝
0.25×IMSB(C1)+0.75×(ILSB+IUSB)+IOFFSET
→IMSB(C1)＝ILSB+IUSB+2×IOFFSET…(1)
其中，IMSB(C1)表示为单位电路122-0根据控制码C1所产生的电流值，IOFFSET为校正电路系统130额外引入的等效输入电流偏移，即因加入校正电路系统130而产生的等效输入电流偏移。
于一些实施例中，控制电路134B可记录此控制码C1并进入第二次操作。于第二次操作中，于预定期间T1中，输入式样SIP被设定为“0001”、“0001”、…(即图1中的第二式样)，其中第一式样与第二式样相反。于第二式样中，逻辑值1所占的数量比例约为25％，逻辑值0所占的数量比例约为75％。响应于此输入式样SIP，切换信号SS被设定为“1110”、“1110”、…。其中，切换信号SS内的逻辑值1的数量的比例约为75％，逻辑值0的数量的比例约为25％。
类似于第一次操作，响应于此输入式样SIP与切换信号SS，输出端O1与输出端O2上会形成对应于第二式样的信号S1与信号S2。接着，通过比较器电路131、平均电路132、极性判断电路133以及处理电路134的相关操作，可产生另一组对应的控制码CC(于后称为控制码C2)。
如先前所述，在第二式样中，逻辑值1的数量所对应的比例为25％，逻辑值0的数量所对应的比例为75％。于此条件下，单位电路122-0的电流约有25％会经由开关M1被导向至输出端O1，且电流源电路211～217的电流约有75％会经由各自对应的切换电路218导向至输出端O1，以形成对应于第二式样的信号S1。同理，单位电路122-0的电流约有75％会经由开关M2被导向至输出端O2，且电流源电路211～217的电流约有25％会经由各自对应的切换电路218被导向至输出端O2，以形成对应于第二式样的信号S2。对应于控制码C2，上述的关系在稳态下可被推导为下式(2)：
0.25×IMSB(C2)+0.75×(ILSB+IUSB)＝
0.75×IMSB(C2)+0.25×(ILSB+IUSB)+IOFFSET
→ILSB+IUSB＝IMSB(C2)+2×IOFFSET…(2)
其中，IMSB(C2)表示为单位电路122-0根据控制码C2所产生的电流值。
据此，控制电路133B可将式(1)减去式(2)得到下式(3)，其中ILSB与IUSB即为校正后的目标电流值。如此，控制电路134B可将控制码C1与控制码C2取平均，以产生控制信号SC。
[IMSB(C1)+IMSB(C2)]/2＝ILSB+IUSB…(3)
→SC＝(C1+C2)/2
根据式(3)，响应于控制信号SC，单位电路122-0的电流可表示为下式：
IMSB(SC)＝IMSB[(C1+C2)/2]
＝[IMSB(C1)+IMSB(C2)]/2
＝ILSB+IUSB
从上式可知，因单位电路122-0受校正电路系统130产生的等效输入电流偏移的影响可被消除，故校正电路系统130产生的控制信号SC可使IMSB＝ILSB+IUSB。依此类推，可通过重复执行上述相同操作，以针对其余的单位电路122-1～122-14产生对应的控制信号SC。
上述的各种电路设置方式用于示例，且本公开并不以此为限。举例而言，于一些实施例中，DAC装置100可还包含一电阻性负载(未示出)，其耦接至输出端O1与O2以将模拟输出SOUT输出为电压信号。于此例中，比较器电路131可由电压比较器电路实施。
图1中的第一式样与第二式样的设置方式用于示例，且本公开并不以此为限。各种具有不相同数量的逻辑值1与0的输入式样SIP皆为本公开所涵盖的范围。
图3为根据本公开一些实施例所绘制的图1中的模拟输出SOUT与相关技术的模拟输出的波形示意图。在校正前，如波形301A或301B所示，校正前的模拟输出SOUT与理想波形之间存在有一振幅误差与一时序误差。于一些相关技术中，“直流校正”的技术被使用来校正DAC电路。于此些技术中，会对DAC电路的输入端直接输入直流信号来进行校正。在此情况下，DAC电路的输出端(例如为输出端O1或O2)亦会输出直流信号。如波形302A或302B所示，于此些技术中，虽模拟输出SOUT与理想波形之间的振幅误差可被消除，但时序误差仍无法被消除。此外，在上述的技术中，若输出端耦接至一电感性负载(例如为变压器等等)，则需要使用额外的开关来切断输出端与电感性负载，以产生用于校正的直流信号。因此，将引入不必要的面积浪费以及过大的寄生电容。
相较于上述技术，于本公开一些实施例中，通过对DAC装置100输入跳变(toggle)信号(例如为前述的输入式样SIP)，可以消除不同时间内的各种误差。例如，如波形303A或303B所示，模拟输出SOUT与理想波形之间的振幅误差或时序误差皆可被消除。对应于波形303A的模拟输出SOUT的总电流量相等于理想波形的总电流量。即面积A1相当于2个面积A2的总和，其中2个面积A2的总和相当于时序误差量。或是，对应于波形303B的模拟输出SOUT的总电流量相等于理想波形的总电流量。即面积A3相当于2个面积A4的总和，其中2个面积A4相当于时序误差量。此外，相较于“直流校正”技术，于本公开一些实施例中，DAC装置100的输出为跳变信号。因此，DAC装置100可在不使用额外开关下连接至电感性负载。
图4为根据本公开一些实施例所绘制的一种校正方法400的流程图。为易于理解，校正方法400的操作将搭配前述各附图说明。
于操作S410，设定输入式样SIP为第一式样，以产生对应于第一式样的信号S1与S2。
于操作S420，比较对应于第一式样的信号S1与S2，以产生对应于第一式样的平均信号A1。
于操作S430，设定输入式样SIP为第二式样，以产生对应于第二式样的信号S1与S2，其中第二式样相反于第一式样。
于操作S440，比较对应于第二式样的信号S1与S2，以产生对应于第二式样的平均信号A1。
于操作S450，根据对应于第一式样与第二式样的两个平均信号A1执行校正运算，以产生控制信号SC。
上述各操作的说明可参照前述图1～图3的各实施例，故不重复赘述。上述校正方法400的多个操作仅为示例，并非限于上述示例的顺序执行。在不违背本公开内容的各实施例的操作方式与范围下，在校正方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本公开一些实施例提供的DAC装置与校正方法可通过直流不平衡(即逻辑值1数量不相同于逻辑值0的数量)的输入式样与平均运算等方式来校正DAC装置内的电路偏移，以改善振幅误差以及时序误差等问题。
虽然本公开已以实施方式公开如上，然其并非限定本公开，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作各种变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种数字模拟转换器装置，包含：
一数字模拟转换器电路系统，包含：
一第一数字模拟转换器电路；以及
一第二数字模拟转换器电路，
其中该第一数字模拟转换器电路与该第二数字模拟转换器电路用以根据一输入式样产生一第一信号与一第二信号，该输入式样包含至少一第一逻辑值与至少一第二逻辑值，且该至少一第一逻辑值的数量不同于该至少一第二逻辑值的数量；以及
一校正电路系统，用以根据多个第一比较结果与多个第二比较结果执行一校正运算，以产生用于控制该第二数字模拟转换器电路的一控制信号，
其中所述第一比较结果为当该输入式样为一第一式样时该第一信号与该第二信号的比较结果，所述第二比较结果为当该输入式样为一第二式样时该第一信号与该第二信号的比较结果，且该第一式样相反于该第二式样。
2.如权利要求1所述的数字模拟转换器装置，其中该校正电路系统包含：
一比较器电路，用以比较该第一信号与该第二信号以产生多个比较信号；
一平均电路，用以平均所述多个比较信号，以产生一平均信号；
一极性判断电路，用以确认该平均信号是否大于0以产生一校正信号；以及
一处理电路，用以在该输入式样为该第一式样时根据该校正信号执行该校正运算以产生一第一控制码，并在该输入式样为该第二式样时根据该校正信号执行该校正运算以产生一第二控制码，以根据该第一控制码与该第二控制码产生该控制信号。
3.如权利要求2所述的数字模拟转换器装置，其中该处理电路用以平均该第一控制码与该第二控制码，以产生该控制信号。
4.如权利要求1所述的数字模拟转换器装置，其中该第一数字模拟转换器电路用以处理一数字数据的多个最低有效位元，且该第二数字模拟转换器电路用以处理该数字数据的多个最高有效位元。
5.如权利要求1所述的数字模拟转换器装置，其中该第一数字模拟转换器电路包含一电流源电路，且该第一数字模拟转换器电路用以根据该输入式样导向该电流源电路的一电流至该数字模拟转换器电路系统的不同输出端，以产生该第一信号与该第二信号。
6.如权利要求1所述的数字模拟转换器装置，其中该第二数字模拟转换器电路包含一电流源电路，且该第二数字模拟转换器电路用以根据该输入式样导向该电流源电路的一电流至该数字模拟转换器电路系统的不同输出端，以产生该第一信号与该第二信号。
7.一种校正方法，包含：
通过一第一数字模拟转换器电路与一第二数字模拟转换器电路根据一输入式样产生一第一信号与一第二信号，其中该输入式样包含至少一第一逻辑值与至少一第二逻辑值，且该至少一第一逻辑值的数量不同于该至少一第二逻辑值的数量；以及
根据多个第一比较结果与多个第二比较结果执行一校正运算，以产生用于控制该第二数字模拟转换器电路的一控制信号，
其中所述第一比较结果为当该输入式样为一第一式样时该第一信号与该第二信号的比较结果，所述第二比较结果为当该输入式样为一第二式样时该第一信号与该第二信号的比较结果，且该第一式样相反于该第二式样。
8.如权利要求7所述的校正方法，其中产生该控制信号包含：
比较该第一信号与该第二信号以产生多个比较信号；以及
平均所述多个比较信号以产生一平均信号。
9.如权利要求8所述的校正方法，其中产生该控制信号还包含：
确认该平均信号是否大于0，以产生一校正信号；
在该输入式样为该第一式样时，根据该校正信号执行该校正运算以产生一第一控制码；
在该输入式样为该第二式样时，根据该校正信号执行该校正运算以产生一第二控制码；以及
根据该第一控制码与该第二控制码产生该控制信号。
10.如权利要求9所述的校正方法，其中产生该控制信号包含：
平均该第一控制码与该第二控制码，以产生该控制信号。
CN201910146771.4A 2019-02-27 2019-02-27 数字模拟转换器装置与校正方法 Active CN111628769B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910146771.4A CN111628769B (zh) 2019-02-27 2019-02-27 数字模拟转换器装置与校正方法
TW109102619A TWI760688B (zh) 2019-02-27 2020-01-22 數位類比轉換器裝置與校正方法
US16/785,763 US10855301B2 (en) 2019-02-27 2020-02-10 Digital to analog converter device and calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910146771.4A CN111628769B (zh) 2019-02-27 2019-02-27 数字模拟转换器装置与校正方法

Publications (2)

Publication Number Publication Date
CN111628769A true CN111628769A (zh) 2020-09-04
CN111628769B CN111628769B (zh) 2023-04-07

Family

ID=72143068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910146771.4A Active CN111628769B (zh) 2019-02-27 2019-02-27 数字模拟转换器装置与校正方法

Country Status (3)

Country Link
US (1) US10855301B2 (zh)
CN (1) CN111628769B (zh)
TW (1) TWI760688B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112671404A (zh) * 2018-01-26 2021-04-16 华为技术有限公司 一种dac误差测量方法及装置
TWI681637B (zh) * 2019-07-31 2020-01-01 瑞昱半導體股份有限公司 數位類比轉換器裝置與校正方法
US20240063808A1 (en) * 2022-08-19 2024-02-22 Avago Technologies International Sales Pte. Limited Calibration detector with two offset compensation loops

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238740A1 (en) * 2007-03-27 2008-10-02 Lewis Donald E Methods and systems for calibrating a pipelined analog-to-digital converter
JP2008278117A (ja) * 2007-04-27 2008-11-13 Rohm Co Ltd デジタル／アナログ変換器のオフセットキャンセル回路
CN101951262A (zh) * 2010-09-03 2011-01-19 英特格灵芯片(天津)有限公司 Dac校准电路及校准方法
US20110018605A1 (en) * 2009-07-27 2011-01-27 Electronics And Telecommunications Research Institute Offset-voltage calibration circuit
CN105071809A (zh) * 2015-08-26 2015-11-18 清华大学 后台校正的互补电流电路、开关电路及电流型数模转换器
CN106301367A (zh) * 2015-06-26 2017-01-04 意法半导体国际有限公司 自校准数模转换器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701373B2 (en) * 2005-10-17 2010-04-20 Panasonic Corporation Current steering DAC
US7456773B1 (en) * 2007-06-14 2008-11-25 Qualcomm Incorporated Pseudo-differential class-AB digital-to-analog converter with code dependent DC current
US8125361B2 (en) * 2010-07-12 2012-02-28 Teledyne Scientific & Imaging, Llc Digital-to-analog converter (DAC) calibration system
US9806729B1 (en) * 2015-10-20 2017-10-31 Marvell International Ltd. Current steering cell with code-dependent nonlinearity cancellation and fast settling for low-power low-area high-speed digital-to-analog converters
US9577657B1 (en) * 2016-05-02 2017-02-21 Analog Devices, Inc. Delta sigma patterns for calibrating a digital-to-analog converter
TWI632778B (zh) 2017-04-24 2018-08-11 瑞昱半導體股份有限公司 數位類比轉換器及其執行方法
US10547319B2 (en) * 2017-11-01 2020-01-28 Analog Devices, Inc. Background calibration of reference, DAC, and quantization non-linearity in ADCS
TWI674763B (zh) * 2018-10-01 2019-10-11 瑞昱半導體股份有限公司 數位類比轉換器裝置與校正方法
US10523228B1 (en) * 2018-12-18 2019-12-31 Ipgreat Incorporated Method of capacitive DAC calibration for SAR ADC

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238740A1 (en) * 2007-03-27 2008-10-02 Lewis Donald E Methods and systems for calibrating a pipelined analog-to-digital converter
JP2008278117A (ja) * 2007-04-27 2008-11-13 Rohm Co Ltd デジタル／アナログ変換器のオフセットキャンセル回路
US20110018605A1 (en) * 2009-07-27 2011-01-27 Electronics And Telecommunications Research Institute Offset-voltage calibration circuit
CN101951262A (zh) * 2010-09-03 2011-01-19 英特格灵芯片(天津)有限公司 Dac校准电路及校准方法
CN106301367A (zh) * 2015-06-26 2017-01-04 意法半导体国际有限公司 自校准数模转换器
CN105071809A (zh) * 2015-08-26 2015-11-18 清华大学 后台校正的互补电流电路、开关电路及电流型数模转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KEJUN WU等: "A fast successive approximation calibration technique with bypass window in DACs" *

Also Published As

Publication number Publication date
US20200274544A1 (en) 2020-08-27
TWI760688B (zh) 2022-04-11
US10855301B2 (en) 2020-12-01
CN111628769B (zh) 2023-04-07
TW202032921A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
TWI760688B (zh) 數位類比轉換器裝置與校正方法
US7142138B2 (en) Multi-step analog/digital converter and on-line calibration method thereof
EP2624458B1 (en) Successive approximation register analog to digital converter
TWI509997B (zh) 資料轉換電路及其方法
CN109995367B (zh) 数模转换器装置
JP3115296B2 (ja) 自己較正ａ―ｄおよびｄ―ａ変換器
US20200403632A1 (en) Calibration circuit and calibration method for adc
US20100109924A1 (en) Method and apparatus for digital error correction for binary successive approximation ADC
US7629906B2 (en) Circuit and method for calibrating direct current offset
JP3857450B2 (ja) 逐次比較型アナログ・ディジタル変換回路
US5617091A (en) Resistance ladder, D-A converter, and A-D converter
US10938401B1 (en) Analog-to-digital converter, resistive digital-to-analog converter circuit, and method of operating an analog-to-digital converter
US10075178B1 (en) Digital-to-analog converter and an operation method thereof
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
US8451154B2 (en) Pipelined ADC calibration
TWI674763B (zh) 數位類比轉換器裝置與校正方法
JP2001024509A (ja) 自己補正方式電荷再配分逐次比較型ａｄ変換器
EP1114515B1 (en) Analog to digital conversion
CN111049520A (zh) 数字模拟转换器装置与校正方法
JP2002261610A (ja) Ａ／ｄ変換器
CN115118281A (zh) 用于逐次逼近模数转换器的失调校准控制方法
US20230147156A1 (en) Semiconductor device, analog-to-digital converter and analog-to-digital converting method
US20230261663A1 (en) Analog-to-digital converter circuit and semiconductor integrated circuit
US10840931B2 (en) Digital to analog and analog to digital converter
US20230029901A1 (en) Analogue-to-digital converter circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant