CN115118281A - 用于逐次逼近模数转换器的失调校准控制方法 - Google Patents

Abstract

本发明实施例提供一种用于逐次逼近模数转换器的失调校准控制方法，通过在采样相后加入失调校正相，通过在所述采样相和所述失调校正相控制逐次逼近模数转换器的电容阵列的电容控制开关，使得电容阵列的上极板电压产生变化以抵消失调电压，由此，在实现失调电压校准的基础上，不需要加入额外的校准电容阵列来进行失调的校准，避免版图面积增大，也避免前级驱动电路的功耗增加。

Description

用于逐次逼近模数转换器的失调校准控制方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于逐次逼近模数转换器的失调校准控制方法。

背景技术

逐次逼近模数转换器(SAR ADC)是芯片中常用的电路，由于电路生产过程中的工艺偏差造成SAR ADC中的器件失配，产生失调电压，影响ADC的动态范围；因此，需要在电路使用过程中对失调电压进行校准，以降低失调电压对电路的影响。

现有技术中，对SAR ADC进行失调校准时，可以利用在主电容阵列中加入额外的校准电容阵列来进行失调的校准，但是，这种结构由于加入了额外的校准电容阵列，从而导致版图面积的增大，也增加了前级驱动电路的功耗。

发明内容

针对现有技术中的问题，本发明提供一种用于逐次逼近模数转换器的失调校准控制方法，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种用于逐次逼近模数转换器的失调校准控制方法，在采样相后加入失调校正相，通过在所述采样相和所述失调校正相控制逐次逼近模数转换器的电容阵列的电容控制开关，使得电容阵列的上极板电压产生变化以抵消失调电压。

进一步地，用于逐次逼近模数转换器的失调校准控制方法包括：

在采样相，控制所述逐次逼近模数转换器的采样开关闭合，根据失调校准电容控制策略控制所述电容阵列上的部分或全部电容的控制开关连接到地电压上，电容阵列上的其余电容的控制开关连接到参考电压；

在所述失调校正相，控制所述采样开关断开，并将连接到地电压上的控制开关连接到参考电压，以使得电容阵列的上极板电压产生变化以抵消所述失调电压。

进一步地，所述失调校准电容控制策略包括：

根据预获取的失调校正码以及校准模式失调量化值控制电容阵列的控制开关。

进一步地，用于逐次逼近模数转换器的失调校准控制方法还包括：

根据无失调量化值以及预获取的校准模式失调量化值得到失调校正码。

进一步地，用于逐次逼近模数转换器的失调校准控制方法还包括：

将ADC的差分输入两端短接到共模电压后得到所述逐次逼近模数转换器量化出的码值，作为所述校准模式失调量化值。

进一步地，循环多次获取校准模式失调量化值的过程并取平均得到最终的校准模式失调量化值。

进一步地，所述根据无失调量化值以及校准模式失调量化值得到失调校正码包括：

若所述校准模式失调量化值的最高位为0，则将所述无失调量化值减去所述校准模式失调量化值得到所述失调校正码；

若所述校准模式失调量化值的最高位为1，则将所述校准模式失调量化值减去所述无失调量化值得到所述失调校正码。

进一步地，所述根据预获取的失调校正码以及校准模式失调量化值控制电容阵列的控制开关，包括：

对于x比特逐次逼近模数转换器，假设失调校正码为：D_cal＝D_c0D_c1D_c2…D_c(x-1)，校准模式失调量化值B_out-off是B_o1B_o2B_o3…B_ox；

B_o1＝0时，D_cy(y＝1～(x-1))一一对应控制开关S_yp(y＝1～(x-1))；若D_cy＝0，开关S_yp接到参考电压；若D_cy＝1，开关S_yp接到地电压；

B_o1＝1时，D_cy(y＝1～(x-1))一一对应控制开关S_yn(y＝1～(x-1))；若D_cy＝0，开关S_yn接到参考电压；若D_cy＝1，开关S_yn接到地电压。

本发明实施例提供的用于逐次逼近模数转换器的失调校准控制方法，通过在采样相后加入失调校正相，通过在所述采样相和所述失调校正相控制逐次逼近模数转换器的电容阵列的电容控制开关，使得电容阵列的上极板电压产生变化以抵消失调电压，由此，在实现失调电压校准的基础上，不需要加入额外的校准电容阵列来进行失调的校准，避免版图面积增大，也避免前级驱动电路的功耗增加。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了现有技术中的一种上极板采样的单调开关策略的SARADC电路；

图2示出了图1中电容上极板V_dacp和V_dacn的电压波形；

图3示出了图1中SARADC的开关切换策略；

图4示出了用于逐次逼近模数转换器的一种现有校准方案；

图5示出了用于逐次逼近模数转换器的另一种现有校准方案；

图6示出了本发明实施例中电容上极板V_dacp和V_dacn的电压波形；

图7示出了本发明实施例中的用于逐次逼近模数转换器的失调校准控制方法的流程图一；

图8示出了本发明实施例中的用于逐次逼近模数转换器的电路图；

图9示出了本发明实施例中的用于逐次逼近模数转换器的失调校准控制方法的流程图二；

图10示出了本发明实施例中的步骤S300的具体步骤；

图11示出了本发明实施例中的校准模式时电容上极板V_dacp和V_dacn的电压波形；

图12示出了本发明实施例中的SARADC正常工作时电容上极板V_dacp和V_dacn的电压波形；

图13示出了本发明实施例中例举的5bit单调开关策略上极板采样的SARADC的电容上极板V_dacp和V_dacn的电压波形；

图14示出了本发明实施例中例举的5bit单调开关策略上极板采样的SARADC的开关切换策略。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1示出了现有技术中的一种上极板采样的5bit单调开关策略的SARADC电路；如图1所示，该SARADC电路包括：采样开关S_S、主电容阵列(包括电容C_1p～C_5p、C_1n～C_5n)以及配套的控制开关(S_1p～S_4p、S_1n～S_4n)、比较器comparator以及逻辑控制电路(SARLogic)；电容上极板V_dacp和V_dacn的电压波形如图2所示，假设V_ip-V_in＝ΔV₁＝0.68V_ref，第一个相位，采样开关S_S闭合，其它开关S_1p～S_4p和S_1n～S_4n接到参考电压V_ref上，ADC进行采样，V_dacp-phase1＝V_ip,V_dacn-phase1＝V_in；下一个相位phase1,采样开关S_S断开，比较器开始工作，因为V_dacp-V_dacn＝V_ip-V_in＝0.68V_ref>0,比较器输出B₁为1；在phase2，根据phase1比较器的结果，SARlogical电路控制开关S_1p切换到地电压gnd上，根据电荷守恒，开关切换前后电荷总量不变，Q_phase1＝Q_phase2，则(V_dacp-phase1-V_ref)*(C_1p+C_2p+C_3p+C_4p+C_5p)＝(V_dacp-phase2-V_ref)*(C_2p+C_3p+C_4p+C_5p)+(V_dacp-phase2-0)*C_1p,由C_ip＝2C_(i+1)p,i＝1～4,C_4p＝C_5p解得，V_dacp-phase2＝V_ip-V_ref/2，因此V_dacp-phase2-V_dacn-phase2＝V_ip-V_ref/2-V_in＝0.18V_ref>0，比较器输出B₂为1；在phase3，根据phase2比较器的结果，SARlogical电路控制开关S_2p切换到gnd上，根据电荷守恒，V_dacp-phase3-V_dacn-phase3＝V_ip-V_in-V_ref/2-V_ref/4＝-0.07V_ref<0,比较器输出B₃为0；在phase4，根据phase3比较器的结果，SAR logical电路控制开关S_3n切换到gnd上，根据电荷守恒，V_dacp-phase4-V_dacn-phase4＝V_ip-V_in-V_ref/2-V_ref/4+V_ref/8＝0.055V_ref>0,比较器输出B₄为1；在phase5，根据phase4比较器的结果，SAR logical电路控制开关S_4p切换到gnd上,根据电荷守恒，V_dacp-phase5-V_dacn-phase5＝V_ip-V_in-V_ref/2-V_ref/4+V_ref/8-V_ref/16＝-0.0075V_ref<0,比较器输出B₅为0；ADC量化结束，ADC量化结果B_out＝B₁B₂B₃B₄B₅＝11010。上述开关切换策略简化如图3所示。

图4示出了用于逐次逼近模数转换器的一种现有校准方案；该逐次逼近模数转换器为上极板采样的5bit单调开关策略的SARADC，SARADC具有配套的校准电路，该校准电路包括：校准电容阵列(包括电容：C_cp、C_cn、C_cp1、C_cp2、C_cp3、C_cn1、C_cn2、C_cn3)以及配套的控制开关(包括S_cp1～S_cp3、S_cn1～S_cn3),通过校准电路来对SARADC进行失调的校准；在采样相位，S_s闭合，其它开关如图连接到Vref；采样完成后，S_s断开，通过控制选取开关S_cp1～S_cp3和开关S_cn1～S_cn3接到gnd来进行offset的补偿，offset补偿的范围可以通过改变校准桥接电容C_c的大小或者在设计阶段校准电容阵列的电容数来调节。这种结构由于加入了额外的校准电路，从而导致版图面积的增大，也会增加前级驱动电路的功耗。

图5示出了用于逐次逼近模数转换器的另一种现有校准方案；该方案的校准过程和图4所示的校准过程相似，区别在于offset的补偿是通过调节校准参考电压V_cal的大小来实现的，V_cal由额外的模拟电路产生，和V_ref一样V_cal需要满足建立时间小于ADC的量化时间，所以在高速SARADC中，V_cal的电路会消耗较大的功耗。

本发明实施例提供的用于逐次逼近模数转换器的失调校准控制方法，在采样相后加入失调校正相，通过在所述采样相和所述失调校正相控制逐次逼近模数转换器的电容阵列的电容控制开关，使得电容阵列的上极板电压产生变化以抵消失调电压，用更低的功耗，更小的面积代价情况下，对SARADC的进行失调校准。

由于芯片生产过程的工艺偏差，使得芯片存在失调电压ΔV_off，假设V_ip-V_in＝ΔV₁，则ADC采样电压V_dacp-phase1-V_dacn-phase1＝V_ip-V_in+ΔV_off，加入了失调电压，如果在phase1之前插入一个offset calibration phase(失调校正相)，如图6，在这个phase里，V_dacp或者V_dacn的电压产生一个ΔV_cal的变化，并且使得ΔV_cal的值等于-ΔV_off的值，这样SARADC的offset将被完全抵消掉。

具体地，参见图7，该用于逐次逼近模数转换器的失调校准控制方法可以包括以下内容：

步骤S100：在采样相，控制所述逐次逼近模数转换器的采样开关闭合，根据失调校准电容控制策略控制所述电容阵列上的部分或全部电容的控制开关连接到地电压上，电容阵列上的其余电容的控制开关连接到参考电压；

具体地，结合图6和图8，在采样相，即Sample阶段，采样开关S_S闭合，根据失调校准电容控制策略控制部分或全部电容的控制开关连接到地电压上，若是部分电容的控制开关连接到地电压上，则电容阵列上的其余电容的控制开关连接到参考电压；值得说明的是，现有技术中在Sample阶段，主电容阵列中的全部电容的控制开关均连接到参考电压上。

步骤S200：在所述失调校正相，控制所述采样开关断开，并将连接到地电压上的控制开关连接到参考电压，以使得电容阵列的上极板电压产生变化以抵消所述失调电压。

具体地，在失调校正相，即Offset calibrate阶段，采样开关S_S断开，将连接到地电压上的控制开关连接到参考电压，Sample阶段连接到参考电压上的控制开关保持不变，使得V_dacp或者V_dacn压产生一个-ΔV_off的变化，抵消了SARADC的offset电压。

另外，值得说明的是，图8中的Offset calibration control logic用于实现本发明实施例提供的失调校准控制过程。

通过采用上述技术方案，只需要在SARADC采样相位结束后插入一个失调校准相位，然后利用原有的电容阵列的控制就可以完成失调校准的功能，而且校准精度可以达到1LSB。由于没有额外的电容阵列和模拟电路，可以大大节省电路的功耗和面积，而且校准逻辑简单，数字逻辑电路也相应容易设计，可以达到1LSB的校准精度。

在一个可选的实施例中，失调校准电容控制策略包括：根据预获取的失调校正码以及校准模式失调量化值控制电容阵列的控制开关。

在一个可选的实施例中，参见图9，本发明提供的用于逐次逼近模数转换器的失调校准控制方法还包括：

步骤S300：根据无失调量化值以及预获取的校准模式失调量化值得到失调校正码；

具体地，无失调量化值是涉及阶段的理想量化状态，该无失调量化值可以预先获取。

在一个进一步地实施例中，参见图10，用于逐次逼近模数转换器的失调校准控制方法还可以包括：

步骤S400：将ADC的差分输入两端短接到共模电压后得到所述逐次逼近模数转换器量化出的码值，作为所述校准模式失调量化值。

具体地，参见那图11，配置ADC进入失调校正模式，在此模式下把V_ip和V_in短接到共模电压V_cm，由于芯片生产过程中存在工艺偏差，使得ADC存在失调电压，V_dacp和V_dacn的差值不是0，而是ΔV_off，这个ΔV_off就是ADC的失调电压值，然后对V_ip-V_in进行ADC正常量化，量化出来的码值B_out-off即为校准模式失调量化值。

值得说明的是，循环多次获取校准模式失调量化值的过程并取平均得到最终的校准模式失调量化值。

另外，该校准模式失调量化值送到数字逻辑电路中，为了后续计算失调校正码提供依据。计算得到的失调校正码存到数字校正寄存器，校正模式结束。如图12所示，ADC正常工作时候，在offset calibration phase直接从数字校正寄存器读取失调校正码，根据失调校正码以及校准模式失调量化值控制电容阵列的控制开关，使得V_dacp或者V_dacn压产生一个-ΔV_off的变化，抵消了SARADC的offset电压。

值得说明的是，校准模式失调量化值或校准模式失调量化值的最高位(也可以称为标志位)也存储在数字校正寄存器中，用于后续基于该校准模式失调量化值的最高位决定控制比较器正相输入端电容对应的控制开关(即S_yp)还是比较器反相输入端电容对应的控制开关(即S_yn)。

在一个可选的实施例中，根据无失调量化值以及预获取的校准模式失调量化值得到失调校正码包括：

若所述校准模式失调量化值的最高位为0，则将所述无失调量化值减去所述校准模式失调量化值得到所述失调校正码；

若所述校准模式失调量化值的最高位为1，则将所述校准模式失调量化值减去所述无失调量化值得到所述失调校正码。

在一个可选的实施例中，根据预获取的失调校正码以及校准模式失调量化值控制电容阵列的控制开关，包括：

对于x bit单调开关策略上极板采样的SARADC，假设无失调量化值B_out-ideal值是100...0(x bit二进制)，校正模式得到量化值B_out-off是B_o1B_o2B_o3…B_ox。

B_o1＝0时候，校准码D_cal＝D_c0D_c1D_c2…D_c(x-1)＝B_out-ideal-B_out-off＝100…0-B_o1B_o2B_o3…B_ox，在sample phase，D_cy(y＝1～(x-1))一一对应控制开关S_yp(y＝1～(x-1))，D_cy＝0,开关S_yp接到vref；D_cy＝1,开关S_yp接到gnd。

B_o1＝1时候，校准码D_cal＝D_c0D_c1D_c2…D_c(x-1)＝B_out-off-B_out-ideal＝B_o1B_o2B_o3…B_ox-100…0，在sample phase，D_cy(y＝1～(x-1))一一对应控制开关S_yn(y＝1～(x-1))，D_cy＝0,开关S_yn接到vref；D_cy＝1,开关S_yn接到gnd。

值得说明的是，SARADC中比较器的正相输入端连接的电容中，按从最高位到最低位的顺序对电容进行排序，最高位电容对应的控制开关为S_1p、次高位电容对应的控制开关为S_2p、依次类推，最低位电容对应的控制开关为S_(x-1)p；SARADC中比较器的反相输入端连接的电容中，按从最高位到最低位的顺序对电容进行排序，最高位电容对应的控制开关为S_1n、次高位电容对应的控制开关为S_2n、依次类推，最低位电容对应的控制开关为S_(x-1)n。

为了使本领域技术人员更好地理解本申请，参见图8，假设有一个5bit单调开关策略上极板采样的SARADC，在SARADC封装后，首先配置SARADC进入失调校正模式，在此模式下把V_ip和V_in短接到V_cm，由于存在系统失调，V_ip和V_in的差值不是0，而是ΔV_off，这个ΔV_off就是ADC的失调电压值，然后ADC正常量化，量化出来的码值B_out-off送到offset calibrationcontrol logic(失调校正逻辑)电路进行计算和存储，最后校正模式结束。假设B_out-off值是10101，无失调的理想量化值B_out-ideal值是10000，那么计算得到的失调校正码D_cal＝B_out-off-B_out-ideal＝101，失调校准的过程可以循环多次取平均值，增加校准的精准性。

值得说明的是，该无失调量化值是一个固定值，无失调量化值预先存储在芯片中，或者直接将无失调量化值设计在逻辑电路中。

如图13所示，ADC正常工作时候，在sample phase，根据读取的失调校正码101，控制开关S_2n和S_4n连接到gnd上，其他开关接到V_ref，此时假设V_ip-V_in＝ΔV_x，则V_dacp和V_dacn之间的差值V_dacp-V_dacn＝V_ip-V_in+ΔV_off＝ΔV_x+ΔV_off；然后在offsetcalibration phase，采样开关断开，再控制开关S_2n和S_4n连接到V_ref上，这时V_dacp和V_dacn之间的差值V_dacp-V_dacn＝ΔV_x+ΔV_off+ΔV_cal，由于ΔV_off＝-ΔV_cal，则V_dacp和V_dacn之间的差值V_dacp-V_dacn＝ΔV_x，抵消了offset电压的影响。上述开关策略简化图如图14所示。

本领域技术人员可以理解的是，上述实施例是以上极板采样结构的SARADC为例，而底极板采样的SARADC也同样可以适用本发明实施例中提供的失调校准方法。另外，除了5bit SARADC，本发明实施例提供的失调校准方法可以扩展到任意bit的SARADC。

本发明实施例提供的失调校准方法，可以用于电子设备中的SAR ADC电路，具体的，电子设备例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (8)

1.一种用于逐次逼近模数转换器的失调校准控制方法，其特征在于，在采样相后加入失调校正相，通过在所述采样相和所述失调校正相控制逐次逼近模数转换器的电容阵列的电容控制开关，使得电容阵列的上极板电压产生变化以抵消失调电压。

2.根据权利要求1所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，包括：

在采样相，控制所述逐次逼近模数转换器的采样开关闭合，根据失调校准电容控制策略控制所述电容阵列上的部分或全部电容的控制开关连接到地电压上，电容阵列上的其余电容的控制开关连接到参考电压；

在所述失调校正相，控制所述采样开关断开，并将连接到地电压上的控制开关连接到参考电压，以使得电容阵列的上极板电压产生变化以抵消所述失调电压。

3.根据权利要求2所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，所述失调校准电容控制策略包括：

根据预获取的失调校正码以及校准模式失调量化值控制电容阵列的控制开关。

4.根据权利要求2所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，还包括：

根据无失调量化值以及预获取的校准模式失调量化值得到失调校正码。

5.根据权利要求4所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，还包括：

将ADC的差分输入两端短接到共模电压后得到所述逐次逼近模数转换器量化出的码值，作为所述校准模式失调量化值。

6.根据权利要求5所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，循环多次获取校准模式失调量化值的过程并取平均得到最终的校准模式失调量化值。

7.根据权利要求4所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，所述根据无失调量化值以及校准模式失调量化值得到失调校正码包括：

若所述校准模式失调量化值的最高位为0，则将所述无失调量化值减去所述校准模式失调量化值得到所述失调校正码；

若所述校准模式失调量化值的最高位为1，则将所述校准模式失调量化值减去所述无失调量化值得到所述失调校正码。

8.根据权利要求3所述的用于逐次逼近模数转换器的失调校准控制方法，其特征在于，所述根据预获取的失调校正码以及校准模式失调量化值控制电容阵列的控制开关，包括：

对于x比特逐次逼近模数转换器，假设失调校正码为：D_cal＝D_c0D_c1 D_c2…D_c(x-1)，校准模式失调量化值B_out-off是B_o1 B_o2 B_o3…B_ox；

B_o1＝0时，D_cy(y＝1～(x-1))一一对应控制开关S_yp(y＝1～(x-1))；若D_cy＝0，开关S_yp接到参考电压；若D_cy＝1，开关S_yp接到地电压；

B_o1＝1时，D_cy(y＝1～(x-1))一一对应控制开关S_yn(y＝1～(x-1))；若D_cy＝0，开关S_yn接到参考电压；若D_cy＝1，开关S_yn接到地电压。

Images