KR102139939B1 - 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 - Google Patents

저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 Download PDF

Info

Publication number
KR102139939B1
KR102139939B1 KR1020190090653A KR20190090653A KR102139939B1 KR 102139939 B1 KR102139939 B1 KR 102139939B1 KR 1020190090653 A KR1020190090653 A KR 1020190090653A KR 20190090653 A KR20190090653 A KR 20190090653A KR 102139939 B1 KR102139939 B1 KR 102139939B1
Authority
KR
South Korea
Prior art keywords
capacitor array
analog
voltage
approximation register
bit
Prior art date
Application number
KR1020190090653A
Other languages
English (en)
Inventor
양병도
김대진
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020190090653A priority Critical patent/KR102139939B1/ko
Application granted granted Critical
Publication of KR102139939B1 publication Critical patent/KR102139939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Abstract

본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기는, 복수의 커패시터를 포함하는 커패시터 어레이에 아날로그 입력 전압을 샘플링 및 홀드하는 샘플링홀드 스위치; 상기 커패시터 어레이를 포함하며 아날로그 비교 전압을 출력하는 디지털 아날로그 변환부; 상기 비교 전압을 제1 입력단자에 입력 받고, 상기 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과를 출력하는 비교기; 및 상기 비교기에서 출력되는 비교 결과를 입력 받아 상위 비트 및 하위 비트를 결정하고, 상기 디지털 아날로그 변환부를 제어하여 상기 비교 전압을 재설정하는 연속 근사 레지스터 로직부;를 포함하며 상기 디지털 아날로그 변환부는 상기 커패시터 어레이를 상위 커패시터 어레이 및 하위 커패시터 어레이로 분리하는 어레이 분리 스위치를 포함할 수 있다.

Description

저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법{low power switching successive approximation register(SAR) analog-digital converter(ADC) and analog-digital converting method using the same}
본 발명은 아날로그 신호를 디지털 신호로 변환하는 기술인 연속 근사 레지스터 아날로그 디지털 변환기에 대한 것으로서, 보다 구체적으로는 하위 커패시터 어레이를 이용하여 상위 비트를 결정할 수 있는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법에 관한 것이다.
아날로그 디지털 변환기는 아날로그 신호를 샘플링하여 디지털 코드 또는 디지털 신호로 변환하는 장치로서, 이동통신 단말기, 광대역 모뎀 등과 같은 통신분야, HD(High Definition) TV, 캠코더, SET-TOP BOXES, 스캐너 등과 같은 영상 신호 처리 분야, MRI(Magnetic Resonance Imaging), CT(Computed Tomography), 보청기 등의 의료기기 분야, 음성인식, 비디오 그래픽 제어기 센서 등의 컴퓨터 분야 등 산업 전반에 널리 쓰이고 있다.
이러한 아날로그 디지털 변환기의 종류에는 플래시 타입, 파이프라인 타입, 알고리즘 타입, 연속 근사 레지스터 타입 등이 있는데 특히, 연속 근사 레지스터 아날로그 디지털 변환기는 다른 아날로그 디지털 변환기에 비해 비교적 빠른 변환 속도와 높은 정밀도를 가짐으로써 광범위하게 사용되고 있다.
그러나 종래의 연속 근사 레지스터 아날로그 디지털 변환기는 해상도가 증가함에 따라 상위 비트 커패시터의 크기가 크게 증가하므로 스위칭 전력 소비가 증가하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 스위칭 전력 소비를 줄일 수 있는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법을 제공하는 것에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기는, 복수의 커패시터를 포함하는 커패시터 어레이에 아날로그 입력 전압을 샘플링 및 홀드하는 샘플링홀드 스위치; 상기 커패시터 어레이를 포함하며 아날로그 비교 전압을 출력하는 디지털 아날로그 변환부; 상기 비교 전압을 제1 입력단자에 입력 받고, 상기 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과를 출력하는 비교기; 및 상기 비교기에서 출력되는 비교 결과를 입력 받아 상위 비트 및 하위 비트를 결정하고, 상기 디지털 아날로그 변환부를 제어하여 상기 비교 전압을 재설정하는 연속 근사 레지스터 로직부;를 포함한다.
여기서, 상기 디지털 아날로그 변환부는 상기 커패시터 어레이를 상위 커패시터 어레이 및 하위 커패시터 어레이로 분리하는 어레이 분리 스위치를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 커패시터 어레이의 일단은 상기 복수의 커패시터가 공통으로 연결되어 전하를 공유하고, 타단은 상기 복수의 커패시터가 각각 그라운드 전압 또는 레퍼런스 전압에 연결되며, 상기 어레이 분리 스위치는, 상기 커패시터 어레이의 일단에 구비되어, 상기 커패시터 어레이를 하위 N비트에 대응하는 하위 커패시터 어레이와 상위 M비트에 대응하는 상위 커패시터 어레이로 분리시키고, M≥N 일 수 있다.
또한, 상기 디지털 아날로그 변환부는 상기 커패시터 어레이의 타단에 연결되는 스위칭부를 포함하고, 상기 스위칭부는 상기 복수의 커패시터 각각에 연결되는 스위칭 소자를 포함하며, 상기 스위칭 소자는 상기 복수의 커패시터 각각을 그라운드 전압 또는 레퍼런스 전압으로 스위칭할 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 샘플링홀드 스위치가 온으로 동작하고 상기 어레이 분리 스위치가 온으로 동작하면, 상기 상위 커패시터 어레이 및 상기 하위 커패시터 어레이에 상기 아날로그 입력 전압을 샘플링하고, 상기 샘플링홀드 스위치가 오프로 동작하면, 상기 상위 커패시터 어레이 및 상기 하위 커패시터 어레이에 상기 아날로그 입력 전압을 홀드하며, 상기 샘플링이 상기 상위 커패시터 어레이 및 상기 하위 커패시터 어레이에 동시에 이루어질 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 커패시터 어레이의 일단은, 상기 하위 커패시터 어레이측의 제1 공통단자 및 상기 상위 커패시터 어레이측의 제2 공통단자로 분리되고, 상기 연속 근사 레지스터 로직부가 상기 상위 비트를 결정하는 동안 상기 제2 공통단자에 샘플링 전압이 유지될 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 커패시터 어레이의 일단은, 상기 하위 커패시터 어레이측의 제1 공통단자 및 상기 상위 커패시터 어레이측의 제2 공통단자로 분리되고, 상기 연속 근사 레지스터 로직부가 상기 상위 비트를 결정하는 동안 상기 제2 공통단자에 샘플링 전압이 유지될 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 어레이 분리 스위치가 오프로 동작하는 상태에서, 상기 비교기는 상기 제1 입력단자에 상기 비교 전압을 입력 받아 상기 제2 입력단자의 전압과 비교하여 결과값을 출력하고, 상기 연속 근사 레지스터 로직부는 상기 결과값을 입력 받아 상기 상위 비트를 결정할 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 어레이 분리 스위치가 온으로 동작하는 상태에서, 상기 비교기는 상기 제1 입력단자에 상기 비교 전압을 입력 받아 상기 제2 입력단자의 전압과 비교하여 결과값을 출력하고, 상기 연속 근사 레지스터 로직부는 상기 결과값을 입력 받아 상기 하위 비트를 결정할 수 있다.
또한, 상기 연속 근사 레지스터 로직부는 상기 상위 비트를 결정한 후 상기 상위 커패시터 어레이에 적용시킬 수 있다.
또한, 상기 연속 근사 레지스터 로직부는 상기 상위 비트를 결정한 후 상기 하위 커패시터 어레이를 리셋시킬 수 있다.
또한, 또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상기 연속 근사 레지스터 로직부가 상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 동안, 안정화 클락이 적용될 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법은, 커패시터 어레이를 상위 커패시터 어레이 및 하위 커패시터 어레이로 분리시키는 어레이 분리 스위치를 포함하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기를 이용하는, 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법으로서, 아날로그 입력 전압을 상기 커패시터 어레이에 샘플링하는 단계; 상기 하위 커패시터 어레이를 이용하여 상위 비트를 결정하는 단계; 상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 단계; 상기 하위 커패시터 어레이를 리셋하는 단계; 및 상기 하위 커패시터 어레이를 이용하여 하위 비트를 결정하는 단계;를 포함한다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법에 있어서, 상기 상위 비트를 결정하는 단계는, 상기 어레이 분리 스위치가 오프로 동작하는 상태에서, 비교기가 디지털 아날로그 변환부에서 출력하는 비교 전압을 제1 입력단자에 입력 받아 상기 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과값을 출력하고, 연속 근사 레지스터 로직부가 상기 결과값을 입력 받아 상기 상위 비트를 결정할 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법에 있어서, 상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 단계는, 상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 동안, 안정화 클락이 적용될 수 있다.
또한, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법에 있어서, 상기 하위 비트를 결정하는 단계는, 상기 어레이 분리 스위치가 온으로 동작하는 상태에서, 비교기가 디지털 아날로그 변환부에서 출력하는 비교 전압을 제1 입력단자에 입력 받아 상기 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과값을 출력하고, 연속 근사 레지스터 로직부가 상기 결과값을 입력 받아 상기 하위 비트를 결정할 수 있다.
본 발명에 의하면, 하위 커패시터 어레이를 이용해 상위 비트를 구함으로써 스위칭 전력 소비를 줄일 수 있다.
도 1은 종래의 연속 근사 레지스터 아날로그 디지털 변환기의 개략도이다.
도 2는 종래의 연속 근사 레지스터 아날로그 디지털 변환기의 동작 파형이다.
도 3은 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기의 개략도이다.
도 4는 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기의 동작 파형이다.
도 5는 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법의 순서도이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 대해 상세하게 설명한다. 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.
도 1은 종래의 연속 근사 레지스터 아날로그 디지털 변환기의 개략도이다. 8비트(bit)의 해상도를 갖는 경우를 예시로 들고 있다. 도 1을 참조하면, 종래의 연속 근사 레지스터 아날로그 디지털 변환기는 근사화 과정을 통하여 아날로그 입력에 해당하는 비트를 결정한다. 보다 구체적으로 연속 근사 레지스터 아날로그 디지털 변환기는 샘플 앤 홀드 신호(SH)가 1일 때 샘플링홀드 스위치(20)가 온으로 동작하여 아날로그 입력 전압(VIN)을 커패시터 어레이(10)에 샘플링하고 커패시터 어레이(10)의 타단에 연결된 스위치들(S1~S8)은 모두 레퍼런스 전압(V_ref)에 연결된다. 샘플 앤 홀드 신호(SH)가 0이 되면 샘플링홀드 스위치(20)가 오프로 동작하여 아날로그 입력 전압(VIN)을 커패시터 어레이(10)에 홀드한다. 이 때, Vc= VIN 이다.
이후 최상위 커패시터 즉, 도 1에서의 가장 좌측 커패시터부터 순차로 스위칭하면서 비교기(40)가 커패시터 어레이(10)에서 출력되는 전압(Vc)과 0을 비교하는 방식으로 비트를 결정하게 된다. 이 때, 커패시터 어레이(10)에서 출력되는 전압(Vc)이 0보다 큰 경우 비교기(40)에서 1이 출력되고, 커패시터 어레이(10)에서 출력되는 전압(Vc)이 0보다 작은 경우 비교기(40)에서 0이 출력된다.
먼저 최상위 비트(Most Significant Bit; MSB)를 결정하는 과정을 살펴보면, MSB를 결정하는 커패시터에 연결된 스위치(S1)가 그라운드 전압(V_gnd)에 연결되고, 나머지 스위치들은 레퍼런스 전압(V_ref)에 연결된 상태를 유지한다. 전하량은 보존되므로 Vc는 1/2V_ref만큼 감소된다. 즉, Vc=VIN-1/2V_ref이다. 이 상태에서, 비교기(40)는 첫 번째 비교를 수행한다. 만약 VC가 0보다 크면 VIN이 1/2V_ref보다 크다는 것이다. 이 때는 S1은 그라운드 전압(V_gnd)에 연결된 상태를 유지하고, MSB는 [1]로 결정된다. 반대로 Vc가 0보다 작으면 VIN이 1/2V_ref보다 작다는 것이다. 이 때는 S1은 다시 레퍼런스 전압(V_ref)으로 연결되고, MSB는 [0]으로 결정된다.
MSB를 결정한 후 두 번째 비트를 결정하는 과정은 S2를 스위칭하여 동일하게 이루어진다. 편의를 위해 MSB가 [1]로 결정된 경우를 가정하자. MSB가 결정된 후 Vc=VIN-1/2V_ref인 상태이다. 두 번째 비트를 결정하기 위해 S2를 그라운드 전압(V_gnd)에 스위칭하게 되면 Vc는 1/4V_ref만큼 감소된다. 즉, Vc=VIN-1/2V_ref-1/4V_ref가 된다. 이 상태에서 비교기(40)는 두 번째 비교를 수행한다. 만약 Vc가 0보다 크면 VIN이 3/4V_ref보다 크다는 것이다. 이 때는 S2는 그라운드 전압(V_gnd)에 연결된 상태를 유지하고, 두 번째 비트는 [1]로 결정된다. 반대로 Vc가 0보다 작으면 VIN이 3/4V_ref보다 작다는 것이다. 이 때 S2은 다시 레퍼런스 전압(V_ref)으로 연결되고, 두 번째 비트는 [0]으로 결정된다.
위의 과정을 최하위 비트(Least Significant Bit; LSB)를 결정하는 커패시터에 연결된 스위치(S8)까지 반복한다.
도 2는 종래의 연속 근사 레지스터 아날로그 디지털 변환기의 동작 파형이다.
상기 과정 및 도 2를 참조하면, 스위칭에 의해 Vc의 값이 계속 재설정되는 방식으로 비트를 결정해 나가는 것을 알 수 있다. 상기의 과정은 한 클럭(CLK) 주기당 하나의 비트를 결정하도록 진행된다.
이러한 종래의 연속 근사 레지스터 아날로그 디지털 변환기는 도 1에도 나타나 있듯이 해상도가 증가함에 따라 커패시터 크기가 2배씩 증가하게 되는데 스위칭 전력은 커패시터의 크기 즉, 용량에 비례하므로 해상도가 높아질수록 최상위 비트를 결정하기 위한 스위칭 전력 소모는 매우 커지게 된다.
이하부터는 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 대해 설명한다.
도 3은 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기의 개략도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기는, 샘플링홀드 스위치(100), 디지털 아날로그 변환부(200), 비교기(300) 및 연속 근사 레지스터 로직부(400)를 포함한다.
샘플링홀드 스위치(100)는 아날로그 신호를 커패시터 어레이(210)에 샘플링 또는 홀드시키는 기능을 한다. 구체적으로 샘플 앤 홀드 신호(SH)가 '1'이 되면 샘플링홀드 스위치(100)가 온으로 동작하여 커패시터 어레이(210)의 일단에 아날로그 입력 전압(Vin)을 샘플링하고 샘플 앤 홀드 신호(SH)가 '0'이 되면 샘플링홀드 스위치(100)가 오프로 동작하여 상기 샘플링된 아날로그 입력 전압(Vin)을 커패시터 어레이(210)의 일단에 홀드시킨다. 샘플링은, 도 3에 도시된 바와 같이 커패시터의 상부 플레이트에 샘플링되는 top plate sampling 방식일 수도 있고 또는 커패시터의 하부 플레이트에 샘플링되는 bottom plate sampling 방식일 수도 있다.
디지털 아날로그 변환부(200)는 커패시터 어레이(210)를 포함하며 아날로그 비교 전압(V_comp)을 출력할 수 있다. 이 때 비교 전압(V_comp)은 비교기(300)의 제1 입력단자에 입력될 수 있다.
여기서 커패시터 어레이(210)의 일단은 복수개의 커패시터가 공통으로 연결되어 전하를 공유하고, 커패시터 어레이(210)의 타단은 상기 복수의 커패시터가 각각 그라운드 전압(V_GND) 또는 레퍼런스 전압(V_REF)에 연결된다. 상기 복수개의 커패시터는 이진으로 가중되는 배열을 가진다. 즉, LSB를 결정하는 커패시터가 Cu이고 상위 비트로 갈수록 2Cu, 4Cu, 8Cu, … , 2(i-2)Cu, 2(i-1)Cu (i=해상도)의 크기를 가진다. 따라서 도 3에서 예시로 든 것처럼 8비트 해상도를 가지는 경우 MSB를 결정하는 커패시터가 128Cu의 크기를 가지게 된다. 여기서 Cu는 단위 커패시터이다.
또한, 디지털 아날로그 변환부(200)는 어레이 분리 스위치(220)를 포함할 수 있다.
어레이 분리 스위치(220)는 커패시터 어레이(210)를 하위 커패시터 어레이(211)와 상위 커패시터 어레이(212)로 분리할 수 있는데, 보다 구체적으로 어레이 분리 스위치(220)는 커패시터 어레이(210)의 일단에 구비되어, 커패시터 어레이(210)를 하위 N비트에 대응하는 하위 커패시터 어레이(211)와 상위 M비트에 대응하는 상위 커패시터 어레이(212)로 분리시킬 수 있다. 이 때 M과 N은 자연수이다.
본 발명에 따르면 하위 N비트를 이용하여 상위 M비트를 결정해야 하므로 M은 N보다 크거나 같아야 한다. 예를 들어 8비트의 해상도를 가질 때 하위 3비트를 이용하여 상위 비트를 결정하는 경우에는 하위 커패시터 어레이(211)를 이용하여 최상위 비트부터 3개의 비트를 결정한 후 상위 비트 중 나머지 2개의 비트는 어레이 분리 스위치(220)를 온으로 동작시켜 종래 연속 근사 레지스터 아날로그 디지털 변환 방식으로 결정할 수 있다.
바람직하게는 상위 비트가 남지 않도록 N과 M의 비트수가 같게 하고 하위 커패시터 어레이(110)를 한번 이용하여 상위 비트를 모두 결정하거나, M을 N의 배수로 설정하고 하위 커패시터 어레이(110)를 두 번 이상 이용하여 상위 비트를 모두 결정할 수 있도록 하는 것이 좋다.
커패시터 어레이(210)의 일단은 어레이 분리 스위치(220)에 의해 하위 커패시터 어레이(211)측의 제1 공통단자 및 상위 커패시터 어레이(212)측의 제2 공통단자로 분리될 수 있다. 이 때, Vc_LSB는 제1 공통단자의 전압이고, Vc_MSB는 제2 공통단자의 전압이다.
또한, 디지털 아날로그 변환부(200)는 커패시터 어레이(210)의 타단에 연결되는 스위칭부(230)를 포함할 수 있다.
스위칭부(230)는 복수의 커패시터 각각에 연결되는 스위칭 소자(SW1~SW8)를 포함한다. 본 발명의 일 실시예에서는 8비트의 해상도를 가지도록 구현하여 스위칭 소자가 8개만 도시되었으나 이는 해상도에 따라 증감될 수 있다.
스위칭 소자(SW1~SW8)는 상기 복수의 커패시터 각각을 그라운드 전압(V_GND) 또는 레퍼런스 전압(V_REF)으로 스위칭할 수 있다. 여기서 상기 복수의 스위칭 소자(SW1~SW8)는 플립플롭으로 구성되는 인버터일 수 있다. 이 때, 상기 스위칭 소자(SW1~SW8)가 각각 그라운드 전압(V_GND) 또는 레퍼런스 전압(V_REF)으로 스위칭 되면서 비교 전압(V_comp)이 재설정된다.
비교기(300)는, 제1 입력단자의 전압과 제2 입력단자의 전압을 비교하여 비교 결과를 출력할 수 있다.
이 때, 비교기(300)의 제1 입력단자에는 디지털 아날로그 변환부(200)에서 출력되는 비교 전압(V_comp)이 입력되고 제2 입력단자에는 그라운드 전압이 연결되어 0을 입력 받을 수 있다. 비교기(300) 내부 회로는 상기 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과를 출력할 수 있도록 구성된다.
비교기(300)가 제1 입력단자의 전압과 제2 입력단자의 전압을 비교하여 출력하는 결과값은 0 또는 1의 디지털 코드에 대응하는 값이고, 이 결과값에 따라 디지털 아날로그 변환부(200)의 스위칭 소자가 레퍼런스 전압(V_REF) 또는 그라운드 전압(V_GND)으로 스위칭되면서 비교 전압(V_comp)이 디지털 코드에 대응하는 아날로그 전압으로 재설정될 수 있는 것이다.
연속 근사 레지스터 로직부(400)는 비교기(300)에서 출력되는 비교 결과를 입력받아 최종 비트를 결정하는 방식으로 상위 비트 및 하위 비트를 결정한다. 또한, 상기 결정된 비트에 대응되는 아날로그 전압이 커패시터 어레이(210)에 인가되도록 디지털 아날로그 변환부(200)를 제어할 수 있다. 상기 아날로그 전압은 비교 전압(V_comp)으로서 비교기(300)에 입력된다. 구체적으로, 연속 근사 레지스터 로직부(400)는 결정하려는 비트에 대응하는 스위칭 소자에 디지털 코드 [1]을 먼저 대입한다. 디지털 코드 [1]을 대입하는 것은 스위칭 소자를 그라운드 전압(V_GND)에 연결시키는 제어를 통해 이루어진다. 이후, 비교기(300)가 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과값이 1이면 최종 비트를 [1]로 결정하면서 스위칭 소자의 연결을 그라운드 전압(V_GND)에 그대로 유지시키고, 비교기(300)의 결과값이 0이면 최종 비트를 [0]으로 결정하면서 스위칭 소자를 다시 레퍼런스 전압(V_REF)으로 연결되도록 스위칭 제어한다.
이하부터는 도 3 및 도 4를 참조하여 구체적으로 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기의 동작에 대해 설명한다.
예시로 8비트 해상도를 가지는 변환기를 하위 4비트를 갖는 하위 커패시터 어레이(211)와 상위 4비트를 갖는 상위 커패시터 어레이(212)로 나누어 구현하였다. 즉, 본 발명의 일 실시예에 있어서 N=M=4이다.
도 4는 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기의 동작 파형이다.
아날로그 디지털 변환을 위한 첫 번째 단계로서, 연속 근사 레지스터 로직부(400)는 스위칭부(230)를 제어하여 커패시터 어레이(210)의 타단에 연결된 스위칭 소자들(SW1~SW8)을 모두 레퍼런스 전압(V_REF)에 연결시킨다.
이후 어레이 분리 스위치(220)가 온으로 동작하는 상태에서 샘플 앤 홀드(SH) 신호가 1이 되면 샘플링홀드 스위치(100)가 온으로 동작한다. 이 때 아날로그 입력 전압(Vin)이 커패시터 어레이(210)에 충전되는 샘플링이 이루어진다. 어레이 분리 스위치(220)가 온으로 동작하는 상태이므로 제1 공통단자 전압(Vc_LSB)과 제2 공통단자 전압(Vc_MSB)은 같다. 하위 커패시터 어레이(211)와 상위 커패시터 어레이(212)는 동시에 샘플링된다. 충전이 완료되어 샘플링이 끝나면 샘플 앤 홀드(SH) 신호는 0이 되고 샘플링홀드 스위치(100)는 오프로 동작하여 커패시터 어레이(210)에 아날로그 입력 전압(Vin)이 홀드된다. 이 상태에서의 제1 공통단자 전압(Vc_LSB) 및 제2 공통단자 전압(Vc_MSB)은 다음과 같다.
Vc_LSB=Vin
Vc_MSB=Vin
샘플링 완료 후 홀드 상태에서 어레이 분리 스위치(220)가 오프로 동작하게 된다. 이제 제1 공통단자와 제2 공통단자는 더 이상 커패시터 어레이(210)의 일단에서 전하를 공유하지 않으므로 상위 비트를 결정하는 동안 제2 공통단자 전압(Vc_MSB)은 샘플링된 아날로그 입력 전압(Vin)으로 유지될 수 있다.
이하에서는 하위 커패시터 어레이(211)를 이용하여 상위 비트를 결정하는 과정을 살펴본다.
먼저 MSB를 결정하기 위해, 연속 근사 레지스터 로직부(400)는 SW5를 그라운드 전압(V_GND)에 연결되도록 스위칭 제어한다. 이는 앞서 설명한 바와 같이 MSB에 디지털 코드 [1]을 대입하는 것을 의미한다. 나머지 스위칭 소자들(SW1~SW4,SW6~SW8)은 레퍼런스 전압(V_REF)에 연결된 상태를 유지한다. 제2 공통단자 전압(Vc_MSB)은 샘플링 전압 Vin으로 유지되고 있는 상태이고, 제1 공통단자 전압(Vc_LSB)은 SW5의 스위칭과 전하량 보존 법칙에 의해 1/2레퍼런스 전압(1/2V_REF) 만큼 감소된다. 즉, 이 상태에서의 제1 공통단자 전압(Vc_LSB), 제2 공통단자 전압(Vc_MSB) 및 비교 전압(V_comp)은 다음과 같이 재설정 된다.
Vc_LSB=Vin-1/2V_REF
Vc_MSB=Vin
V_comp=Vin-1/2V_REF
제1 공통단자 전압(Vc_LSB)은 비교 전압(V_comp)으로서 비교기(400)의 제1 입력단자에 입력된다. 제2 입력단자에는 그라운드 전압이 연결되어 0을 입력 받을 수 있다. 비교기(300)는 비교 전압(V_comp)이 0보다 크면 결과값으로 1을 출력하고, 비교 전압(V_comp)이 0보다 작으면 결과값으로 0을 출력한다.
비교기(300)에서 출력되는 상기 결과값이 1이면 Vin이 1/2V_REF보다 크다는 것을 의미한다. 이 때, 연속 근사 레지스터 로직부(400)는 Vc_LSB의 값을 Vin-1/2V_REF로 유지시키기 위해 MSB를 [1]로 최종 결정하고 SW5를 그라운드 전압(V_GND)에 연결된 상태를 유지하도록 제어한다.
비교기(300)에서 출력되는 상기 결과값이 0이면 Vin이 1/2V_REF보다 작다는 것을 의미한다. 이 때, 연속 근사 레지스터 로직부(400)는 Vc_LSB의 값을 Vin으로 되돌리기 위해 MSB를 [0]으로 최종 결정하고 SW5가 다시 레퍼런스 전압(V_REF)에 연결되도록 스위칭 제어한다.
MSB 결정 후 두 번째 비트를 결정하기 위해서는 SW6를 그라운드 전압(V_GND)에 연결되도록 스위칭 제어한 후 상기 과정을 반복한다. SW6이 그라운드 전압(V_GND)에 연결되면 제1 공통단자 전압(Vc_LSB)은 1/4레퍼런스 전압(1/4V_REF)만큼 감소할 것이다.
도 4의 파형을 참조하면, Vin을 1/2V_REF만큼 감소시켰을 때 0보다 작은 값을 가지므로 MSB는 [0]으로 결정되고 SW5는 레퍼런스 전압(V_REF)으로 스위칭된다. 이후 SW6을 그라운드 전압(V_GND)에 스위칭하여 Vin을 다시 1/4V_REF만큼 감소시킨다. 이 때는 0보다 큰 값을 가지므로 두 번째 비트는 [1]로 결정된 것을 알 수 있다.
이렇게 SW8까지 순차적으로 제어하여 상위 4비트를 모두 결정할 수 있다.
상기와 같이 하위 커패시터 어레이(211)를 이용하여 상위 비트를 모두 결정하고 난 후에 어레이 분리 스위치(220)는 온으로 동작하게 된다. 이 때 연속 근사 레지스터 로직부(400)는 스위칭부(230)를 제어하여 결정한 상위 비트를 상위 커패시터 어레이(212)에 적용시킨다. 여기서 상위 비트를 적용시킨다는 것은 상위 커패시터 어레이(212)에 연결된 스위칭 소자들(SW1~SW4)을 상위 비트에 대응하도록 순차적으로 스위칭 제어하는 것을 의미한다. 상위 비트가 [1]이라면 연속 근사 레지스터 로직부(400)는 스위칭 소자를 그라운드 전압(V_GND)에 연결되도록 제어하고, 상위 비트가 [0]이라면 스위칭 소자를 레퍼런스 전압(V_REF)에 연결되도록 제어할 것이다.
예를 들어, 도 4와 같이 상위 비트가 [0101] 로 결정되었다면, SW1, SW3은 레퍼런스 전압(V_REF)에 연결되도록 스위칭 되고 SW2, SW4는 그라운드 전압(V_GND)으로 연결되도록 스위칭 된다.
상위 비트를 적용시키는 동안 어레이 분리 스위치(220)가 온으로 동작하면서 제1 공통단자와 제2 공통단자는 다시 전하를 공유하게 된다.
본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 상위 비트를 상위 커패시터 어레이(212)에 적용하는 동안 안정화 클락(CLK)을 적용할 수 있다. 상기 안정화 클락(CLK)에 의해 상위 비트가 적용될 시간을 확보할 수 있고 이 시간 동안 제1 공통단자와 제2 공통단자의 전하가 공유되어 파형이 안정될 수 있다.
이상과 같이, 본 발명의 일 실시예에 의하면, 하위 커패시터 어레이(211)를 이용하여 상위 비트를 결정할 수 있다. 예시로 든 8비트 해상도를 갖는 변환기라면 상위 비트를 결정하는 과정에서 필요한 커패시터 전체 크기는 (27+26+25+24)CU에서 (23+22+21+1)CU로 줄어 들게 되고 이에 따라 스위칭 전력 소비를 크게 줄일 수 있게 된다.
이제, 나머지 하위 비트를 결정하는 과정을 살펴본다. 본 발명의 일 실시예에 따르면 다섯번째 비트부터 하위 비트가 된다.
먼저 연속 근사 레지스터 로직부(400)는 스위칭부(230)를 제어하여 하위 커패시터 어레이(211)를 리셋시킨다. 여기서 리셋이란, 하위 커패시터 어레이(211)의 타단에 연결된 스위칭 소자들(SW5~SW8)을 모두 레퍼런스 전압(V_REF)에 연결시키는 것을 의미한다. 다만, bottom plate sampling 방식인 경우 상기 리셋은 그라운드 전압(V_GND)에 연결시키는 것을 의미할 수도 있다. 하위 커패시터 어레이(110)의 리셋은 상기 안정화 클락(CLK)이 적용되는 동안 수행될 수 있다.
상기 리셋 과정 후, 하위 비트를 결정하는 과정은 종래의 연속 근사 레지스터 아날로그 디지털 변환기에서의 변환 과정과 동일하다.
연속 근사 레지스터 로직부(400)는 다시 SW5를 그라운드 전압(V_GND)에 연결되도록 스위칭 제어한다. 제1 공통단자 전압(Vc_LSB)은 1/32레퍼런스 전압(1/32V_REF)만큼 감소한다. 이 때, 어레이 분리 스위치(300)가 온으로 동작하는 상태이므로 제1 공통단자 전압(Vc_LSB)과 제2 공통단자 전압(Vc_MSB)은 동일하다.
커패시터 어레이(210)의 일단으로부터 출력되는 전압(Vc_LSB=Vc_MSB)은 비교 전압(Vcomp)으로서 비교기(300)의 제1 입력단자에 입력된다. 제2 입력단자는 그라운드 전압(V_GND)에 연결되어 0을 입력 받는다. 비교기(300)는 상기 비교 전압(Vcomp)과 0을 비교하여 상기 비교 전압(Vcomp)이 0보다 크면 결과값으로 1을 출력하고, 상기 비교 전압(Vcomp)이 0보다 작으면 결과값으로 0을 출력한다.
연속 근사 레지스터 로직부(400)는 비교기(300)에서 출력되는 상기 결과값이 1이면 다섯번째 비트를 [1]로 결정하고 SW5를 그라운드 전압(V_GND)에 연결된 상태를 유지하도록 제어한다. 상기 결과값이 0이면 연속 근사 레지스터 로직부(400)는 다섯번째 비트를 [0]으로 결정하고 SW5를 다시 레퍼런스 전압(V_REF)에 연결되도록 스위칭을 제어한다.
여섯번째 비트를 결정하기 위해서는 SW6을 그라운드 전압(V_GND)에 연결되도록 스위칭 제어한 후 상기 과정을 반복한다. SW6이 그라운드 전압(V_GND)에 연결되면 제1 공통단자 전압(Vc_LSB)은 1/64레퍼런스 전압(1/64V_REF)만큼 감소할 것이다. 이렇게 SW8까지 순차적으로 제어하여 하위 4비트를 모두 결정할 수 있다.
도 4를 참조하면, 본 발명의 일 실시에에 있어서 상기의 상위 비트 및 하위 비트를 결정하는 과정은 한 주기의 클락(CLK) 당 하나의 비트를 결정하도록 구현되었으며, 상위 커패시터 어레이(212)에 상위 비트를 적용하는 동안 두 번의 안정화 클락(CLK)을 적용하였다.
본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 있어서, 연속 근사 레지스터 로직부(400)는, LSB(Least Significant Bit) 연속 근사 레지스터 로직부(410) 및 MSB(Most Significant Bit) 연속 근사 레지스터 로직부(420)를 포함할 수 있다.
이 때는, LSB 연속 근사 레지스터 로직부(410)가 상위 비트를 결정하기 위해 스위칭부(230) 제어를 수행한다. 상위 비트를 결정한 후에 LSB 연속 근사 레지스터 로직부(410)는, 어레이 분리 스위치(220)가 오프인 상태에서 상기 상위 비트를 MSB 연속 근사 레지스터 로직부(420)에 전달할 수 있다.
MSB 연속 근사 레지스터 로직부(420)는 전달받은 상위 비트를 스위칭 소자(SW1~SW4)를 제어하여 상위 커패시터 어레이(212)에 적용시키고 이와 동시에 LSB 연속 근사 레지스터 로직부(410)가 스위칭 소자(SW5~SW8)를 제어하여 하위 커패시터 어레이(210)를 리셋시킬 수 있다.
이처럼 연속 근사 레지스터 로직부(400)를 MSB와 LSB로 나누어 구성할 경우 상위 커패시터 어레이(212)에 상위 비트를 적용하는 동작과 하위 커패시터 어레이(211)를 리셋시키는 동작이 각각 MSB 연속 근사 레지스터 로직부(420)와 LSB 연속 근사 레지스터 로직부(410)에서 동시에 이루어질 수 있고 결과적으로 디지털 아날로그 변환 과정이 더 빠르게 수행될 수 있다.
도 5는 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법의 순서도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법은 아날로그 입력 전압을 상기 커패시터 어레이에 샘플링하는 단계(S100); 상기 하위 커패시터 어레이를 이용하여 상위 비트를 결정하는 단계(S200); 상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 단계(S300); 상기 하위 커패시터 어레이를 리셋하는 단계(S400); 및 상기 하위 커패시터 어레이를 이용하여 하위 비트를 결정하는 단계(S500);를 포함한다.
상기 각 단계에 대한 상세한 설명은 본 발명의 일 실시예에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 대한 설명으로 갈음할 수 있으므로 여기에서는 생략한다.
이상에서 살펴본 바와 같이 본 발명에 따른 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기에 의하면, 하위 커패시터 어레이를 이용하여 상위 비트를 구함으로써 스위칭 전력 소비를 줄일 수 있다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것이 아니라 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 기술적 사상은 청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명의 기술적 사상의 범주에 속한다고 할 것이다.
100: 샘플링홀드 스위치
200: 디지털 아날로그 변환부
210: 커패시터 어레이
211: 하위 커패시터 어레이
222: 상위 커패시터 어레이
220: 어레이 분리 스위치
300: 비교기
400: 연속 근사 레지스터 로직부
410: LSB 연속 근사 레지스터 로직부
420: MSB 연속 근사 레지스터 로직부

Claims (14)

  1. 복수의 커패시터를 포함하는 커패시터 어레이에 아날로그 입력 전압을 샘플링 및 홀드하는 샘플링홀드 스위치;
    상기 커패시터 어레이를 포함하며 아날로그 비교 전압을 출력하는 디지털 아날로그 변환부;
    상기 비교 전압을 제1 입력단자에 입력 받고, 상기 제1 입력단자의 전압과 제2 입력단자의 전압을 비교한 결과를 출력하는 비교기; 및
    상기 비교기에서 출력되는 비교 결과를 입력 받아 상위 비트 및 하위 비트를 결정하고, 상기 디지털 아날로그 변환부를 제어하여 상기 비교 전압을 재설정하는 연속 근사 레지스터 로직부;를 포함하며,
    상기 디지털 아날로그 변환부는 상기 커패시터 어레이를 상위 커패시터 어레이 및 하위 커패시터 어레이로 분리하는 어레이 분리 스위치를 포함하고,
    상기 상위 비트는 상기 하위 커패시터 어레이를 이용하여 결정되는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  2. 제1항에 있어서,
    상기 커패시터 어레이의 일단은 상기 복수의 커패시터가 공통으로 연결되어 전하를 공유하고, 타단은 상기 복수의 커패시터가 각각 그라운드 전압 또는 레퍼런스 전압에 연결되며,
    상기 어레이 분리 스위치는, 상기 커패시터 어레이의 일단에 구비되어, 상기 커패시터 어레이를 하위 N비트에 대응하는 하위 커패시터 어레이와 상위 M비트에 대응하는 상위 커패시터 어레이로 분리시키고,
    M≥N 인 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  3. 제2항에 있어서,
    상기 디지털 아날로그 변환부는,
    상기 커패시터 어레이의 타단에 연결되는 스위칭부를 포함하고,
    상기 스위칭부는 상기 복수의 커패시터 각각에 연결되는 스위칭 소자를 포함하며,
    상기 스위칭 소자는 상기 복수의 커패시터 각각을 그라운드 전압 또는 레퍼런스 전압으로 스위칭하는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  4. 제1항에 있어서,
    상기 샘플링홀드 스위치가 온으로 동작하고 상기 어레이 분리 스위치가 온으로 동작하면, 상기 상위 커패시터 어레이 및 상기 하위 커패시터 어레이에 상기 아날로그 입력 전압을 샘플링하고,
    상기 샘플링홀드 스위치가 오프로 동작하면, 상기 상위 커패시터 어레이 및 상기 하위 커패시터 어레이에 상기 아날로그 입력 전압을 홀드하며,
    상기 샘플링이 상기 상위 커패시터 어레이 및 상기 하위 커패시터 어레이에 동시에 이루어지는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  5. 제3항에 있어서,
    상기 커패시터 어레이의 일단은, 상기 하위 커패시터 어레이측의 제1 공통단자 및 상기 상위 커패시터 어레이측의 제2 공통단자로 분리되고,
    상기 연속 근사 레지스터 로직부가 상기 상위 비트를 결정하는 동안 상기 제2 공통단자에 샘플링 전압이 유지되는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  6. 제1항에 있어서,
    상기 어레이 분리 스위치가 오프로 동작하는 상태에서,
    상기 비교기는 상기 제1 입력단자에 상기 비교 전압을 입력 받아 상기 제2 입력단자의 전압과 비교하여 결과값을 출력하고,
    상기 연속 근사 레지스터 로직부는 상기 결과값을 입력 받아 상기 상위 비트를 결정하는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  7. 제1항에 있어서,
    상기 어레이 분리 스위치가 온으로 동작하는 상태에서,
    상기 비교기는 상기 제1 입력단자에 상기 비교 전압을 입력 받아 상기 제2 입력단자의 전압과 비교하여 결과값을 출력하고,
    상기 연속 근사 레지스터 로직부는 상기 결과값을 입력 받아 상기 하위 비트를 결정하는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  8. 제5항에 있어서,
    상기 연속 근사 레지스터 로직부는,
    상기 상위 비트를 결정한 후, 상기 상위 커패시터 어레이와 연결된 각각의 상기 스위칭 소자를, 결정된 상기 상위 비트에 대응하도록 스위칭 제어하여 상기 상위 커패시터 어레이에 적용시키는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  9. 제1항에 있어서,
    상기 연속 근사 레지스터 로직부는,
    상기 상위 비트를 결정한 후 상기 하위 커패시터 어레이를 리셋시키는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  10. 제8항에 있어서,
    상기 연속 근사 레지스터 로직부가 상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 동안, 상기 제1 공통단자와 상기 제2 공통단자의 전하가 공유되어 파형이 안정되도록 안정화 클락이 적용되는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기.
  11. 제1항에 개시된 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기를 이용한, 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법에 있어서,
    상기 아날로그 입력 전압을 상기 커패시터 어레이에 샘플링하는 단계;
    상기 하위 커패시터 어레이를 이용하여 상기 상위 비트를 결정하는 단계;
    상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 단계;
    상기 하위 커패시터 어레이를 리셋하는 단계; 및
    상기 하위 커패시터 어레이를 이용하여 상기 하위 비트를 결정하는 단계;를 포함하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법.
  12. 제11항에 있어서,
    상기 상위 비트를 결정하는 단계는,
    상기 어레이 분리 스위치가 오프로 동작하는 상태에서,
    상기 비교기가 상기 디지털 아날로그 변환부에서 출력하는 상기 비교 전압을 상기 제1 입력단자에 입력 받아 상기 제1 입력단자의 전압과 상기 제2 입력단자의 전압을 비교한 결과값을 출력하고,
    상기 연속 근사 레지스터 로직부가 상기 결과값을 입력 받아 상기 상위 비트를 결정하는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법.
  13. 제11항에 있어서,
    상기 커패시터 어레이의 일단은, 상기 하위 커패시터 어레이측의 제1 공통단자 및 상기 상위 커패시터 어레이측의 제2 공통단자로 분리되고,
    상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 단계는,
    상기 상위 비트를 상기 상위 커패시터 어레이에 적용하는 동안, 상기 제1 공통단자와 상기 제2 공통단자의 전하가 공유되어 파형이 안정되도록 안정화 클락이 적용되는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법.
  14. 제11항에 있어서,
    상기 하위 비트를 결정하는 단계는,
    상기 어레이 분리 스위치가 온으로 동작하는 상태에서,
    상기 비교기가 상기 디지털 아날로그 변환부에서 출력하는 상기 비교 전압을 상기 제1 입력단자에 입력 받아 상기 제1 입력단자의 전압과 상기 제2 입력단자의 전압을 비교한 결과값을 출력하고,
    상기 연속 근사 레지스터 로직부가 상기 결과값을 입력 받아 상기 하위 비트를 결정하는 것을 특징으로 하는 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환 방법.
KR1020190090653A 2019-07-26 2019-07-26 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 KR102139939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190090653A KR102139939B1 (ko) 2019-07-26 2019-07-26 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190090653A KR102139939B1 (ko) 2019-07-26 2019-07-26 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법

Publications (1)

Publication Number Publication Date
KR102139939B1 true KR102139939B1 (ko) 2020-07-31

Family

ID=71834801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190090653A KR102139939B1 (ko) 2019-07-26 2019-07-26 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법

Country Status (1)

Country Link
KR (1) KR102139939B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118281A (zh) * 2022-06-29 2022-09-27 北京知存科技有限公司 用于逐次逼近模数转换器的失调校准控制方法
CN117118447A (zh) * 2023-10-24 2023-11-24 电子科技大学中山学院 逐次逼近型模数转换器、转换方法、装置及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501881B1 (ko) * 2014-07-31 2015-03-19 중앙대학교 산학협력단 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기
KR101568228B1 (ko) * 2014-06-24 2015-11-12 고려대학교 산학협력단 전하 공유와 전하 재분배를 기반으로 한 저전력 아날로그 디지털 변환기 및 그 방법
KR101834975B1 (ko) * 2017-03-08 2018-04-20 충북대학교 산학협력단 분리형 단조 연속 근사 아날로그 디지털 변환기
KR101879328B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 분리형 단조 연속 근사 아날로그 디지털 변환기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101568228B1 (ko) * 2014-06-24 2015-11-12 고려대학교 산학협력단 전하 공유와 전하 재분배를 기반으로 한 저전력 아날로그 디지털 변환기 및 그 방법
KR101501881B1 (ko) * 2014-07-31 2015-03-19 중앙대학교 산학협력단 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기
KR101834975B1 (ko) * 2017-03-08 2018-04-20 충북대학교 산학협력단 분리형 단조 연속 근사 아날로그 디지털 변환기
KR101879328B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 분리형 단조 연속 근사 아날로그 디지털 변환기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118281A (zh) * 2022-06-29 2022-09-27 北京知存科技有限公司 用于逐次逼近模数转换器的失调校准控制方法
CN117118447A (zh) * 2023-10-24 2023-11-24 电子科技大学中山学院 逐次逼近型模数转换器、转换方法、装置及存储介质
CN117118447B (zh) * 2023-10-24 2023-12-22 电子科技大学中山学院 逐次逼近型模数转换器、转换方法、装置及存储介质

Similar Documents

Publication Publication Date Title
US9973202B2 (en) Successive approximation register analog-to-digital converter
US5426431A (en) Analog/digital converter
TWI382670B (zh) 逐漸逼近類比數位轉換器及其方法
KR102636356B1 (ko) 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치
US20180269893A1 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US10778242B2 (en) Analog-to-digital converter device
JP2006303671A (ja) 積分器およびそれを使用する巡回型ａｄ変換装置
KR20190038228A (ko) 아날로그-디지털 변환기
KR102139939B1 (ko) 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
EP3613147B1 (en) Successive approximation register (sar) analog to digital converter (adc)
CN111313900A (zh) 一种两步式双斜率模数转换器及其模数转换方法
KR101299215B1 (ko) 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
JP2023501099A (ja) アナログデジタルコンバータ
US9136863B2 (en) Successive approximation analog-to-digital converter and conversion method
KR101750240B1 (ko) 메모리 커패시터를 사용하지 않는 이미지 센서용 2 단 싱글 슬로프 아날로그-디지털 컨버터
KR20040104425A (ko) 이미지 센서를 위한 적합화된 가변형 이득아날로그-디지털 전환의 방법 및 장치
KR101056380B1 (ko) Ｓａｒ 아날로그 디지털 변환기
KR20190118104A (ko) 리셋을 스킵하는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
CN111052613A (zh) 执行模数转换的方法
KR100696945B1 (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치
KR101834975B1 (ko) 분리형 단조 연속 근사 아날로그 디지털 변환기
US9197231B1 (en) Systems and methods for data conversion
CN111697968B (zh) 信号处理系统及方法
CN112042128B (zh) 电容式模数转换器、模数转换系统、芯片及设备
KR101823435B1 (ko) 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant