KR101823435B1 - 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법 - Google Patents

기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법 Download PDF

Info

Publication number
KR101823435B1
KR101823435B1 KR1020170028419A KR20170028419A KR101823435B1 KR 101823435 B1 KR101823435 B1 KR 101823435B1 KR 1020170028419 A KR1020170028419 A KR 1020170028419A KR 20170028419 A KR20170028419 A KR 20170028419A KR 101823435 B1 KR101823435 B1 KR 101823435B1
Authority
KR
South Korea
Prior art keywords
group
capacitors
reference voltage
capacitor
capacitor array
Prior art date
Application number
KR1020170028419A
Other languages
English (en)
Inventor
김형원
강호진
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020170028419A priority Critical patent/KR101823435B1/ko
Application granted granted Critical
Publication of KR101823435B1 publication Critical patent/KR101823435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H03M2201/62—
    • H03M2201/8152—

Abstract

본 발명은 연속근사방식 아날로그 디지털 변환기 및 변환방법에 관한 것으로서, 변환기를 구성하는 DAC 커패시턴스 어레이에 포함된 복수의 커패시터에 순차적으로 감소하는 기준전압을 인가함으로써, 커패시터 어레이 크기를 획기적으로 감소시켜, 연속근사방식 아날로그 디지털 변환기의 소형화를 가능케하고, 각 커패시터의 스위칭에 소모되는 에너지를 절감할 수 있게 한다.

Description

기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법 {SAR ADC BASED ON SUCCESSIVE SCALING OF REFERENCE VOLTAGE}
본 발명은 아날로그 신호를 디지털 신호로 변환하는 기술에 관한 것으로서, 더 구체적으로는 연속근사방식 아날로그 디지털 변환기 및 변환방법에 관한 것이다.
ADC (Analog-Digital Converter) 는 아날로그 신호를 디지털 신호로 변환하기 위한 장치이며, 아날로그 신호를 샘플링하여 그 크기에 상응하는 디지털 코드 또는 디지털 신호로 변환한다. 이러한 ADC의 종류에는 파이프라인 ADC, 플래시 타입 ADC, 트래킹 기법을 이용한 ADC 및 연속근사방식 ADC 등이 있다.
특히, 연속근사방식 ADC는 연속 근사 레지스터 (Successive Approximation Register)를 구비하며, 입력되는 아날로그 신호에 상응하는 디지털 코드를 생성함에 있어서, 디지털 코드의 상위 비트로부터 단계적으로 증가 또는 감소시키고 각 단계마다 비교하는 과정을 통하여, 입력되는 아날로그 신호에 보다 근사한 디지털 코드값을 생성하는 아날로그 디지털 변환방식이다.
연속근사방식 ADC는 다른 ADC에 비하여 상대적으로 구성이 간단하고 전력소모가 낮아 최근 들어 사용이 늘어나고 있다. 특히, 소형화 및 고에너지 효율이 요구되는 무선 센서 네트워크, 생체 삽입용 의료기기, 에너지 하베스팅 등 여러분야에서 각광받고 있다.
도 1은 일반적인 연속근사방식 아날로그 디지털 변환기의 구조 블럭도이다. 입력되는 아날로그 신호는 DAC 커패시터 어레이 (100) 에서 샘플링된다. DAC 커패시터 어레이는 샘플링 된 입력신호와 제어회로 (300) 에서 생성되는 디지털 신호를 사용하여 후술하게 될 기준전압 범위의 중간 값에 해당하는 공통모드 전압에 대한 근사값을 생성한다.
비교기 (200) 에서는 DAC 커패시터 어레이의 출력과 공통모드 전압 (Vcm) 을 비교한다. 비교결과에 따라 제어회로 (300) 에서 제어신호가 생성되고, 생성된 제어신호는 DAC 커패시터 어레이 (100) 의 스위치를 제어하도록 DAC 커패시터 어레이에 피드백된다.
이러한 과정은 입력된 아날로그 신호에 대한 최상위 비트 (MSB) 부터 최하위 비트 (LSB) 까지 해당되는 디지털 신호가 결정될 때까지 반복되며, 이 과정은 도 2를 참조하여 이하에서 상세히 설명한다.
도 2는 일반적인 3 비트 DAC 커패시터 어레이 회로도이다. 도 2를 참조하면, DAC 커패시터 어레이 (100) 는 커패시터 (21), 커패시터 (22), 커패시터 (23), 커패시터 (24) 를 포함하며, 각 커패시터의 한쪽 단자에 아날로그 입력 (Vin), 기준전압 (Vref) 및 접지전압을 선택적으로 인가하기 위한 스위치 (25, 26, 27, 28) 가 연결되어 있으며, 각 커패시터의 다른 한쪽 단자에 공통모드 전압을 선택적으로 인가하기 위한 스위치 (20) 이 연결되어 있다. 한편, 커패시터 (21, 22, 23, 24)의 커패시턴스는 각각 4C0, 2C0, C0, C0 이다. m 비트 DAC 커패시터 어레이의 경우로 일반화한다면, 최상위 커패시터의 커패시턴스 (Cm) 는 2m - 1C0 이며, 하위 커패시터로 내려갈수록 커패시턴스는 절반씩 감소되며, C1 과 C0 는 C0 로 동일하다.
도 2는 3 비트 아날로그 디지털 변환기의 DAC 커패시터 어레이를 예로 들고 있기 때문에 4개의 커패시터가 도시되어 있으며, 아날로그 디지털 변환기의 해상도 즉 비트수에 따라 커패시터의 개수는 가변적으로 적용된다. 한편, 도 2에 도시된 복수의 스위치 (20, 25, 26, 27, 28) 는 도1에 도시된 제어회로 (300)에서 생성되는 제어신호에 따라 동작한다.
우선, 제어회로 (300)는, 각 커패시터의 한쪽 단자에 아날로그 입력 (Vin)이 인가되고, 각 커패시터의 다른 쪽 단자에 공통모드 전압 (Vcm)이 인가되도록 스위치 (20, 25, 26, 27, 28) 를 제어하는 제어신호를 DAC 커패시터 어레이에 제공한다. 이와같은 제어신호에 따라 DAC 커패시터 어레이 (100) 가 제어되면, 전체 커패시터 어레이에는 Vcm-Vin전압이 저장된다.
후속하여, 제어회로 (300) 는 DAC 커패시터 어레이 (100) 의 최상위 커패시터 (21)에 Vin 대신 기준전압 Vref를 인가하도록 스위치 (25) 를 제어하는 제어신호와, 하위 커패시터들 (22, 23, 24)에 Vin대신 접지전압을 인가하도록 스위치 (26, 27, 28) 을 제어하는 제어신호와, 각 커패시터 (21, 22, 23, 24) 에 공통모드 전압이 인가되지 않도록 스위치 (20) 을 오프하는 제어신호를 생성하여 DAC 커패시터 어레이 (100) 에게 공급한다.
이 상태에서 DAC 커패시터 어레이 (100) 의 출력전압 (Vx)은 Vcm-Vin+Vref/2가 된다. DAC 커패시터 어레이 (100)의 출력전압 (Vx)은 비교기 (200) 에서 공통모드 전압 (Vcm)과 비교되며, 비교결과 Vx가 Vcm보다 작다고 결정되면 제어회로 (300) 에 포함된 레지스터 (SAR) 의 최상위 비트 (bm-1 )는 1로 세트된다. 최상위 비트가 1로 세트되면, 제어회로 (300)는 커패시터 (22)에 접지전압 대신 기준전압 Vref를 인가하도록 스위치 (26) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (100)에 공급한다.
한편, 위에서의 비교결과 Vx가 Vcm보다 크다고 결정되면 제어회로 (300)에 포함된 레지스터의 최상위 비트(bm-1)는 0으로 세트된다. 최상위 비트가 0으로 세트되면, 제어회로 (300)는 커패시터 (21)에 기준전압 Vref대신 접지전압을 인가하도록 스위치 (25) 를 제어하는 제어신호와, 커패시터 (22)에 접지전압 대신 기준전압 Vref을 인가하도록 스위치 (26) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (100)에 공급한다.
상술한 과정에 따라 커패시터 (22)에 기준전압 Vref를 인가한 후, Vx와 Vcm을 비교하고, 그 결과에 따라 다음 비트 (bm-2) 값이 결정되며, 그 비트 값에 따라 제어회로 (300)는 커패시터 (22)에 접지전압을 인가하고 커패시터 (23)에 기준전압 Vref를 인가하도록 스위치 (26, 27) 을 제어하는 제어신호를 생성하거나 아니면 커패시터 (22) 에 기준전압 Vref를 유지하며 커패시터 (23)에 기준전압 Vref을 인가하도록 스위치 (27) 를 제어하는 제어신호를 생성하여, DAC 커패시터 어레이 (100)에 공급한다. 이상의 연속근사과정은 최하위 비트 (b0) 가 결정될 때까지 반복된다. 이러한 근사과정에서 각 단계마다 DAC 커패시터 어레이 (100) 에서 스위칭이 발생하고 그에 따라 스위칭에너지가 소모된다.
이상 기술한 종래의 연속근사방식의 아날로그 디지털 변환기는 해상도가 높아짐에 따라, 즉 비트수가 증가함에 따라 이를 구성하는데 필요한 커패시터의 물리적 크기가 급수적으로 커지는 문제점을 가지고 있다.
예컨데, m 비트 아날로그 디지털 변환기의 DAC 커패시터 어레이중 최상위 커패시터의 커패시턴스 (Cm) 는 최하위 커패시터 커패시턴스 (C0) 의 2m-1 배를 가져야 하며, 그만큼 커패시터의 물리적 크기가 커지게 된다. 더욱이, 연속근사방식 아날로그 디지털 변환기는 열잡음과 각 단계의 커패시터간의 부조화로 인한 영향을 최소화하기 위하여 충분히 큰 크기의 커패시터가 요구된다. 커패시터의 크기가 커질수록 소모되는 스위칭에너지도 커지기 때문에, 종래의 연속근사방식의 아날로그 디지털 변환기는 저전력이 요구되는 사물인터넷이나 모바일 응용분야에 적용하기 어려운 문제점을 가지고 있다.
본발명은 높은 해상도를 요구하는 아날로그 디지털 변환기에 있어서도, 상대적으로 작은 커패시터를 사용할 수 있도록 하여, 소형 및 저전력에 적합한 연속근사방식 아날로그 디지털 변환기 및 변환방법을 제공하는 것을 목적으로 한다.
상기와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따르는 연속근사방식 아날로그 디지털 변환기는 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 DAC 커패시터 어레이, 공통모드 전압에 대한 근사치를 공통모드 전압과 비교하는 비교기, 및 비교기의 결과에 따라 DAC 커패시터 어레이를 제어하는 제어 회로를 포함하며, DAC 커패시터 어레이에 포함된 복수의 커패시터는 동일한 커패시턴스를 가지며, 복수의 커패시터에는 서로 다른 기준전압이 인가되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르는 연속근사방식 아날로그 디지털 변환기는DAC 커패시터 어레이에 포함된 최상위 커패시터에 인가되는 기준전압을
Figure 112017022323295-pat00001
라고 할 경우, 최상위 커패시터의 하위 커패시터들에는 순차적으로 기준전압
Figure 112017022323295-pat00002
(i는 0보다 큰 정수) 이 인가되며, 최하위 커패시터에 인가되는 기준전압은 최하위 커패시터에 인접한 상위 커패시터에 인가되는 기준전압과 동일한 것을 특징으로 한다.
본 발명의 또다른 실시예에 따르는 연속근사방식 아날로그 디지털 변환기는 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 DAC 커패시터 어레이, 공통모드 전압에 대한 근사치를 공통모드 전압과 비교하는 비교기, 및 비교기의 결과에 따라 DAC 커패시터 어레이를 제어하는 제어 회로를 포함하며, DAC 커패시터 어레이에 포함된 복수의 커패시터는 2개 이상의 그룹으로 나뉘며, 소정의 그룹에 포함되는 복수의 커패시터는 동일한 커패시턴스를 가지며, 소정의 그룹에 포함되는 복수의 커패시터에는 서로 다른 기준전압이 인가되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르는 연속근사방식 아날로그 디지털 변환기는 소정의 그룹에 포함된 최상위 커패시터에 인가되는 기준전압을
Figure 112017022323295-pat00003
라고 할 경우, 최상위 커패시터의 하위 커패시터들에는 순차적으로 기준전압
Figure 112017022323295-pat00004
(i는 0보다 큰 정수) 이 인가되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르는 연속근사방식 아날로그 디지털 변환기는DAC 커패시터 어레이에 포함된 복수의 커패시터는 3개의 그룹으로 나뉘며, 제1그룹에 포함된 최상위 커패시터에 인가되는 기준전압을
Figure 112017022323295-pat00005
라고 할 경우, 최상위 커패시터의 하위 커패시터에는 순차적으로 기준전압
Figure 112017022323295-pat00006
(i는 0보다 큰 정수) 이 인가되며, 제2그룹에 포함된 모든 커패시터에는 기준전압
Figure 112017022323295-pat00007
가 인가되며, 제3그룹에 포함된 모든 커패시터에는 제1그룹의 최하위 커패시터에 인가된 기준전압과 동일한 기준전압이 인가되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르는 연속근사방식 아날로그 디지털 변환기에서 제1그룹은 중간비트블록을 형성하며, 제2그룹은 상위비트블록을 형성하며, 제3그룹은 하위비트블록을 형성하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르는 연속근사방식 아날로그 디지털 변환기는 제1그룹과 제3그룹사이에 스플릿 커패시터를 추가로 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 연속근사방식 아날로그 디지털 변환방법은 DAC 커패시터 어레이에서 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 단계, 공통모드 전압에 대한 근사치를 공통모드 전압과 비교하는 단계, 및 비교 결과에 따라 DAC 커패시터 어레이를 제어하는 단계를 포함하며, DAC 커패시터 어레이에 포함된 복수의 커패시터는 동일한 커패시턴스를 가지며, 복수의 커패시터중 최상위 커패시터에 인가되는 기준전압을
Figure 112017022323295-pat00008
라고 할 경우, 최상위 커패시터의 하위 커패시터들에는 순차적으로 기준전압
Figure 112017022323295-pat00009
(i는 0보다 큰 정수) 을 인가하며, 최하위 커패시터에는 최하위 커패시터에 인접한 상위 커패시터에 인가되는 기준전압과 동일한 기준전압을 인가하는 것을 특징으로 한다.
본 발명의 다른 일 실시예에 따른 연속근사방식 아날로그 디지털 변환방법은 DAC 커패시터 어레이에서 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 단계, 공통모드 전압에 대한 근사치를 공통모드 전압과 비교하는 단계, 및 비교 결과에 따라 DAC 커패시터 어레이를 제어하는 단계를 포함하며, DAC 커패시터 어레이에 포함된 복수의 커패시터는 2개 이상의 그룹으로 나뉘며, 소정의 그룹에 포함되는 복수의 커패시터는 동일한 커패시턴스를 가지며, 상기 소정의 그룹에 포함되는 복수의 커패시터중 최상위 커패시터에 인가되는 기준전압을
Figure 112017022323295-pat00010
라고 할 경우, 최상위 커패시터의 하위 커패시터들에는 순차적으로 기준전압
Figure 112017022323295-pat00011
(i는 0보다 큰 정수) 을 인가하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에서 제안한 다양한 실시예에 따라 본발명은 높은 해상도를 요구하는 아날로그 디지털 변환기에 있어서, 상대적으로 크기가 작은 커패시터를 사용할 수 있도록 하여, 소형 및 저전력에 적합한 연속근사방식 아날로그 디지털 변환기 및 변환방법을 제공한다.
도 1은 일반적인 연속근사방식 아날로그 디지털 변환기의 구조를 도시한 블록도이다.
도 2는 도1에 도시된 종래의 3 비트 DAC 커패시터 어레이의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 3 비트 DAC 커패시터 어레이의 회로도이다.
도 4는 본발명의 다른 일 실시예에 따른 12 비트 DAC 커패시터 어레이의 회로도이다.
본 명세서에서 개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 개시에서 제안하고자 하는 실시예는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 당해 기술분야에서 통상의 지식을 가진 자에게 실시예들의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 용어는 개시된 실시예들의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 명세서의 상세한 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
아래에서는 첨부한 도면을 참고하여 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
도 3은 본 발명의 일 실시예에 따른 3 비트 DAC 커패시터 어레이의 회로도이며, 이하에서는 도 3을 참조하여 본 발명에 따른 아날로그 디지털 변환기의 동작을 설명한다.
도 3 을 참조하면, DAC 커패시터 어레이 (110) 는 커패시터 (31), 커패시터 (32), 커패시터 (33), 커패시터 (34) 를 포함하며, 각 커패시터의 한쪽 단자에 아날로그 입력 (Vin), 기준전압 및 접지전압을 선택적으로 인가하기 위한 스위치 (35, 36, 37, 38) 가 연결되어 있으며, 각 커패시터의 다른 한쪽 단자에 공통모드 전압을 선택적으로 인가하기 위한 스위치 (30) 이 연결되어 있다. 한편, 커패시터 (31, 32, 33, 34)의 커패시턴스는 모두 C0 로 동일하다. 도 3은 3 비트 아날로그 디지털 변환기의 DAC 커패시터 어레이를 예로 들고 있기 때문에 4개의 커패시터가 도시되어 있으며, 아날로그 디지털 변환기의 해상도 즉 비트수에 따라 커패시터의 개수는 가변적으로 적용된다. 한편, m 비트 DAC 커패시터 어레이의 경우로 일반화하더라도, 모든 커패시터의 커패시턴스 C0 로 동일하다.
도 3에 도시된 복수의 스위치 (30, 35, 36, 37, 38) 는 제어회로에서 생성되는 제어신호에 따라 동작한다.
우선, 제어회로는, 각 커패시터의 한쪽 단자에 아날로그 입력 (Vin)이 인가되고, 각 커패시터의 다른 쪽 단자에 공통모드 전압 (Vcm)이 인가되도록 스위치 (30, 35, 36, 37, 38) 를 제어하는 제어신호를 DAC 커패시터 어레이 (110) 에 제공한다. 이와같은 제어신호에 따라 DAC 커패시터 어레이 (110) 가 제어되면, 전체 커패시터 어레이에는 Vcm-Vin전압이 저장된다.
후속하여, 제어회로는 DAC 커패시터 어레이 (110) 의 최상위 커패시터 (31)에 Vin 대신 기준전압 Vref를 인가하도록 스위치 (35) 를 제어하는 제어신호와, 하위 커패시터들 (32, 33, 34)에 Vin대신 접지전압을 인가하도록 스위치 (36, 37, 38) 을 제어하는 제어신호와, 각 커패시터 (31, 32, 33, 34) 에 공통모드 전압이 인가되지 않도록 스위치 (30) 을 오프하는 제어신호를 생성하여 DAC 커패시터 어레이 (110) 에게 공급한다.
이 상태에서 DAC 커패시터 어레이 (110) 의 출력전압 (Vx)은 비교기에서 공통모드 전압 (Vcm)과 비교되며, 비교결과 Vx가 Vcm보다 작다고 결정되면 제어회로에 포함된 레지스터 (SAR) 의 최상위 비트 (b2 )는 1로 세트된다. 최상위 비트가 1로 세트되면, 제어회로는 커패시터 (32)에 접지전압 대신 기준전압 Vref/2를 인가하도록 스위치 (36) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (110)에 공급한다.
한편, 위에서의 비교결과 Vx가 Vcm보다 크다고 결정되면 제어회로에 포함된 레지스터의 최상위 비트 (b2 ) 는 0으로 세트된다. 최상위 비트가 0으로 세트되면, 제어회로는 커패시터 (31)에 기준전압 Vref대신 접지전압을 인가하도록 스위치 (35) 를 제어하는 제어신호와, 커패시터 (32)에 접지전압 대신 기준전압 Vref/2을 인가하도록 스위치 (36) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (110)에 공급한다.
상술한 과정에 따라 커패시터 (32)에 기준전압 Vref/2를 인가한 후, Vx와 Vcm을 비교하고, 비교결과 Vx가 Vcm보다 작다고 결정되면 제어회로에 포함된 레지스터 (SAR) 의 후속 비트 (b1 )는 1로 세트된다. 후속 비트 (b1 )가 1로 세트되면, 제어회로는 커패시터 (33)에 접지전압 대신 기준전압 Vref/4를 인가하도록 스위치 (37) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (110)에 공급한다.
한편, 위에서의 비교결과 Vx가 Vcm보다 크다고 결정되면 제어회로에 포함된 레지스터의 후속 비트 (b1 ) 는 0으로 세트된다. 후속 비트 (b1 ) 가 0으로 세트되면, 제어회로는 커패시터 (32)에 기준전압 Vref/2대신 접지전압을 인가하도록 스위치 (36) 를 제어하는 제어신호와, 커패시터 (33)에 접지전압 대신 기준전압 Vref/4을 인가하도록 스위치 (37) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (110)에 공급한다.
상술한 과정에 따라 커패시터 (33)에 기준전압 Vref/4를 인가한 후, Vx와 Vcm을 비교하고, 비교결과 Vx가 Vcm보다 작다고 결정되면 제어회로에 포함된 레지스터 (SAR) 의 후속 비트 (b0 )는 1로 세트된다.
한편, 위에서의 비교결과 Vx가 Vcm보다 크다고 결정되면 제어회로에 포함된 레지스터의 후속 비트 (b0 ) 는 0으로 세트된다. 후속 비트 (b0 )가 0으로 세트되면, 제어회로는 커패시터 (33)에 기준전압 Vref/4대신 접지전압을 인가하도록 스위치 (37) 를 제어하는 제어신호를 생성하여 DAC 커패시터 어레이 (110)에 공급한다.
이상의 연속근사과정을 통하여, 아날로그 신호에 대응하는 3 비트 디지털 신호 b2b1b0 가 결정되며, m 비트 DAC 커패시터 어레이로 일반화할 경우 각 커패시터 (Cm-1, Cm-2, 렁?, C1, C0) 에 인가되는 기준전압은 아래 수식에 의하여 결정된다.
Figure 112017022323295-pat00012
=
Figure 112017022323295-pat00013
(i는 1 이상인 정수) 수식 (1)
Figure 112017022323295-pat00014
=
Figure 112017022323295-pat00015
=
Figure 112017022323295-pat00016
수식 (2)
도3에 도시된 본 발명의 일 실시예에 따른 3 비트 DAC 커패시터 어레이와 도2에 도시된 종래기술에 따른 3 비트 DAC 커패시터 어레이를 비교하여 보면, 본 발명의 3 비트 DAC 커패시터 어레이의 전체 커패시턴스가 종래기술의 3 비트 DAC 커패시터 어레이의 전체 커패시턴스의 절반으로 감소한 것을 알 수 있으며, 그에 따라 DAC 커패시터 어레이의 물리적 크기도 감소하였음을 알 수 있다. 특히 비트수가 큰 높은 해상도의 아날로그 디지털 변환기에 본 발명을 적용할 경우에는 DAC 커패시터 어레이의 크기를 획기적으로 줄일 수 있다.
따라서, 본 발명에 따르면 종래의 연속근사방식 아날로그 디지털 변환기에 비하여 스위칭에 소모되는 에너지를 획기적으로 줄일 수 있다. 3비트 연속근사방식 아날로그 디지털 변환기를 예로들면, 종래의 연속근사방식 아날로그 디지털 변환기에서 출력되는 디지털 신호가 111이라고 가정할 경우, 아날로그 신호를 디지털 신호로 변환하는 과정에서 소모되는 총 스위칭 에너지는
Figure 112017022323295-pat00017
이며, 본 발명에 따른 연속근사방식 아날로그 디지털 변환기에서 출력되는 신호가 111일 경우, 아날로그 신호를 디지털 신호로 변환하는 과정에서 소모되는 총 스위칭 에너지는
Figure 112017022323295-pat00018
로 종래기술과 비교하면 약 1/3의 스위칭 에너지를 소모한다는 것을 알 수 있다. 아날로그 디지털 변환기의 해상도가 높아질수록 즉 비트수가 증가할수록 에너지 절감의 효과는 더욱 커진다.
한편, 고해상도 아날로그 디지털 변환기를 설계함에 있어서, DAC 커패시터 어레이를 구성하는 모든 커패시터가 동일한 커패시턴스를 갖도록 하고, 모든 커패시터에 상술한 바와 같은 스케일된 기준전압을 인가하도록 한다면, 하위 커패시터에 인가되는 매우 낮은 기준전압을 생성하고 일정하게 유지하기 위한 추가 회로에 소요되는 비용이 과다하게 증가하는 문제가 있다.
예컨대, 12 비트 DAC 커패시터 어레이의 최하위 커패시터에 순차적으로 스케일된 기준전압을 인가한다고 가정하면, 인가되는 기준전압은 Vref/2048이 되며, 이를 생성 및 유지하는 비용이 증가하여 비효율적이다.
도 4는 상술한 문제점을 고려하여 제안된 본 발명의 다른 실시예에 따른 DAC 커패시터 어레이의 회로도이다. 도 4를 참조하면, 12 비트 DAC 커패시터 어레이 (120) 는 12개의 커패시터 (41, 42, 43, 44, 46, 47, 48, 49, 50, 51, 52, 53)와, 각 커패시터에 접속된 12개의 스위치 (61, 62, 63, 64, 66, 67, 68, 69, 70, 71, 72, 73)와, DAC 커패시터 어레이 (120) 에 공통모드 전압을 선택적으로 인가하기 위하여 사용되는 스위치 (40)와, 스플릿 스위치 (45) 를 포함한다.
DAC 커패시터 어레이 (120) 의 12개 커패시터 (41, 42, 43, 44, 46, 47, 48, 49, 50, 51, 52, 53)는 3 개의 그룹으로 나뉘어 있다. 제1그룹 커패시터들 (41, 42, 43, 44) 은 동일한 커패시턴스 (C0) 를 가지며 각 커패시터 (41, 42, 43, 44) 에 인가되는 기준전압은 상이하다.
제1그룹의 최상위 커패시터 (41) 에 인가되는 기준전압은 Vref 이며 인접한 하위 커패시터 (42) 에 인가되는 기준전압은 Vref/이며, 커패시터 (42) 에 인접한 하위 커패시터 (43) 에 인가되는 기준전압은 Vref/4이며, 커패시터 (43) 에 인접한 하위 커패시터 (44) 에 인가되는 기준전압은 Vref/8이다.
한편, 제2그룹의 커패시터들 (51, 52, 53) 에는 동일한 기준전압 Vref가 인가되며, 이 커패시터들 (51, 52, 53) 은 스케일된 커패시턴스 (2C0, 4C0, 8C0) 를 갖는다. 제2그룹의 커패시터들 (51, 52, 53) 에 인가되는 기준전압 Vref는 제1그룹의 최상위 커패시터 (41)에 인가되는 기준전압과 동일하다.
제3그룹의 커패시터들 (66, 67, 68, 69, 70) 들에도 동일한 기준전압 Vref/8이 인가되며, 이 커패시터들 (66, 67, 68, 69, 70) 은 스케일된 커패시턴스를 갖는다. 제3그룹의 커패시터들 (66, 67, 68, 69, 70) 들에 인가되는 기준전압 Vref/8은 제1그룹의 최하위 커패시터 (44) 에 인가되는 기준전압과 동일하다.
상술한 바와 같이, 본 실시예에서는 DAC 커패시터 어레이를 구성하는 복수의 커패시터들을 동일한 커패시턴스를 갖되 스케일된 기준전압을 인가하는 그룹과 스케일된 커패시턴스를 갖고 동일한 기준전압을 인가하는 그룹으로 나누어 구성함으로써, 스위칭 에너지 소모를 최소화하면서 회로 생산에 소요되는 비용을 최소화할 수 있다.
또한, 본 실시예에서 중간비트블록인 제1그룹 커패시터들 (41, 42, 43, 44) 과 하위비트블록인 제3그룹 커패시터들 (66, 67, 68, 69, 70) 사이에 스플릿 커패시터 (45) 를 추가함으로써, 중간비트블록인 제1그룹 커패시터들 (41, 42, 43, 44) 과 상위비트블록인 제2그룹 커패시터들 (51, 52, 53) 의 크기를 더욱 축소시킬 수 있다.
본 실시예에서는 스케일된 기준전압을 인가하는 커패시터 그룹을 중간비트블록으로 하였지만, 이에 한정되는 것은 아니고 상위비트블록 또는 하위비트블록으로 설정하는 것도 가능하다.
또한, 본 실시예에서는 스케일된 기준전압을 인가하는 커패시터 그룹내의 커패시터 개수를 4개로 설정하였지만, 이에 한정되는 것은 아니며, 필요한 기준전압의 수, 생성가능한 전압레벨의 범위 등을 고려하여 전체 아날로그 디지털 변환기의 회로비용이 최소가 되도록 결정할 수 있다.
100 DAC 커패시터 어레이 200 비교기
300 제어회로
21, 22, 23, 24, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50 커패시터
40, 61, 62, 63, 64, 66, 67, 68, 69, 70, 71, 72, 73 스위치

Claims (14)

  1. 삭제
  2. 삭제
  3. 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 DAC 커패시터 어레이;
    공통모드 전압에 대한 상기 근사치를 공통모드 전압과 비교하는 비교기; 및
    상기 비교기의 결과에 따라 상기 DAC 커패시터 어레이를 제어하는 제어 회로를 포함하며,
    상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 2개 이상의 그룹으로 나뉘며, 소정의 그룹에 포함되는 복수의 커패시터는 동일한 커패시턴스를 가지며, 상기 소정의 그룹에 포함되는 복수의 커패시터에는 서로 다른 기준전압이 인가되고,
    상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 3개의 그룹으로 나뉘며, 제 1그룹은 최상위 비트 커패시터들을, 제2그룹은 중간 비트 커패시터들을, 제3그룹은 나머지 하위 비트 커패시터들을 포함하고,
    제2그룹에 포함된 최상위 비트 커패시터에 인가되는 기준전압을
    Figure 112017072483422-pat00037
    라고 할 경우, 상기 최상위 비트 커패시터의 아래 하위 비트 커패시터에는 순차적으로 기준전압
    Figure 112017072483422-pat00038
    (i는 0보다 큰 정수) 이 인가되며,
    제1그룹에 포함된 모든 커패시터에는 상기 기준전압
    Figure 112017072483422-pat00039
    가 인가되며,
    제3그룹에 포함된 모든 커패시터에는 상기 제2그룹의 최하위 커패시터에 인가된 기준전압과 동일한 기준전압이 인가되는 것을 특징으로 하는 아날로그 디지털 변환기.
  4. 제 3 항에 있어서,
    상기 소정의 그룹에 포함된 최상위 비트 커패시터에 인가되는 기준전압을
    Figure 112017022323295-pat00021
    라고 할 경우, 상기 최상위 비트 커패시터 아래의 하위 비트 커패시터들에는 순차적으로 기준전압
    Figure 112017022323295-pat00022
    (i는 0보다 큰 정수) 이 인가되는 것을 특징으로 하는 아날로그 디지털 변환기.
  5. 삭제
  6. 제 3항에 있어서,
    상기 제1그룹은 상위 비트 블록을 형성하며,
    상기 제2그룹은 중간 비트 블록을 형성하며,
    상기 제3그룹은 하위 비트 블록을 형성하는 것을 특징으로 하는 아날로그 디지털 변환기.
  7. 제 6 항에 있어서,
    상기 제2그룹과 상기 제3그룹사이에 스플릿 커패시터를 추가로 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  8. 삭제
  9. 삭제
  10. DAC 커패시터 어레이에서 입력신호를 샘플링하고 공통모드 전압에 대한 근사치를 생성하는 단계;
    공통모드 전압에 대한 상기 근사치를 공통모드 전압과 비교하는 단계; 및
    상기 비교 결과에 따라 상기 DAC 커패시터 어레이를 제어하는 단계를 포함하며,
    상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 2개 이상의 그룹으로 나뉘며, 소정의 그룹에 포함되는 복수의 커패시터는 동일한 커패시턴스를 가지며, 상기 소정의 그룹에 포함되는 복수의 커패시터에는 서로 다른 기준전압을 인가하고,
    상기 DAC 커패시터 어레이에 포함된 복수의 커패시터는 3개의 그룹으로 나뉘며, 제 1그룹은 최상위 비트 커패시터들을, 제2그룹은 중간 비트 커패시터들을, 제3그룹은 나머지 하위 비트 커패시터들을 포함하고,
    제2그룹에 포함된 최상위 비트 커패시터에 인가되는 기준전압을
    Figure 112017072483422-pat00040
    라고 할 경우, 상기 최상위 비트 커패시터의 아래 하위 비트 커패시터에는 순차적으로 감소하는 기준전압
    Figure 112017072483422-pat00041
    (i는 0보다 큰 정수) 을 인가하며,
    제1그룹에 포함된 모든 커패시터에는 상기 기준전압
    Figure 112017072483422-pat00042
    을 인가하며,
    제3그룹에 포함된 모든 커패시터에는 상기 제2그룹의 최하위 커패시터에 인가된 기준전압과 동일한 기준전압을 인가하는 것을 특징으로 하는 아날로그 디지털 변환방법.
  11. 제 10 항에 있어서,
    상기 소정의 그룹에 포함된 최상위 커패시터에 인가되는 기준전압을
    Figure 112017022323295-pat00028
    라고 할 경우, 상기 최상위 커패시터의 하위 커패시터들에는 순차적으로 기준전압
    Figure 112017022323295-pat00029
    (i는 0보다 큰 정수) 을 인가하는 것을 특징으로 하는 아날로그 디지털 변환방법.
  12. 삭제
  13. 제 10항에 있어서,
    상기 제1그룹은 상위 비트 블록을 형성하며,
    상기 제2그룹은 중간 비트 블록을 형성하며,
    상기 제3그룹은 하위 비트 블록을 형성하는 것을 특징으로 하는 아날로그 디지털 변환방법.
  14. 제 13 항에 있어서,
    상기 제2그룹과 상기 제3그룹사이에 스플릿 커패시터를 추가하는 것을 특징으로 하는 아날로그 디지털 변환방법.
KR1020170028419A 2017-03-06 2017-03-06 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법 KR101823435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170028419A KR101823435B1 (ko) 2017-03-06 2017-03-06 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170028419A KR101823435B1 (ko) 2017-03-06 2017-03-06 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법

Publications (1)

Publication Number Publication Date
KR101823435B1 true KR101823435B1 (ko) 2018-01-30

Family

ID=61070646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028419A KR101823435B1 (ko) 2017-03-06 2017-03-06 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법

Country Status (1)

Country Link
KR (1) KR101823435B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711091B2 (en) 2021-06-17 2023-07-25 Samsung Electronics Co., Ltd. Analog-to-digital converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711091B2 (en) 2021-06-17 2023-07-25 Samsung Electronics Co., Ltd. Analog-to-digital converter

Similar Documents

Publication Publication Date Title
US8390501B2 (en) Successive approximation register ADC with a window predictive function
US9425814B1 (en) Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC)
TWI452846B (zh) 分段式類比數位轉換器及其方法
KR101007063B1 (ko) Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
CN109842415B (zh) 逐次逼近寄存器模数转换器和sar adc系统
KR102636356B1 (ko) 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치
US8570206B1 (en) Multi-bit per cycle successive approximation register ADC
KR20150122284A (ko) Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
KR102017310B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
US10530382B2 (en) Successive approximation register analog-to-digital converter and conversion method therefor
CN108155909B (zh) 一种电容分段结构逐次逼近型模数转换器
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
US8493260B2 (en) Successive approximation analog to digital converter
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
JP2015177374A (ja) Ａｄ変換回路
KR101056380B1 (ko) Ｓａｒ 아날로그 디지털 변환기
KR101823435B1 (ko) 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법
KR102139939B1 (ko) 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
US10476513B1 (en) SAR ADC with high linearity
JP2005252326A (ja) パイプライン型ａ／ｄ変換器
CN109245771B (zh) 一种逐次逼近型数模转换器
CN109039338B (zh) 差分电容阵列及其开关切换方法
US7283077B2 (en) Divide-add circuit and high-resolution digital-to-analog converter using the same
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
TWI717900B (zh) 循續漸近式類比至數位轉換器及其參考漣波抑制電路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant