CN115051710B - 逐次逼近型模数转换装置 - Google Patents
逐次逼近型模数转换装置 Download PDFInfo
- Publication number
- CN115051710B CN115051710B CN202110256938.XA CN202110256938A CN115051710B CN 115051710 B CN115051710 B CN 115051710B CN 202110256938 A CN202110256938 A CN 202110256938A CN 115051710 B CN115051710 B CN 115051710B
- Authority
- CN
- China
- Prior art keywords
- voltage
- capacitor
- unit
- digital code
- capacitor unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 63
- 239000003990 capacitor Substances 0.000 claims abstract description 228
- 238000005070 sampling Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开涉及一种逐次逼近型模数转换装置,所述装置包括:比较器;开关模块,包括第一输入开关、第二输入开关、电压切换单元;电容模块,包括的第一电容单元及第二电容单元均包括2N‑2个电容,电容模块的各个电容的下极板连接于电压切换单元,电压切换单元用于切换第一电容单元、第二电容单元的各个电容的下极板接入共模电压、参考电压、地电压、第一差分输入信号、第二差分输入信号及预设电压的任意一种;控制模块,用于控制第一输入开关、第二输入开关、电压切换单元的开关状态,以使得装置进行模数转换。本公开实施例可以低功耗、高效的实现模数转换,并且具有低成本的特点,相较于相关技术的模数转换装置,面积减少了一个数量级。
Description
技术领域
本公开涉及集成电路技术领域,尤其涉及一种逐次逼近型模数转换装置。
背景技术
ADC(模数转换器)用来将大自然的模拟信号转换成机器可以识别的数字信号,其中SAR ADC(逐次逼近模数转换器)以功耗低、面积小的优势被广泛应用,DAC(数模转换器)是SAR ADC中功耗和面积的主要来源,如何减少DAC的面积和降低其功耗对降低整体的SARADC功耗和减少整体的SAR ADC面积具有重要意义。
发明内容
有鉴于此,本公开提出了一种逐次逼近型模数转换装置,所述装置包括:
比较器;
开关模块,包括第一输入开关、第二输入开关、电压切换单元;
电容模块,包括第一电容单元及第二电容单元,所述第一电容单元及所述第二电容单元均包括2N-2个电容,N表示所述逐次逼近型模数转换装置的转换位数,N为大于1的整数,其中,
所述第一电容单元的各个电容的上极板连接于所述比较器的正向输入端及所述第一输入开关的第一端,所述第一输入开关的第二端用于输入第一差分输入信号,
所述第二电容单元的各个电容的上极板连接于所述比较器的负向输入端及所述第二输入开关的第一端,所述第二输入开关的第二端用于输入第二差分输入信号,所述第一差分信号与所述第二差分输入信号同频反向,
所述第一电容单元的各个电容的下极板、所述第二电容单元的各个电容的下极板连接于所述电压切换单元,所述电压切换单元用于切换所述第一电容单元的各个电容的下极板、所述第二电容单元的各个电容的下极板接入共模电压、参考电压、地电压、所述第一差分输入信号、所述第二差分输入信号及预设电压的任意一种;
控制模块,连接于所述开关模块,用于控制所述第一输入开关、所述第二输入开关、所述电压切换单元的开关状态,以使得所述装置进行模数转换。
在一种可能的实施方式中,在采样阶段,所述控制模块用于控制所述第一输入开关、所述第二输入开关均导通,控制所述电压切换单元将所述第一电容单元的最高位电容的下极板接入所述第一差分输入信号,控制所述第二电容元的最高位电容的下极板接入所述第二差分输入信号,并控制所述第一电容单元、所述第二电容单元的其余电容的下极板接入所述地电压,其中,所述第一电容单元的最高位电容为所述第一电容单元中的任意一个电容,所述第二电容单元的最高位电容为所述第二电容单元中的任意一个电容。
在一种可能的实施方式中,在保持阶段,所述控制模块用于控制所述第一输入开关、所述第二输入开关均断开,控制所述电压切换单元将所述第一电容单元、所述第二电容单元的所有电容的下极板均接入所述预设电压,
所述比较器根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的第N-1位数字码。
在一种可能的实施方式中,在电荷分配阶段,当确定模数转换结果的第N-2位数字码~第1位数字码的任意一位数字码时,所述控制模块用于保持所述第一输入开关、所述第二输入开关均断开,根据已确定的第K位数字码确定所述第一电容单元、所述第二电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压,并接入所述第一目标接入电压到与第K-1位数字码对应的最高位电容的下极板,并保持所述第一电容单元、所述第二电容单元的其余电容的下极板的接入电压不变,以使得比较器根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的第K-1位数字码,
其中,所述第一目标接入电压为所述共模电压、参考电压、地电压的任意一个,
其中,第K位数字码为第N-1位数字码与第2位数字码的任意一个。
在一种可能的实施方式中,所述控制模块用于:
当第K位数字码为1时,确定所述第一电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述地电压,确定所述第二电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述共模电压。
在一种可能的实施方式中,所述控制模块用于:
当第K位数字码为0时,确定所述第一电容单元的当前与第K-1位数字码对应的位电容的下极板的第一目标接入电压为所述共模电压,确定所述第二电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述地电压。
在一种可能的实施方式中,在电荷分配阶段,当确定模数转换结果的最低位数字码时,所述控制模块用于保持所述第一输入开关、所述第二输入开关均断开,根据已确定的第1位数字码确定所述第一电容单元、所述第二电容单元的最低位电容的下极板的第二目标接入电压,接入所述第二目标接入电压到所述最低位电容的下极板,保持所述第一电容单元、所述第二电容单元的其余电容的下极板的接入电压不变,以使得比较器根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的最低位数字码,
其中,所述第二目标接入电压为所述共模电压、参考电压、地电压的任意一个。
在一种可能的实施方式中,所述控制模块用于:
当第1位数字码为1时,确定所述第一电容单元的最低位电容的下极板的第二目标接入电压为所述地电压,并保持所述第二电容单元的最低位电容的下极板的接入电压不变。
在一种可能的实施方式中,所述控制模块用于:
当第1位数字码为0时,保持所述第一电容单元的最低位电容的下极板的接入电压不变,并确定所述第二电容单元的最低位电容的下极板的第二目标接入电压为所述地电压。
在一种可能的实施方式中,所述电压切换单元包括多个切换开关,所述第一电容单元、所述第二电容单元中各个电容的大小相同,所述参考电压、所述共模电压、所述预设电压及所述地电压的电位依次降低,所述参考电压为所述预设电压的3~5倍,所述共模电压为所述预设电压的1倍~3倍。
本公开实施例提出的逐次逼近型模数转换装置,通过开关模块切换电容模块的各个电容的上极板、下极板的接入电压,可以低功耗、高效的实现模数转换,并且具有低成本的特点,对于N位模数转换装置,仅需要2N-1个电容,而相关技术通常需要2N以上数目的电容,本公开实施例相较于相关技术的模数转换装置,面积减少了一个数量级。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出了根据本公开一实施例的逐次逼近型模数转换装置的示意图。
图2示出了根据本公开一实施例的逐次逼近型模数转换装置的模数转换过程的示意图。
图3a、图3b示出了相关技术中模数转换器的功耗示意图,图3c示出了根据本公开一实施例的逐次逼近型模数转换器的功耗示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在本公开的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
请参阅图1,图1示出了根据本公开一实施例的逐次逼近型模数转换装置的示意图。
如图1所示,所述装置包括:
比较器10;
开关模块20,包括第一输入开关K1、第二输入开关K2、电压切换单元310;
电容模块20,包括第一电容单元210及第二电容单元220,所述第一电容单元210及所述第二电容单元220均包括2N-2个电容,N表示所述逐次逼近型模数转换装置的转换位数,N为大于1的整数,其中,
所述第一电容单元210的各个电容的上极板连接于所述比较器10的正向输入端及所述第一输入开关K1的第一端,所述第一输入开关K1的第二端用于输入第一差分输入信号VIP,
所述第二电容单元220的各个电容的上极板连接于所述比较器10的负向输入端及所述第二输入开关K2的第一端,所述第二输入开关K2的第二端用于输入第二差分输入信号VIN,所述第一差分信号与所述第二差分输入信号VIN同频反向,
所述第一电容单元210的各个电容的下极板、所述第二电容单元220的各个电容的下极板连接于所述电压切换单元310,所述电压切换单元310用于切换所述第一电容单元210的各个电容的下极板、所述第二电容单元220的各个电容的下极板接入共模电压VCOM、参考电压VREF、地电压VGND、所述第一差分输入信号VIP、所述第二差分输入信号VIN及预设电压VQ的任意一种;
控制模块40,连接于所述开关模块30,用于控制所述第一输入开关K1、所述第二输入开关K2、所述电压切换单元310的开关状态,以使得所述装置进行模数转换。
本公开实施例提出的逐次逼近型模数转换装置,通过开关模块切换电容模块的各个电容的上极板、下极板的接入电压,可以低功耗、高效的实现模数转换,并且具有低成本的特点,对于N位模数转换装置,仅需要2N-1个电容,而相关技术通常需要2N以上数目的电容,本公开实施例相较于相关技术的模数转换装置,面积减少了一个数量级。
并且,本公开实施例的逐次逼近型模数转换装置中,各个电容的电容大小可以相等,而相关技术中,常常需要配置一些较大的电容,各个电容的大小不等,这进一步缩小了电路的面积。
在一种可能的实施方式中,所述参考电压VREF、所述共模电压VCOM、所述预设电压VQ及所述地电压VGND的电位依次降低,所述参考电压VREF为所述预设电压VQ的3~5倍,所述共模电压VCOM为所述预设电压VQ的1倍~3倍。
在一个示例中,所述参考电压VREF可以为所述预设电压VQ的4倍,所述共模电压VCOM可以为所述预设电压VQ的2倍。
在一个示例中,假设N为3,则所述逐次逼近型模数转换装置的转换位数为3位,在这种情况下,本公开实施例提出的逐次逼近型模数转换装置仅需要4个电容即可实现,而相关技术至少需要8个电容;假设N为8,则逐次逼近型模数转换装置的转换位数为8位,在这种情况下,本公开实施例提出的逐次逼近型模数转换装置仅需要128个电容即可实现,而相关技术至少需要256个电容,可见,随着逐次逼近型模数转换装置精度的提高,本公开实施例的成本优势、功耗优势将越来越明显。
下面以N=3为例对本公开实施例进行示例性说明。
在一个示例中,电压切换单元310可以包括多个开关,本公开实施例可以通过开关的通断方式切换各个电容的下极板接收各个电压;当然,本公开实施例的电压切换单元310也可以包括多路选择器MUX或其他通路器件,对此本公开实施例不做限定。
本公开实施例对电压切换单元310包括的开关、第一输入开关K1、第二输入开关K2的开关类型不做限定,本领域技术人员可以根据需要选择,在一个示例中,电压切换单元310包括的开关、第一输入开关K1、第二输入开关K2可以利用金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)或其他类型的晶体管实现。
在一个示例中,控制模块40可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,控制模块40可以利用相关技术的逻辑实现对开关模块30的各个开关的状态控制,对此,本公开实施例不做限定。
请参阅图2,图2示出了根据本公开一实施例的逐次逼近型模数转换装置的模数转换过程的示意图。
在一个示例中,若N=3,则电容模块20可以包括4个,如图2所示,第一电容单元210可以包括第一电容C1、第二电容C2两个电容,第二电容单元220可以包括第三电容C3、第四电容C4两个电容。
在一种可能的实施方式中,如图2所示,在采样阶段,所述控制模块40可以用于控制所述第一输入开关K1、所述第二输入开关K2均导通,以将第一差分输入信号VIP接入第一电容C1、第二电容C2的上极板及比较器的正向输入端,将第二差分输入信号VIN接入第三电容C3、第四电容C4的上极板及比较器的负向输入端。
在一种可能的实施方式中,如图2所示,在采样阶段,所述控制模块40可以用于控制所述电压切换单元310将所述第一电容单元210的最高位电容的下极板接入所述第一差分输入信号VIP,控制所述第二电容元的最高位电容的下极板接入所述第二差分输入信号VIN,并控制所述第一电容单元210、所述第二电容单元220的其余电容的下极板接入所述地电压VGND,其中,所述第一电容单元210的最高位电容为所述第一电容单元210中的任意一个电容,所述第二电容单元220的最高位电容为所述第二电容单元220中的任意一个电容。
在一个示例中,本公开实施例可以将第一电容单元210、第二电容单元220的各个电容依次排列,并依次确定最高位电容、次高位电容…次低位电容、最低位电容。
在一个示例中,如图2所示,所述第一电容单元210的最高位电容可以为第二电容C2,最低位电容可以为第一电容C1;所述第二电容单元220的最高位电容可以为第四电容C4、最低位电容可以为第三电容C3。
在一个示例中,如图2所示,地电压VGND的电压可以为0V。
在一种可能的实施方式中,如图2所示,在保持阶段,所述控制模块40还可以用于控制所述第一输入开关K1、所述第二输入开关K2均断开,在这种情况下,第一差分输入信号VIP不再接入第一电容C1、第二电容C2的上极板及比较器的正向输入端,第二差分输入信号VIN不再接入第三电容C3、第四电容C4的上极板及比较器的负向输入端。
在一种可能的实施方式中,如图2所示,在保持阶段,所述控制模块40还可以用于控制所述电压切换单元310将所述第一电容单元210、所述第二电容单元220的所有电容的下极板均接入所述预设电压VQ,
所述比较器10根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的第N-1位数字码。
根据电荷守恒:
(VIP-VIP)·C+(VIP-0)·C=(VCP0-VQ)×2C 公式1
(VIN-VIN)·C+(VIN-0)·C=(VCN0-VQ)×2C 公式2
其中,VIP表示第一差分输入信号VIP的电压值,VIN表示第二差分输入信号VIN的电压值,VQ表示预设电压VQ的电压值,C表示电容模块中的电容大小。
根据公式1及公式2可以得到比较器正向输入端的电压值VCP0、负向输入端的电压值VCN0:
从采样阶段到保持阶段步的功耗推导如下:
ECP0=-C·VQ[(VCP0-VQ)-(VIP-VIP)]+{-C·VQ[(VCP0-VQ)-(VIP-0)]}
公式4
ECN0=-C·VQ[(VCN0-VQ)-(VIN-VIN)]+{-C·VQ[(VCN0-VQ)-(VIN-0)]}
公式5
又由于
VIP+VIN=VREF 公式6
因此可得:
E0=ECP0+ECN0=0 公式7
可见,从采样阶段到保持阶段,本公开实施例的模数转换装置的功耗为0,而相关技术中,采样阶段到保持阶段的功耗通常大于可见,本公开实施例的模数转换装置功耗较低。
在一种可能的实施方式中,在电荷分配阶段,当确定模数转换结果的第N-2位数字码~第1位数字码的任意一位数字码时,所述控制模块40用于保持所述第一输入开关K1、所述第二输入开关K2均断开,根据已确定的第K位数字码确定所述第一电容单元210、所述第二电容单元220的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压,并接入所述第一目标接入电压到与第K-1位数字码对应的最高位电容的下极板,并保持所述第一电容单元210、所述第二电容单元220的其余电容的下极板的接入电压不变,以使得比较器10根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的第K-1位数字码,
其中,所述第一目标接入电压为所述共模电压VCOM、参考电压VREF、地电压VGND的任意一个,
其中,第K位数字码为第N-1位数字码与第2位数字码的任意一个。
在一个示例中,如图2所示,在保持阶段,比较器比较正向输入端、负向输入端的电压大小,从而得到最高位数字码,如果VIP>VIN,B2(模数转换结果的最高位)输出是高电平(1),否则输出低电平(0)。在这种情况下,本公开实施例可以根据B2(第K位,K=2)数字码确定所述第一电容单元210、所述第二电容单元220的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压。
在一种可能的实施方式中,所述控制模块40用于:
当第K位数字码为1时,确定所述第一电容单元210的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述地电压VGND,确定所述第二电容单元220的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述共模电压VCOM。
在一个示例中,假如第K位,即B2输出为1,在下一个周期(确定第K-1位,及B1)比较器正向输入端侧的第一电容单元的最高位电容下极板从预设电压VQ切换到地电压VGND(0),比较器负向输入端侧的第二电容单元的最高位电容下极板从预设电压VQ切换到共模电压VCOM,因为比较器正负输入端电压增加和减少的数量级一样,故共模电平可以保持稳定。
在一个示例中,在确定B1的数字码时,若VIP-VIN>VREF/2,则B1的数字码为1,否则B1的数字码为0。
在一种可能的实施方式中,所述控制模块40用于:
当第K位数字码为0时,确定所述第一电容单元210的当前与第K-1位数字码对应的位电容的下极板的第一目标接入电压为所述共模电压VCOM,确定所述第二电容单元220的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述地电压VGND。
在一个示例中,假如第K位,即B2输出为0,在下一个周期(确定第K-1位,及B1)比较器正向输入端侧的第一电容单元的最高位电容下极板从预设电压VQ切换到地电压共模电压VCOM,比较器负向输入端侧的第二电容单元的最高位电容下极板从预设电压VQ切换到VGND(0)。
当N=3时,第一电容单元、第二电容单元的数目均为2,因此,第K-1位(B1)对应的最高位电容即为第二电容C2、第四电容C4,但是,当N大于3时,第K-1位对应的最高位电容则根据实际情况右移确定,例如,当N=4,转换结果的数字码为(B3~B0)则第一电容单元、第二电容单元的数目均为4,以第一电容单元为例,第一电容单元包括电容C1、C2、C3、C4,其中电容C1、C2、C3、C4依次排列,假设电容C4位最高位电容、电容C3为次高位电容、电容C2位次低位电容、电容C1位最低位电容,则第3位数字码(B3)对应的最高位电容为电容C4,第3位数字码(B2)对应的最高位电容为电容C3,第2位数字码(B1)对应的最高位电容为电容C2。
当然,以上对各个位数字码对应的最高位电容的描述是示例性的,用于本公开实施例中各个电容的大小可以相同,因此,在确定最高位电容、最低位电容时,选择可以是多样的,只要是采用二分法等方法对转换结果逐次逼近接口,对此,本公开实施例不做限定。
在一种可能的实施方式中,在电荷分配阶段,当确定模数转换结果的最低位数字码时,所述控制模块40用于保持所述第一输入开关K1、所述第二输入开关K2均断开,根据已确定的第1位数字码确定所述第一电容单元210、所述第二电容单元220的最低位电容的下极板的第二目标接入电压,接入所述第二目标接入电压到所述最低位电容的下极板,保持所述第一电容单元210、所述第二电容单元220的其余电容的下极板的接入电压不变,以使得比较器10根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的最低位数字码,
其中,所述第二目标接入电压为所述共模电压VCOM、参考电压VREF、地电压VGND的任意一个。
在一个示例中,在确定B0(最低位数字码)的数字码时,若VIP-VIN>VREF/4,则B0的数字码为1,否则B0的数字码为0。
在一种可能的实施方式中,所述控制模块40用于:
当第1位数字码为1时,确定所述第一电容单元210的最低位电容的下极板的第二目标接入电压为所述地电压VGND,并保持所述第二电容单元220的最低位电容的下极板的接入电压不变。
在一个示例中,如图2所示,在确定最低位数字码B0时,本公开实施例根据次低位数字码B1的值确定各个电容的下极板的接入电压,假如B1输出为1,在下一个周期(确定最低位数字码B0的周期)比较器正向输入端侧的第一电容单元的最低位电容下极板(第一电容C1)从预设电压VQ切换到地电压(0),比较器负向输入端侧的第二电容单元的最低位电容下极板接预设电压VQ保持不变。
在一种可能的实施方式中,所述控制模块40用于:
当第1位数字码为0时,保持所述第一电容单元210的最低位电容的下极板的接入电压不变,并确定所述第二电容单元220的最低位电容的下极板的第二目标接入电压为所述地电压VGND。
在一个示例中,如图2所示,假如B1输出为0,在下一个周期(确定最低位数字码B0的周期)比较器正向输入端侧的第一电容单元的最低位电容下极板(第一电容C1)接预设电压VQ保持不变,比较器负向输入端侧的第二电容单元的最低位电容下极板从预设电压VQ切换到地电压(0)。
在确定最低位数字码时,本公开实施例利用了最低位电容,通过合理设定最低位电容的下极板的接入电压,本公开实施例实现了小面积的模数转换装置,将面积减少了至少一个数量级。
请参阅图3a、图3b、图3c,图3a、图3b示出了相关技术中模数转换器的功耗示意图,图3c示出了根据本公开一实施例的逐次逼近型模数转换器的功耗示意图。
如图3a、图3b、图3c所示,本公开实施例的逐次逼近型模数转换器相较于相关技术的模数转换器,在进行模数转换时,功耗大幅降低。
本公开实施例提出的逐次逼近型模数转换装置,通过开关模块切换电容模块的各个电容的上极板、下极板的接入电压,可以低功耗、高效的实现模数转换,并且具有低成本的特点,对于N位模数转换装置,仅需要2N-1个电容,而相关技术通常需要2N以上数目的电容,本公开实施例相较于相关技术的模数转换装置,面积减少了一个数量级。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (8)
1.一种逐次逼近型模数转换装置,其特征在于,所述装置包括:
比较器;
开关模块,包括第一输入开关、第二输入开关、电压切换单元;
电容模块,包括第一电容单元及第二电容单元,所述第一电容单元及所述第二电容单元均包括2N-2个电容,N表示所述逐次逼近型模数转换装置的转换位数,N为大于1的整数,其中,
所述第一电容单元的各个电容的上极板连接于所述比较器的正向输入端及所述第一输入开关的第一端,所述第一输入开关的第二端用于输入第一差分输入信号,
所述第二电容单元的各个电容的上极板连接于所述比较器的负向输入端及所述第二输入开关的第一端,所述第二输入开关的第二端用于输入第二差分输入信号,所述第一差分信号与所述第二差分输入信号同频反向,
所述第一电容单元的各个电容的下极板、所述第二电容单元的各个电容的下极板连接于所述电压切换单元,所述电压切换单元用于切换所述第一电容单元的各个电容的下极板、所述第二电容单元的各个电容的下极板接入共模电压、参考电压、地电压、所述第一差分输入信号、所述第二差分输入信号及预设电压的任意一种;
控制模块,连接于所述开关模块,用于控制所述第一输入开关、所述第二输入开关、所述电压切换单元的开关状态,以使得所述装置进行模数转换,在保持阶段,所述控制模块用于控制所述第一输入开关、所述第二输入开关均断开,控制所述电压切换单元将所述第一电容单元、所述第二电容单元的所有电容的下极板均接入所述预设电压,
所述比较器根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的第N-1位数字码,
在电荷分配阶段,当确定模数转换结果的第N-2位数字码~第1位数字码的任意一位数字码时,所述控制模块用于保持所述第一输入开关、所述第二输入开关均断开,根据已确定的第K位数字码确定所述第一电容单元、所述第二电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压,并接入所述第一目标接入电压到与第K-1位数字码对应的最高位电容的下极板,并保持所述第一电容单元、所述第二电容单元的其余电容的下极板的接入电压不变,以使得比较器根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的第K-1位数字码,
其中,所述第一目标接入电压为所述共模电压、参考电压、地电压的任意一个,
其中,第K位数字码为第N-1位数字码与第2位数字码的任意一个。
2.根据权利要求1所述的装置,其特征在于,在采样阶段,所述控制模块用于控制所述第一输入开关、所述第二输入开关均导通,控制所述电压切换单元将所述第一电容单元的最高位电容的下极板接入所述第一差分输入信号,控制所述第二电容元的最高位电容的下极板接入所述第二差分输入信号,并控制所述第一电容单元、所述第二电容单元的其余电容的下极板接入所述地电压,其中,所述第一电容单元的最高位电容为所述第一电容单元中的任意一个电容,所述第二电容单元的最高位电容为所述第二电容单元中的任意一个电容。
3.根据权利要求1所述的装置,其特征在于,所述控制模块用于:
当第K位数字码为1时,确定所述第一电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述地电压,确定所述第二电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述共模电压。
4.根据权利要求3所述的装置,其特征在于,所述控制模块用于:
当第K位数字码为0时,确定所述第一电容单元的当前与第K-1位数字码对应的位电容的下极板的第一目标接入电压为所述共模电压,确定所述第二电容单元的与第K-1位数字码对应的最高位电容的下极板的第一目标接入电压为所述地电压。
5.根据权利要求1所述的装置,其特征在于,在电荷分配阶段,当确定模数转换结果的最低位数字码时,所述控制模块用于保持所述第一输入开关、所述第二输入开关均断开,根据已确定的第1位数字码确定所述第一电容单元、所述第二电容单元的最低位电容的下极板的第二目标接入电压,接入所述第二目标接入电压到所述最低位电容的下极板,保持所述第一电容单元、所述第二电容单元的其余电容的下极板的接入电压不变,以使得比较器根据所述正向输入端的电压及所述负向输入端的电压输出比较结果,得到模数转换结果的最低位数字码,
其中,所述第二目标接入电压为所述共模电压、参考电压、地电压的任意一个。
6.根据权利要求5所述的装置,其特征在于,所述控制模块用于:
当第1位数字码为1时,确定所述第一电容单元的最低位电容的下极板的第二目标接入电压为所述地电压,并保持所述第二电容单元的最低位电容的下极板的接入电压不变。
7.根据权利要求6所述的装置,其特征在于,所述控制模块用于:
当第1位数字码为0时,保持所述第一电容单元的最低位电容的下极板的接入电压不变,并确定所述第二电容单元的最低位电容的下极板的第二目标接入电压为所述地电压。
8.根据权利要求1所述的装置,其特征在于,
所述电压切换单元包括多个切换开关,
所述第一电容单元、所述第二电容单元中各个电容的大小相同,
所述参考电压、所述共模电压、所述预设电压及所述地电压的电位依次降低,所述参考电压为所述预设电压的3~5倍,所述共模电压为所述预设电压的1倍~3倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110256938.XA CN115051710B (zh) | 2021-03-09 | 2021-03-09 | 逐次逼近型模数转换装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110256938.XA CN115051710B (zh) | 2021-03-09 | 2021-03-09 | 逐次逼近型模数转换装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115051710A CN115051710A (zh) | 2022-09-13 |
CN115051710B true CN115051710B (zh) | 2024-06-07 |
Family
ID=83156894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110256938.XA Active CN115051710B (zh) | 2021-03-09 | 2021-03-09 | 逐次逼近型模数转换装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115051710B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104485960A (zh) * | 2015-01-06 | 2015-04-01 | 吴江圣博瑞信息科技有限公司 | 一种用于逐次逼近型模数转换器三电平开关的方法及电路 |
KR101603892B1 (ko) * | 2014-12-30 | 2016-03-16 | 서경대학교 산학협력단 | 연속 근사 아날로그 디지털 변환기의 변환 방법 |
KR102139939B1 (ko) * | 2019-07-26 | 2020-07-31 | 충북대학교 산학협력단 | 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
CN214799459U (zh) * | 2021-03-09 | 2021-11-19 | 上海晟矽微电子股份有限公司 | 逐次逼近型模数转换装置 |
-
2021
- 2021-03-09 CN CN202110256938.XA patent/CN115051710B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101603892B1 (ko) * | 2014-12-30 | 2016-03-16 | 서경대학교 산학협력단 | 연속 근사 아날로그 디지털 변환기의 변환 방법 |
CN104485960A (zh) * | 2015-01-06 | 2015-04-01 | 吴江圣博瑞信息科技有限公司 | 一种用于逐次逼近型模数转换器三电平开关的方法及电路 |
KR102139939B1 (ko) * | 2019-07-26 | 2020-07-31 | 충북대학교 산학협력단 | 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
CN214799459U (zh) * | 2021-03-09 | 2021-11-19 | 上海晟矽微电子股份有限公司 | 逐次逼近型模数转换装置 |
Non-Patent Citations (1)
Title |
---|
用于SAR ADC的低开销电容开关时序设计;张存德;宋鑫宇;虞致国;魏敬和;顾晓峰;;微电子学;20191220(第06期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115051710A (zh) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8537045B2 (en) | Pre-charged capacitive digital-to-analog converter | |
US8390502B2 (en) | Charge redistribution digital-to-analog converter | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
TWI509997B (zh) | 資料轉換電路及其方法 | |
US20180115317A1 (en) | Dac capacitor array, analog-to-digital converter, and method for reducing power consumption of analog-to-digital converter | |
US7528761B2 (en) | Analog/digital conversion using successive approximation and redundant weighting | |
US7903018B2 (en) | Analog/digital converter assembly and corresponding method | |
US6473021B1 (en) | Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
JPH06152420A (ja) | アナログ/ディジタル変換器 | |
CN111052612A (zh) | 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置 | |
CN111711453B (zh) | 逐次逼近型模数转换器 | |
US20100001891A1 (en) | A/d converter | |
KR20180044232A (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
JPH0566774B2 (zh) | ||
CN107733436A (zh) | N位混合结构模数转换器及包含其的集成电路芯片 | |
US6118400A (en) | Capacitor array for a successive approximation register (SAR) based analog to digital (A/D) converter and method therefor | |
Guo et al. | A low-power 10-bit 50-MS/s SAR ADC using a parasitic-compensated split-capacitor DAC | |
CN111865319A (zh) | 一种基于四输入比较器的超低功耗逐次逼近型模数转换器 | |
CN214799459U (zh) | 逐次逼近型模数转换装置 | |
TW201902133A (zh) | 積體電路電容布局 | |
CN115051710B (zh) | 逐次逼近型模数转换装置 | |
US7030801B2 (en) | Device and method for low non-linearity analog-to-digital converter | |
CN109450449B (zh) | 参考电压控制电路和模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |