CN117118447B - 逐次逼近型模数转换器、转换方法、装置及存储介质 - Google Patents

逐次逼近型模数转换器、转换方法、装置及存储介质 Download PDF

Info

Publication number
CN117118447B
CN117118447B CN202311380948.XA CN202311380948A CN117118447B CN 117118447 B CN117118447 B CN 117118447B CN 202311380948 A CN202311380948 A CN 202311380948A CN 117118447 B CN117118447 B CN 117118447B
Authority
CN
China
Prior art keywords
array
comparator
capacitor
unit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311380948.XA
Other languages
English (en)
Other versions
CN117118447A (zh
Inventor
胡云峰
黄庆明
唐彬
胡乐星
陈超逸
袁冰冰
胡梦思
陈李胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China Zhongshan Institute
Original Assignee
University of Electronic Science and Technology of China Zhongshan Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China Zhongshan Institute filed Critical University of Electronic Science and Technology of China Zhongshan Institute
Priority to CN202311380948.XA priority Critical patent/CN117118447B/zh
Publication of CN117118447A publication Critical patent/CN117118447A/zh
Application granted granted Critical
Publication of CN117118447B publication Critical patent/CN117118447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种逐次逼近型模数转换器、转换方法、装置及存储介质。该模数转换器包括：移位寄存器、比较器、电容阵列和控制模块：其中，输入电压通过电容阵列与比较器相连，比较器与移位寄存器相连；第一高阵列包括若干电容，若干电容的电容量按照排列位置呈指数变化；若干电容的每个电容的顶板与比较器相连，每个电容的底板通过第一转换开关连接参考电压或参考地，第一转换开关与控制模块相连；移位寄存器用于根据比较器的输出结果确定数字信号，控制模块用于根据比较器的输出结果确定第一转换开关或第二转换开关的状态。本申请实施例有利于提升分辨率的，有利于降低模数转换器的功耗；可以广泛应用于转换器技术领域。

Description

逐次逼近型模数转换器、转换方法、装置及存储介质
技术领域
本发明涉及模数转换器技术领域，尤其是一种逐次逼近型模数转换器、转换方法、装置及存储介质。
背景技术
近年来，逐次逼近型模数转换器以中等转换精度、中等转换速度、低功耗、低成本和易于按比例缩小的优势，被广泛采用，研究方向也开始向着更高速、更高精度、更低功耗发展。相关技术中的模数转换器，电容个数随位数的增加呈指数增加，同时带来面积及功耗增大的问题。即当模数转换器的分辨率提高时，电容阵列所占面积和功耗也会大幅度扩大。
发明内容
本发明的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本发明的目的在于提供一种低功耗、高分辨率的逐次逼近型模数转换器、转换方法、装置及存储介质。
为了达到上述技术目的，本发明实施例所采取的技术方案包括：
一方面，本发明实施例提供了一种逐次逼近型模数转换器的转换方法，包括以下步骤：
本发明实施例的逐次逼近型模数转换器，包括：移位寄存器、比较器、电容阵列和控制模块：其中，输入电压通过所述电容阵列与所述比较器相连，所述比较器与所述移位寄存器相连；所述电容阵列包括高阵列、低阵列和单位阵列，所述高阵列包括第一高阵列和第二高阵列，所述低阵列包括第一低阵列和第二低阵列，所述单位阵列包括第一单位阵列和第二单位阵列；所述第一低阵列、所述第一高阵列、所述第一单位阵列依次相连后与所述比较器的正相输入端相连；所述第二高阵列、所述第二低阵列、所述第二单位阵列依次相连后与所述比较器的反相输入端相连；所述第一低阵列、所述第一高阵列、所述第二低阵列和所述第二高阵列的结构相同，所述第一高阵列包括若干电容，所述若干电容的电容量呈指数变化；所述若干电容的每个电容的顶板与所述比较器相连，所述每个电容的底板通过第一转换开关连接参考电压或参考地，所述第一转换开关与所述控制模块相连；所述第一单位阵列和所述第二单位阵列的结构相同，所述第一单位阵列包括若干单位电容；所述若干单位电容的每个单位电容的顶板与所述比较器相连，所述每个单位电容的底板通过第二转换开关连接参考电压、共模电压或参考地中的一种，所述第二转换开关与所述控制模块相连；所述移位寄存器用于根据所述比较器的输出结果确定数字信号，所述控制模块用于根据所述比较器的输出结果确定第一转换开关或第二转换开关的状态。本申请实施例通过高阵列、低阵列和单位阵列排序的电容阵列构建模数转换器的电容阵列，能够以较少的电容数量，实现较多位数的输出；提升分辨率的同时，降低模数转换器的面积和功耗。
另外，根据本发明上述实施例的逐次逼近型模数转换器的转换方法，还可以具有以下附加的技术特征：
进一步地，本发明实施例的逐次逼近型模数转换器，所述模数转换器还包括第一采样开关和第二采样开关，所述正相输入信号通过所述第一采样开关与所述比较器的正相输入端相连，所述反相输入信号通过所述第二采样开关与所述比较器的反相输入端相连；
在所述模数转换器工作的第一阶段，所述控制模块用于将所述高阵列中电容的底板与所述参考电压相连；所述控制模块用于将所述低阵列中电容的底板与所述参考地相连；所述控制模块用于将所述单位阵列中单位电容的底板与所述共模电压相连。
进一步地，在本发明的一个实施例中，所述控制模块用于根据所述比较器的输出结果确定第一转换开关或第二转换开关的状态，包括：
在所述模数转换器工作的第二阶段，所述控制模块用于根据比较器上一次的输出结果，确定所述比较器中高电压输入端对应的高阵列中电容的底板与所述参考地相连，并确定所述比较器中低电压输入端对应的低阵列中电容的底板与所述参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势。
进一步地，在本发明的一个实施例中，所述控制模块用于根据所述比较器的输出结果确定第一转换开关或第二转换开关的状态，包括：
在所述模数转换器工作的第三阶段，所述控制模块用于根据比较器上一次的输出结果，确定所述比较器中高电压输入端对应的单位阵列中第一单位电容的底板与参考地相连，并确定所述比较器中低电压输入端对应的单位阵列中第一单位电容的底板与参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势，所述第一单位电容用于表征所述单位阵列中远离所述比较器位置的第一位电容。
进一步地，在本发明的一个实施例中，所述控制模块用于根据所述比较器的输出结果确定第一转换开关的状态，包括：
在所述模数转换器工作的第四阶段，所述控制模块用于根据比较器上一次的输出结果，确定所述比较器中高电压输入端对应的单位阵列中第二单位电容的底板与参考地相连；其中，所述比较器包括高电压输入端和低电压输入端，所述高电压输入端的电势大于所述低电压输入端的电势，所述第二单位电容用于表征所述单位阵列中远离所述比较器位置的第二位电容。
另一方面，本申请实施例还提供一种逐次逼近型模数转换器的转换方法，应用于前述的逐次逼近型模数转换器，所述转换方法包括：
通过闭合第一采样开关和第二采样开关，接收模拟输入信号；
通过调节第一转换开关，确定将高阵列中电容的底板与参考电压相连，确定将低阵列中电容的底板与参考地相连；通过调节第二转换开关，确定将单位阵列中单位电容的底板与共模电压相连；
根据所述比较器的输出结果，输出数字信号；
根据比较器的输出结果，确定所述第一转换开关或所述第二转换开关的状态；并返回至所述根据所述比较器的输出结果，输出数字信号这一步骤。
进一步地，在本发明的一个实施例中，所述根据比较器的输出结果，确定所述第一转换开关或所述第二转换开关的状态，包括：
在所述模数转换器工作的第二阶段，根据比较器上一次的输出结果，确定所述第一转换开关的状态，以使所述比较器中高电压输入端对应的高阵列中电容的底板与所述参考地相连，所述比较器中低电压输入端对应的低阵列中电容的底板与所述参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势；
或者，
在所述模数转换器工作的第三阶段，根据比较器上一次的输出结果，确定所述第二转换开关的状态，以使所述比较器中高电压输入端对应的单位阵列中第一单位电容的底板与参考地相连，所述比较器中低电压输入端对应的单位阵列中第一单位电容的底板与参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势，所述第一单位电容用于表征所述单位阵列中远离所述比较器位置的第一位电容；
或者，
在所述模数转换器工作的第四阶段，根据比较器上一次的输出结果，确定所述第一转换开关的状态，以使所述比较器中高电压输入端对应的单位阵列中第二单位电容的底板与参考地相连；其中，所述比较器包括高电压输入端和低电压输入端，所述高电压输入端的电势大于所述低电压输入端的电势，所述第二单位电容用于表征所述单位阵列中远离所述比较器位置的第二位电容。
进一步地，在本发明的一个实施例中，该方法还包括：
在所述模数转换器工作的第二阶段，依次根据比较器上一次的输出结果，按第一顺序调节高阵列中每个第一转换开关的状态，并根据当前比较器的输出结果，按第二顺序输出数字信号；所述第一顺序用于表征对所述电容按照电容量从大到小或从小到大的顺序排列，所述第二顺序用于表征从左到右或从右到左的顺序。
另一方面，本发明实施例提供了一种逐次逼近型模数转换器的转换装置，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行时，使得所述至少一个处理器实现上述的逐次逼近型模数转换器的转换方法。
另一方面，本发明实施例提供了一种存储介质，其中存储有处理器可执行的程序，所述处理器可执行的程序在由处理器执行时用于实现上述的逐次逼近型模数转换器的转换方法。
本申请实施例提供了一种逐次逼近型模数转换器，包括移位寄存器、比较器、电容阵列和控制模块：其中，输入电压通过所述电容阵列与所述比较器相连，所述比较器与所述移位寄存器相连；所述电容阵列包括高阵列、低阵列和单位阵列，所述高阵列包括第一高阵列和第二高阵列，所述低阵列包括第一低阵列和第二低阵列，所述单位阵列包括第一单位阵列和第二单位阵列；所述第一低阵列、所述第一高阵列、所述第一单位阵列依次相连后与所述比较器的正相输入端相连；所述第二高阵列、所述第二低阵列、所述第二单位阵列依次相连后与所述比较器的反相输入端相连；所述第一低阵列、所述第一高阵列、所述第二低阵列和所述第二高阵列的结构相同，所述第一高阵列包括若干电容，所述若干电容的电容量按照排列位置呈指数变化；所述若干电容的每个电容的顶板与所述比较器相连，所述每个电容的底板通过第一转换开关连接参考电压或参考地，所述第一转换开关与所述控制模块相连；所述第一单位阵列和所述第二单位阵列的结构相同，所述第一单位阵列包括若干单位电容；所述若干单位电容的每个单位电容的顶板与所述比较器相连，所述每个单位电容的底板通过第二转换开关连接参考电压、共模电压或参考地中的一种，所述第二转换开关与所述控制模块相连；所述移位寄存器用于根据所述比较器的输出结果确定数字信号，所述控制模块用于根据所述比较器的输出结果确定第一转换开关或第二转换开关的状态。本申请实施例通过高阵列、低阵列和单位阵列排序的电容阵列构建模数转换器的电容阵列，能够以较少的电容数量，实现较多位数的输出；提升分辨率的同时，降低模数转换器的功耗。
附图说明
为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员来说，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
图1为本发明提供的模数转换器的一种实施例的结构示意图；
图2为本发明提供的模数转换器的另一种实施例的结构示意图；
图3为本发明提供的模数转换器的转换方法的一种实施例的流程示意图；
图4为本发明提供的模数转换器的转换方法的另一种实施例的流程示意图；
图5为本发明提供的4位模数转换器的一种实施例的转换过程示意图；
图6为本发明提供的模数转换器的转换装置的一种实施例的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
近年来，逐次逼近型模数转换器以中等转换精度、中等转换速度、低功耗、低成本和易于按比例缩小的优势，被广泛采用，研究方向也开始向着更高速、更高精度、更低功耗发展。相关技术中的模数转换器，电容个数随位数的增加呈指数增加，同时带来面积及功耗增大的问题。即当模数转换器的分辨率提高时，电容阵列所占面积和功耗也会大幅度扩大。
具体地，近几年来，逐次逼近型模数转换器以中等转换精度、中等转换速度、低功耗、低成本和易于按比例缩小的综合优势，被广泛采用，研究方向也开始向着更高速度和精度以及更低功耗的方向来发展。逐次逼近型模数转换器包括：采样保持电路，数模转换器(DAC)，比较器，逐次逼近控制逻辑电路。通常，采用电容阵列同时实现采样保持电路和数模转换器(DAC)。其中作为与精度和速度相关的重要组成部分，数模转换器(DAC)起着将参考电压进行二分的关键性作用。传统逐次逼近型模数转换器结构中的电容阵列采用二进制权重电容，因其电容个数随位数的增加呈指数增加，面积及功耗较大。
随着先进工艺的不断诞生，以及诸多要求低功耗的应用场景的提出，通过结构优化来降低功耗，并兼顾高性能的设计变得愈发困难，对于传感器、便携式设备及生物应用来说，要求模数转换器能够工作在低电源电压下，然而随着电源电压的降低，电路的增益受到了限制。当模数转换器的分辨率提高时，电容阵列所占面积也会大幅度扩大。数字电路的功耗会随着工艺尺寸缩减比例不断减小，而模拟电路的功耗却很难随着工艺的进步而减小。
为了解决上述技术问题，本发明的目的是提供一种低功耗高精度小面积低复杂度的逐次逼近型模数转换器，其通过优化数模转换器（DAC）结构减小单位电容数量，减小面积以及优化开关切换策略来降低电容阵列的功耗。
本申请实施例以阵列和反相电容阵列分别由含三个子阵列（高阵列，低阵列和单位阵列）构成。高阵列和低阵列分别由权电容阵列组成，分别为C，2C…2N-4C，单位阵列由两个单位电容阵列组成，分别为C，C（通过两个单位电容阵列分别与高阵列，低阵列满足二进制比例关系）。相较于传统逐次逼近型模数转换器结构中的电容阵列采用二进制权重电容结构约降低93.76%的功耗，节省75%的面积，对共模电平Vcm精度要求极低，降低了电容驱动电路的复杂度。
下面参照附图详细描述根据本发明实施例提出的逐次逼近型模数转换器、转换方法，首先将参照附图描述根据本发明实施例提出的逐次逼近型模数转换器。
参照图1，本发明实施例中提供一种逐次逼近型模数转换器，包括移位寄存器110、比较器120、电容阵列130和控制模块140：
其中，输入电压通过电容阵列与比较器相连，比较器与移位寄存器相连；
电容阵列包括高阵列、低阵列和单位阵列，高阵列包括第一高阵列和第二高阵列，低阵列包括第一低阵列和第二低阵列，单位阵列包括第一单位阵列和第二单位阵列；
所述第一低阵列、所述第一高阵列、所述第一单位阵列依次相连后与所述比较器的正相输入端相连；所述第二高阵列、所述第二低阵列、所述第二单位阵列依次相连后与所述比较器的反相输入端相连；
第一低阵列、第一高阵列、第二低阵列和第二高阵列的结构相同，第一高阵列包括若干电容，若干电容的电容量按照排列位置呈指数变化；若干电容的每个电容的顶板与比较器相连，每个电容的底板通过第一转换开关连接参考电压或参考地，第一转换开关与控制模块相连；第一单位阵列和第二单位阵列的结构相同，第一单位阵列包括若干单位电容；若干单位电容的每个单位电容的顶板与比较器相连，每个单位电容的底板通过第二转换开关连接参考电压、共模电压或参考地中的一种，第二转换开关与控制模块相连；
移位寄存器用于根据比较器的输出结果确定数字信号，控制模块用于根据比较器的输出结果确定第一转换开关或第二转换开关的状态。
本申请实施例中，参照图2所示的一种实施例，该逐次逼近型模数转换器可以由移位寄存器、比较器、电容阵列三部分组成，其中电容阵列包含由正相和反相两个电容阵列构成。正相电容阵列和反相电容阵列分别由含三个子阵列（高阵列，低阵列和单位阵列）构成。高阵列和低阵列分别由权电容阵列组成，分别为C，2C…2N-4C，单位阵列由两个单位电容阵列组成，分别为C，C。N用于表征逐次逼近型模数转换器的位数。需要说明的是，本申请实施例中的高阵列和低阵列的结构相同。本申请实施例中的第一高阵列、第一低阵列、第一单位阵列的连接顺序并不局限于图2所示的实施例，即本申请并不限制第一高阵列、第一低阵列、第一单位阵列在连接时的排列顺序。同样地，本申请也不限制第二高阵列、第二低阵列、第二单位阵列在连接时的排列顺序。
可选地，在本发明提供的逐次逼近型模数转换器的一个实施例中，模数转换器还包括第一采样开关和第二采样开关，正相输入信号通过第一采样开关与比较器的正相输入端相连，反相输入信号通过第二采样开关与比较器的反相输入端相连；
在模数转换器工作的第一阶段，控制模块用于将高阵列中电容的底板与参考电压相连；控制模块用于将低阵列中电容的底板与参考地相连；控制模块用于将单位阵列中单位电容的底板与共模电压相连。
可选地，在本发明提供的逐次逼近型模数转换器的一个实施例中，控制模块用于根据比较器的输出结果确定第一转换开关或第二转换开关的状态，包括：
在模数转换器工作的第二阶段，控制模块用于根据比较器上一次的输出结果，确定比较器中高电压输入端对应的高阵列中电容的底板与参考地相连，并确定比较器中低电压输入端对应的低阵列中电容的底板与参考电压相连；其中，高电压输入端的电势大于低电压输入端的电势。
可选地，在本发明提供的逐次逼近型模数转换器的一个实施例中，控制模块用于根据比较器的输出结果确定第一转换开关或第二转换开关的状态，包括：
在模数转换器工作的第三阶段，控制模块用于根据比较器上一次的输出结果，确定比较器中高电压输入端对应的单位阵列中第一单位电容的底板与参考地相连，并确定比较器中低电压输入端对应的单位阵列中第一单位电容的底板与参考电压相连；其中，高电压输入端的电势大于低电压输入端的电势，第一单位电容用于表征单位阵列中远离比较器位置的第一位电容。
可选地，在本发明提供的逐次逼近型模数转换器的一个实施例中，控制模块用于根据比较器的输出结果确定第一转换开关或第二转换开关的状态，包括：
在模数转换器工作的第四阶段，控制模块用于根据比较器上一次的输出结果，确定比较器中高电压输入端对应的单位阵列中第二单位电容的底板与参考地相连；其中，比较器包括高电压输入端和低电压输入端，高电压输入端的电势大于低电压输入端的电势，第二单位电容用于表征单位阵列中远离比较器位置的第二位电容。
本申请实施例中，该模数转换器工作原理分为4个阶段，比较流程示意图如图3和图4所示，具体地：
第一阶段：通过采样开关在所有电容器的顶板上对输入信号进行采样，高阵列的底板连参考电压Vref，低阵列的底板连接至参考地gnd，单位阵列的底板连共模电压Vcm（Vref/2）。采样后，采样开关关闭。然后，在不消耗任何开关能量的情况下比较器执行第一次比较，并输出最高位数据D1。
第二阶段：根据前一次比较器的输出，高电压电势侧的高阵列中相应电容器从Vref切换到gnd，低电压电势侧的低阵列中相应电容器将从gnd切换到Vref，其他电容保持不变，然后比较器执行比较，输出比较结果。例如，在第二次比较中，将连接到电压较高侧上的高阵列中最大的电容器从Vref切换到gnd，而将另一侧（电压较低侧）的最大电容器gnd切换到Vref，其他电容保持不变。结果，高电压侧的电压降低了Vref/ 4，而低电压侧的电压提高了Vref/ 4。然后，比较器执行第二次比较，并输出次高位数据D2。根据次高位数据，第三次比较则切换电压较高侧的高阵列和电压较低侧的低阵列中的次大值电容器，以此类推。
ADC重复该过程，直到第（N-2）次比较完成为止。在切换过程中，共模电压不变。第2次比较到第（N-2）次比较各次的电容阵列开关能量为公式（1）所示：
(1)
第三阶段：根据前一次比较器的输出，电压较高侧的单位阵列第一位电容器从Vcm切换到gnd，而另一侧（电压较低侧）的第一位电容器从Vcm切换到Vref，其他电容保持不变，然后比较器执行比较，并输出次低位数据D（N-1）。第（N-1）次比较中电容阵列开关能量如公式（2）所示：
(2)
第四阶段：在第N次比较中，连接到电压较高侧的单位阵列的最后一个电容器从Vcm切换到gnd，而另一个电容器（电压较低侧）保持不变。在第N次比较中电容阵列开关能量如公式（3）所示：
(3)
对于N位分辨率，电容阵列开关能量的平均开关能量如公式（4）所示：
(4)
通过上面的公式，可知，本申请实施例通过高阵列、低阵列和单位阵列排序的电容阵列构建模数转换器的电容阵列，能够以较少的电容数量，实现较多位数的输出；提升分辨率的同时，降低模数转换器的面积和功耗。
另一方面，本申请实施例提供了一种逐次逼近型模数转换器的转换方法，用于前面的逐次逼近型模数转换器。可以理解的是，本发明实施例中的逐次逼近型模数转换器的转换方法，可应用于终端中，也可应用于服务器中，还可以是运行于终端或服务器中的软件等。终端可以是平板电脑、笔记本电脑、台式计算机等，但并不局限于此。服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。参照图3，本发明实施例中的逐次逼近型模数转换器的转换方法主要包括以下步骤：
S100：通过闭合第一采样开关和第二采样开关，接收模拟输入信号；
S200：通过调节第一转换开关，确定将高阵列中电容的底板与参考电压相连，确定将低阵列中电容的底板与参考地相连；通过调节第二转换开关，确定将单位阵列中单位电容的底板与共模电压相连；
S300：根据比较器的输出结果，输出数字信号；
S400：根据比较器的输出结果，确定第一转换开关或第二转换开关的状态；并返回至根据比较器的输出结果，输出数字信号这一步骤。
本发明实施例通过正相电容阵列和反相电容阵列，可以在比较时切换电压，从而在不消耗任何开关能量的情况下，执行第一次比较，而且每次开关电容阵列消耗的能量均比传统结构（传统逐次逼近型模数转换器结构中的电容阵列采用二进制权重电容结构）消耗的能量小，能够有效减小电容阵列的平均开关功耗，而且本发明提出的电容阵列数模转换器（DAC）使用电容总个数为2N-1，相较于传统结构，能有效节省面积。除次低位电容具有三个参考电压情形外，防止单个电容呈现三个及以上参考电压情形，实现低复杂度数模转换器（DAC）方案，进而有效降低功耗。对共模电平Vcm精度要求极低，降低了电容驱动电路复杂度。
可选地，在本发明提供的逐次逼近型模数转换器的转换方法的一个实施例中，根据比较器的输出结果，确定第一转换开关或第二转换开关的状态，包括：
在模数转换器工作的第二阶段，根据比较器上一次的输出结果，确定第一转换开关的状态，以使比较器中高电压输入端对应的高阵列中电容的底板与参考地相连，比较器中低电压输入端对应的低阵列中电容的底板与参考电压相连；其中，高电压输入端的电势大于低电压输入端的电势；
或者，
在模数转换器工作的第三阶段，根据比较器上一次的输出结果，确定第二转换开关的状态，以使比较器中高电压输入端对应的单位阵列中第一单位电容的底板与参考地相连，比较器中低电压输入端对应的单位阵列中第一单位电容的底板与参考电压相连；其中，高电压输入端的电势大于低电压输入端的电势，第一单位电容用于表征单位阵列中远离比较器位置的第一位电容；
或者，
在模数转换器工作的第四阶段，根据比较器上一次的输出结果，确定第一转换开关的状态，以使比较器中高电压输入端对应的单位阵列中第二单位电容的底板与参考地相连；其中，比较器包括高电压输入端和低电压输入端，高电压输入端的电势大于低电压输入端的电势，第二单位电容用于表征单位阵列中远离比较器位置的第二位电容。
可选地，在本发明提供的逐次逼近型模数转换器的转换方法的一个实施例中，该方法还包括：
在模数转换器工作的第二阶段，依次根据比较器上一次的输出结果，按第一顺序调节高阵列中每个第一转换开关的状态，并根据当前比较器的输出结果，按第二顺序输出数字信号；第一顺序用于表征对电容按照电容量从大到小或从小到大的顺序排列，第二顺序用于表征从左到右或从右到左的顺序。
下面参照图5，以4位模数转换器为例，对本申请实施例提供的模数转换器及其转化方法进行介绍：
第一阶段：通过采样开关在所有电容器的顶板上对输入信号进行采样，高阵列的底板连Vref，低阵列的底板连接至gnd，单位阵列的底板连Vcm（Vref/ 2）。采样后，采样开关关闭。然后，在不消耗任何开关能量的情况下比较器执行第一次比较，并输出最高位数据D1。
第二阶段：第一阶段的高电压电势侧的高阵列中最大的电容器从Vref切换到gnd，低电压电势侧的低阵列中最大的电容器将从gnd切换到Vref，其他电容保持不变，结果，高电压侧的电压降低了Vref/ 4，而低电压侧的电压提高了Vref/ 4。然后，比较器执行第二次比较，并输出次高位数据D2。第2次比较的电容阵列开关能量如公式（5）所示：
(5)
第三阶段：根据第二次比较的输出结果，将电压较高侧的单位阵列第一位电容器从Vcm切换到gnd，而另一侧（电压较低侧）的单位阵列第一位电容器从Vcm切换到Vref，其他电容保持不变，然后比较器执行比较，并输出次低位数据D3。第3次比较的电容阵列开关能量如公式（6）所示：
(6)
第四阶段：在第4次比较中，连接到电压较高侧的单位阵列的最后一个电容器从Vcm切换到gnd，而另一个电容器（电压较低侧）保持不变。在第4次比较中电容阵列开关能量如公式（7）所示：
(7)
对于4位分辨率，电容阵列开关能量的平均开关能量如公式（8）所示：
(8)
综上可知，本申请实施例提出了一种电容阵列结构，正相电容阵列和反相电容阵列分别由三个子阵列（高阵列，低阵列和单位阵列）构成，高阵列和低阵列分别由相同的权电容阵列组成，单位阵列由两个单位电容阵列组成。本申请实施例提出的转换方法在第1次比较时电容阵列不消耗能量，在第2次至第N-2次比较时，参与转换的电容的总电容值为（2N -3）C。进行转换过程中，除次低位电容具有三个参考电压情形外，单个电容仅有两种参考电压情形，对共模电平Vcm精度要求极低，电容驱动电路复杂度低。
本发明实施例提供了一种应用于低功耗高精度小面积低复杂度模数转换器的转换方法，通过正相电容阵列和反相电容阵列，可以在比较时切换电压，从而在不消耗任何开关能量的情况下，执行第一次比较，而且每次开关电容阵列消耗的能量均比传统结构（传统逐次逼近型模数转换器结构中的电容阵列采用二进制权重电容结构）消耗的能量小，能够有效降低电容阵列的平均开关功耗，减少了电容个数，总面积随之减小。在第1次比较到第N-1次比较中，比较器的同相输入信号和反向输入信号保持共模；第N次比较中，同相输入信号和反向输入信号不共模。
参照图6，本发明实施例提供了一种逐次逼近型模数转换器的转换装置，包括：
至少一个处理器610；
至少一个存储器620，用于存储至少一个程序；
当至少一个程序被至少一个处理器610执行时，使得至少一个处理器610实现的逐次逼近型模数转换器的转换方法。
同理，上述方法实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
本发明实施例还提供了一种计算机可读存储介质，其中存储有处理器可执行的程序，处理器可执行的程序在由处理器执行时用于执行上述的逐次逼近型模数转换器的转换方法。
同理，上述方法实施例中的内容均适用于本存储介质实施例中，本存储介质实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干程序用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行程序的定序列表，可以具体实现在任何计算机可读介质中，以供程序执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从程序执行系统、装置或设备取程序并执行程序的系统）使用，或结合这些程序执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行系统、装置或设备或结合这些程序执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的程序执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明权利要求所限定的范围内。

Claims (10)

1.一种逐次逼近型模数转换器，其特征在于，包括移位寄存器、比较器、电容阵列和控制模块：
其中，输入电压通过所述电容阵列与所述比较器相连，所述比较器与所述移位寄存器相连；
所述电容阵列包括高阵列、低阵列和单位阵列，所述高阵列包括第一高阵列和第二高阵列，所述低阵列包括第一低阵列和第二低阵列，所述单位阵列包括第一单位阵列和第二单位阵列；
所述第一低阵列、所述第一高阵列、所述第一单位阵列依次相连后与所述比较器的正相输入端相连；所述第二高阵列、所述第二低阵列、所述第二单位阵列依次相连后与所述比较器的反相输入端相连；
所述第一低阵列、所述第一高阵列、所述第二低阵列和所述第二高阵列的结构相同，所述第一高阵列包括若干电容，所述若干电容的电容量按照排列位置呈指数变化；所述若干电容的每个电容的顶板与所述比较器相连，所述每个电容的底板通过第一转换开关连接参考电压或参考地，所述第一转换开关与所述控制模块相连；所述第一单位阵列和所述第二单位阵列的结构相同，所述第一单位阵列包括若干单位电容；所述若干单位电容的每个单位电容的顶板与所述比较器相连，所述每个单位电容的底板通过第二转换开关连接参考电压、共模电压或参考地中的一种，所述第二转换开关与所述控制模块相连；
所述移位寄存器用于根据所述比较器的输出结果确定数字信号，所述控制模块用于根据所述比较器的输出结果确定所述第一转换开关或所述第二转换开关的状态。
2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述模数转换器还包括第一采样开关和第二采样开关，正相输入信号通过所述第一采样开关与所述比较器的正相输入端相连，反相输入信号通过所述第二采样开关与所述比较器的反相输入端相连；
在所述模数转换器工作的第一阶段，所述控制模块用于将所述高阵列中电容的底板与所述参考电压相连；所述控制模块用于将所述低阵列中电容的底板与所述参考地相连；所述控制模块用于将所述单位阵列中单位电容的底板与所述共模电压相连。
3.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述控制模块用于根据所述比较器的输出结果确定所述第一转换开关或所述第二转换开关的状态，包括：
在所述模数转换器工作的第二阶段，所述控制模块用于根据比较器上一次的输出结果，确定所述比较器中高电压输入端对应的高阵列中电容的底板与所述参考地相连，并确定所述比较器中低电压输入端对应的低阵列中电容的底板与所述参考电压相连；其中，高电压输入端的电势大于低电压输入端的电势。
4.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述控制模块用于根据所述比较器的输出结果确定所述第一转换开关或所述第二转换开关的状态，包括：
在所述模数转换器工作的第三阶段，所述控制模块用于根据比较器上一次的输出结果，确定所述比较器中高电压输入端对应的单位阵列中第一单位电容的底板与所述参考地相连，并确定所述比较器中低电压输入端对应的单位阵列中第一单位电容的底板与所述参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势，所述第一单位电容用于表征所述单位阵列中远离所述比较器位置的第一位电容。
5.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述控制模块用于根据所述比较器的输出结果确定所述第一转换开关或所述第二转换开关的状态，包括：
在所述模数转换器工作的第四阶段，所述控制模块用于根据比较器上一次的输出结果，确定所述比较器中高电压输入端对应的单位阵列中第二单位电容的底板与参考地相连；其中，所述比较器包括高电压输入端和低电压输入端，所述高电压输入端的电势大于所述低电压输入端的电势，所述第二单位电容用于表征所述单位阵列中远离所述比较器位置的第二位电容。
6.一种逐次逼近型模数转换器的转换方法，其特征在于，应用于如权利要求2所述的逐次逼近型模数转换器，所述转换方法包括：
通过闭合第一采样开关和第二采样开关，接收模拟输入信号；
通过调节第一转换开关，确定将高阵列中电容的底板与参考电压相连，确定将低阵列中电容的底板与参考地相连；通过调节第二转换开关，确定将单位阵列中单位电容的底板与共模电压相连；
根据所述比较器的输出结果，输出数字信号；
根据比较器的输出结果，确定所述第一转换开关或所述第二转换开关的状态；并返回至所述根据所述比较器的输出结果，输出数字信号这一步骤。
7.根据权利要求6所述的逐次逼近型模数转换器的转换方法，其特征在于，所述根据比较器的输出结果，确定所述第一转换开关或所述第二转换开关的状态，包括：
在所述模数转换器工作的第二阶段，根据比较器上一次的输出结果，确定所述第一转换开关的状态，以使所述比较器中高电压输入端对应的高阵列中电容的底板与所述参考地相连，所述比较器中低电压输入端对应的低阵列中电容的底板与所述参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势；
或者，
在所述模数转换器工作的第三阶段，根据比较器上一次的输出结果，确定所述第二转换开关的状态，以使所述比较器中高电压输入端对应的单位阵列中第一单位电容的底板与参考地相连，所述比较器中低电压输入端对应的单位阵列中第一单位电容的底板与参考电压相连；其中，所述高电压输入端的电势大于所述低电压输入端的电势，所述第一单位电容用于表征所述单位阵列中远离所述比较器位置的第一位电容；
或者，
在所述模数转换器工作的第四阶段，根据比较器上一次的输出结果，确定所述第一转换开关的状态，以使所述比较器中高电压输入端对应的单位阵列中第二单位电容的底板与参考地相连；其中，所述比较器包括高电压输入端和低电压输入端，所述高电压输入端的电势大于所述低电压输入端的电势，所述第二单位电容用于表征所述单位阵列中远离所述比较器位置的第二位电容。
8.根据权利要求6所述的逐次逼近型模数转换器的转换方法，其特征在于，所述方法还包括：
在所述模数转换器工作的第二阶段，依次根据比较器上一次的输出结果，按第一顺序调节高阵列中每个第一转换开关的状态，并根据当前比较器的输出结果，按第二顺序输出数字信号；所述第一顺序用于表征对所述电容按照电容量从大到小或从小到大的顺序排列，所述第二顺序用于表征从左到右或从右到左的顺序。
9.一种逐次逼近型模数转换器的转换装置，其特征在于，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如权利要求6至8中任一项所述的逐次逼近型模数转换器的转换方法。
10.一种计算机可读存储介质，其中存储有处理器可执行的程序，其特征在于，所述处理器可执行的程序在由处理器执行时用于实现如权利要求6至8中任一项所述的逐次逼近型模数转换器的转换方法。
CN202311380948.XA 2023-10-24 2023-10-24 逐次逼近型模数转换器、转换方法、装置及存储介质 Active CN117118447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311380948.XA CN117118447B (zh) 2023-10-24 2023-10-24 逐次逼近型模数转换器、转换方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311380948.XA CN117118447B (zh) 2023-10-24 2023-10-24 逐次逼近型模数转换器、转换方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN117118447A CN117118447A (zh) 2023-11-24
CN117118447B true CN117118447B (zh) 2023-12-22

Family

ID=88798769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311380948.XA Active CN117118447B (zh) 2023-10-24 2023-10-24 逐次逼近型模数转换器、转换方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN117118447B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117749186B (zh) * 2024-02-01 2024-08-13 电子科技大学中山学院 逐次逼近型模数转换器及其实现方法、系统、装置与介质
CN117767950A (zh) * 2024-02-01 2024-03-26 电子科技大学中山学院 半休眠式模数转换器及其实现方法、电路、装置及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN111181563A (zh) * 2019-12-24 2020-05-19 楚天龙股份有限公司 一种低功耗逐次逼近型模数转换器和模数转换方法
KR102139939B1 (ko) * 2019-07-26 2020-07-31 충북대학교 산학협력단 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
CN111934689A (zh) * 2020-09-23 2020-11-13 电子科技大学中山学院 一种高精度模数转换器及转换方法
CN112272027A (zh) * 2020-11-04 2021-01-26 湖南德雅华兴科技研究中心有限公司 一种逐次逼近模数转换器及电容开关切换方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501881B1 (ko) * 2014-07-31 2015-03-19 중앙대학교 산학협력단 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391451A (zh) * 2015-11-30 2016-03-09 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
KR102139939B1 (ko) * 2019-07-26 2020-07-31 충북대학교 산학협력단 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
CN111181563A (zh) * 2019-12-24 2020-05-19 楚天龙股份有限公司 一种低功耗逐次逼近型模数转换器和模数转换方法
CN111934689A (zh) * 2020-09-23 2020-11-13 电子科技大学中山学院 一种高精度模数转换器及转换方法
CN112272027A (zh) * 2020-11-04 2021-01-26 湖南德雅华兴科技研究中心有限公司 一种逐次逼近模数转换器及电容开关切换方法

Also Published As

Publication number Publication date
CN117118447A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
CN117118447B (zh) 逐次逼近型模数转换器、转换方法、装置及存储介质
US11640196B2 (en) Unit element for performing multiply-accumulate operations
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN111934689B (zh) 一种高精度模数转换器及转换方法
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
US20120112948A1 (en) Compact sar adc
US8493260B2 (en) Successive approximation analog to digital converter
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
CN117424597B (zh) 逐次逼近型模数转换器及其实现方法、系统、装置与介质
Ding et al. Trade-off between energy and linearity switching scheme for SAR ADC
CN110971236B (zh) 一种逐次逼近型模数转换器及模数转换方法
Huang et al. A low-energy and area-efficient V aq-based switching scheme with capacitor-splitting structure for SAR ADCs
CN113904686A (zh) 一种用于低功耗sar adc中的控制电路
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
Xin et al. 99.83% Switching energy reduction over conventional scheme for SAR ADC without reset energy
CN117749186B (zh) 逐次逼近型模数转换器及其实现方法、系统、装置与介质
CN108649956A (zh) 一种基于非对称型差分电容阵列的逐次逼近型模数转换器
CN109245771B (zh) 一种逐次逼近型数模转换器
CN117526948B (zh) 一种电容分段高能效逐次逼近型模数转换器及其控制方法
KR101823435B1 (ko) 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant