CN111342843B

CN111342843B - 电压信号生成

Info

Publication number: CN111342843B
Application number: CN201911319260.4A
Authority: CN
Inventors: 苏哈斯·拉坦
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2018-12-19
Filing date: 2019-12-19
Publication date: 2023-06-27
Anticipated expiration: 2039-12-19
Also published as: EP3672080B1; US20200204190A1; CN111342843A; EP3672080A1; US10784887B2

Abstract

本发明涉及电压信号生成。一种可控电压信号生成电路包括：串联连接在一起的多个分段节点，分段节点的每个相邻对经由对应的耦合电容器连接在一起，端部分段节点用作输出节点；对于每个分段节点，至少一个分段电容器，分段电容器的第一端子连接至该分段节点且第二端子连接至对应的开关；开关控制电路。每个开关将第二端子连接至一个参考电压源，然后代之以连接至另一参考电压源，这些参考电压源具有不同的电压电平，以在第二端子处施加电压改变；参考电压源和开关被配置成使得由同一分段节点的每个开关施加的电压改变在幅度上相同、而由不同分段节点的每个开关施加的电压改变在幅度上不同；开关控制电路控制开关以便控制输出节点处的电压信号。

Description

电压信号生成

技术领域

本发明涉及电压信号生成电路，具体地涉及可控电压信号生成电路。这样的电路可以用作数字至模拟转换器(DAC)电路(其输出电压信号可以基于输入数字信号来控制)或者形成DAC电路的一部分。DAC电路可以例如实现在逐次逼近寄存器模拟至数字转换器(SARADC)中。

背景技术

SAR ADC是被配置成使用逐次逼近来得到表示模拟输入值的多位数字值的电路。SAR ADC通常在其逐次逼近(子转换)操作中的每一个操作中都使用比较器。逐次逼近转换可以被认为是由一系列这样的子转换操作组成的转换处理的一个示例。这样的ADC电路(混合信号电路)可以具有特定用途，例如，作为在EP-A1-2211468中公开的采样电路中的路径的末端处所使用的ADC电路(子ADC单元)。

因此，作为背景，为了仅探索本发明的电路的一个潜在应用，现在将考虑在EP-A1-2211468中所公开的采样电路的各方面。

图1是可以应用本发明的整个模拟至数字电路40的示意图。电路40包括采样器42、作为示例时钟信号生成器的压控振荡器(VCO)44、解复用器46、ADC组48、数字单元50和校准单元52。很明显，实际的逐次逼近转换发生在ADC组48的子ADC单元(或ADC子单元)中，因此，本文稍后将聚焦在这些组及其配置。

采样器42被配置成执行四路或四相时间交织，以便通过电流导引将输入电流I_IN分成四个时间交织的采样流A至D。为此，VCO 44是正交VCO，其可操作以输出四个相位彼此相差90°的时钟信号，例如作为四个升余弦信号。VCO 44例如可以是共享的16GHz正交VCO，以使电路40能够具有64GS/s的总采样率。

流A至D中的每一个包括如图1所示串联连接在一起的解复用器46和ADC组48。采样器42在电流模式下操作，并且因此，流A到D实际上是源自于(并且一起构成)输入电流I_IN的四个时间交织的电流脉冲流，每个流的采样率为总采样率的四分之一。继续64GS/s的示例性总采样率，流A至D中的每一个可具有16GS/s的采样率。

作为示例集中于流A，电流脉冲流首先通过n路解复用器46解复用，解复用器46是电流导引解复用器，并且其执行与采样器42类似的功能，将流A分成n个时间交织的流。

从解复用器46输出的n个流进入ADC组48，该ADC组48包含n个ADC子单元，每个ADC子单元可操作以将其输入脉冲流转换为数字信号，例如转换为8位数字值。因此，n个数字流从ADC组48传递到数字单元50。

流B、C和D类似于流A操作，因此省略重复的描述。如果n＝80，则电路40可以被认为包括分布在四个ADC组48之间的320个ADC子单元。

校准单元52被连接以接收来自数字单元50的一个或多个信号，并且基于该信号来确定要应用至采样器42、VCO 44、解复用器46和ADC组48中的一个或更多个的控制信号。

图2是用于理解ADC组48的操作原理的示意图。为了简单起见，仅示出了解复用器46的一个输出60，并且因此，所示的ADC电路48仅表示该特定输出所需的ADC电路(子ADC单元)。可以为解复用器46的所有输出提供类似的ADC电路48(子ADC单元)。

ADC电路48通常采用电容150的形式。如图2所示，电容150的值可以是可变的，使得其值可以在校准期间或在初始设置阶段期间被修整。通常而言，电容150用于将来自输出60的电流脉冲转换成电压值V_OUT。也就是说，每个脉冲将电容150充电至与所涉及的脉冲的面积成比例的电压。这是因为每个电流脉冲中的电荷量由其面积限定(Q＝∫ldt)，并且因为电容150上的电压由该电荷量Q和电容值C限定(V＝Q/C)。

特定脉冲的电压V_OUT被保持在电容150上，直到电路48被复位开关152复位。当保持特定脉冲的电压V_OUT时，可以例如使用采用逐次逼近寄存器(SAR)的ADC电路，将该模拟输出值转换为数字输出值。在差分电路的情况下，可以如图1电路的情况，尽管未明确示出，每个V_OUT将具有其互补V_OUT，并且该对V_OUT可以一起应用至差分比较器，使得输出该对的单个数字输出。

这种操作模式的优点在于，即使在解复用器46内经历了延迟，每个脉冲中的电荷仍将使其达到相关输出，尽管经过了稍微较长的时段。在这种情况下，由脉冲产生的电压V_OUT保持不受影响。为了说明这一点，图2中示出了相同电流脉冲的两个示例154和156。第一脉冲154表示经历最小延迟的情况。第二脉冲156表示例如由于电路中的迹线电容而经历一些延迟/扩展的情况。因此，与脉冲154相比，脉冲156在时间上被拉伸。重要的是，两个脉冲154和156的面积基本相同，并且因此对于两者输出电压V_OUT将是相同的。

图3是用于理解图1中电路48的每个子ADC单元内的SAR-ADC(逐次逼近寄存器-模拟至数字转换)电路的可能应用的示意图。这样的电路可以具有如图3所示的以下形式的子转换操作(阶段/步骤)的循环：复位(R)、采样(S)、1、2、3、4、5、6、7和8。在每个采样子转换操作中，可以将所涉及的电流脉冲转换为输出电压V_OUT，并且随后可以通过随后的8个SAR子转换操作将该电压V_OUT转变为8位数字值。然后，下一个复位子转换操作使电路为下一个电流脉冲作准备。

图4呈现了可以与图1和图2的电路一起使用即作为ADC组48的子ADC单元的一部分的示例SAR ADC电路，仅作为对一般概念或SAR转换的方式的进一步介绍。主要元件是用于从图2获取V_OUT的S/H(采样/保持或采样器)电路170、电压比较器180、内部DAC 190和SAR200。将理解，图2中的元件的布置是简单的示例，以帮助对SAR ADC电路的功能的简要理解。然而，在其他布置中(其中，例如使用电荷重新分布技术，其中DAC 190是电容性DAC或CDAC)，元件(例如S/H 170)的一些功能可以被设置为另一元件(例如DAC 190)的功能的一部分。

继续图4，比较器180将所保持的V_OUT与内部DAC 190的输出进行比较，并将比较结果输出到SAR 200。SAR 200被设计成提供逼近内部DAC 190的数字代码。DAC 190基于从SAR200输入的数字代码向比较器提供模拟电压。

SAR 200被初始化，使得其MSB等于数字1(其他位是数字0)。然后，将该代码输入到DAC 190，DAC 190的输出模拟电压被提供给比较器180。如果该模拟电压大于V_OUT，则比较器180使SAR 200复位该位；否则，该位保持为1。然后，下一位被设置为1，并遵循相同的过程(子转换操作)，继续该二进制搜索，直到SAR 200中的每一位都已被测试(这些“测试”分别对应于图3中的子转换操作1到8)。从SAR 200输出的结果数字代码是采样电压V_OUT的数字逼近，并当转换完成时最终被输出。

显然，每个这样的“测试”都涉及由比较器执行的比较操作。通常，这样的子转换操作同步地执行，即，每个子转换操作占用与时钟信号调控的时间量相同的时间量。这可以意味着每个子转换具有“比较”时段，在该“比较”时段期间执行必要的比较，并且在该“比较”时段结束时，比较结果被传递到周围电路。然后，该“比较”时段之后可以是“复位”时段，在该“复位”时段中比较器为下一个比较即下一个子转换操作做准备。然而，也可以设想异步控制，其中通过完成在先的子转换操作(有效地，通过异步时钟信号)来触发每个相继的子转换操作。

继续结合图4讨论的一般逐次逼近技术，图5A是由本发明人考虑的示例SAR ADC电路300的示意图。

ADC电路300包括模拟输入端子310、比较器320和逐次逼近控制电路(其可以被简单地称为逐次逼近电路)330。还示出了电压参考源380，其可以被认为是逐次逼近控制电路的一部分或者通常是SAR ADC电路300的一部分。

模拟输入端子310被连接以接收模拟输入电压信号V_IN(与图1和图2一致，其可对应于从输入控制信号取得的电荷脉冲)。因此，图5A中的V_IN可以对应于图2和图4中的V_OUT。

比较器320具有第一比较器输入端子322和第二比较器输入端子324以及比较器输出端子326，并且可操作以基于施加在比较器输入端子322和324之间的电势差在其比较器输出端子326处生成比较结果(例如，逻辑1或0)。逐次逼近控制电路330被配置成在采样阶段期间基于输入电压信号V_IN在第一输入端子322和第二输入端子324之间施加电势差，并且被配置成通过电荷重新分布来控制一系列逐次逼近操作中的每一个的电势差，如将变得明显的，在每个逐次逼近操作中施加的控制依据由比较器320在先前逼近操作中生成的比较结果。

如图5A所示，逐次逼近控制电路330包括SAR控制单元340、电荷复位开关350、多个电容器开关360和对应的多个电容器370以及端部电容器371。电容器370具有第一电容器端子和第二电容器端子，它们的第一端子连接至比较器输入端子322和324之一，在这种情况下，端子324以及电容器370的第二端子经由相应的电容器开关360连接至电压参考源380。尽管为了避免过度复杂而未详细示出，但是将理解，每个电容器开关360可操作以将其电容器370的第二端子连接至V_ref电压供应、GND电压供应(即，0V)或者V_mid电压供应，该V_mid电压供应是V_ref和GND电压电平之间的电压电平的一半，使得V_mid＝V_ref/2。电荷复位开关350共同连接至电容器370的第一端子，并且可操作以将它们连接至例如GND电压供应(或者，通常，一些其他电压V₁)，以有效地将存储在电容器370上的电荷量复位至复位量或初始量。

还如图5A中所示，SAR控制单元340被连接以由从比较器输出端子326输出的比较结果控制，并且被配置成通过控制信号342控制电荷复位开关350和电容器开关360。尽管图5A中未示出，但是SAR控制单元340输出表示V_IN的最终数字输出值。图5A中的电容器370从顶部到底部可以具有例如相对电容值32C、16C、8C、4C、2C、C，使得在这样的情况下，使用二进制加权系统对它们对存储电荷的贡献(它们之间的电压差之间不存在任何差异)进行加权。端部电容器371具有连接至比较器输入端子324的第一端子和其连接至GND的第二端子。在该示例中，端部电容器具有电容值C，使得总电容值(即，电容器370和电容器371的电容之和)是64C，或者是电容器370的最大电容值32C的两倍。在其他示例中，电容器370和371可以具有其他电容值，并且逐次逼近控制电路330可以不包括端部电容器371。端部电容器371可以被认为是可选的，去除它仅仅改变阶跃界限(即，通过控制开关360引起的电压阶跃)的位置。

逐次逼近控制电路330可以代之以使用非二进制加权系统。例如，从图5A中的顶部到底部，电容器370可以被赋予示例性相对电容值29C、16C、9C、5C、3C、2C。可考虑这样的示例：其中逐次逼近控制电路330采用这些相对电容值并且不包括电容器371。在这样的示例中，将使用非二进制加权系统对电容器370对存储电荷的贡献(它们之间的电压差之间不存在任何差异)进行加权。即16C大于29C的一半，9C大于16C的一半，5C大于9C的一半，等等。使用非二进制加权系统的优点在于，可以容忍转换过程中的某些误差(例如，由于比较器没有及时正确地稳定)，并且最终对某些误差进行校正。

现在将进一步考虑图5A的二进制加权的示例。

在操作中，为了将给定的模拟输入电压信号V_IN转换为代表性的数字输出值，如图所示，将输入电压信号V_IN施加到比较器输入端子322，电容器开关360全部均被控制以将其电容器370的第二端子连接至V_mid，且如上文所提及的电荷复位开关350闭合以将存储在电容器370上的电荷量复位到初始量。在这种状态下，电容器370在它们之间都具有相同的电势差，并且因此存储在电容器370上的电荷由电容器370的相对电容值加权。然后，电荷复位开关350断开(电容器开关保持在其现有状态下)，然后电容器370上的电荷量被有效地保持，其中比较器输入端子322与324之间的电势差取决于V_IN(并且实际上等于V_IN-V₁)。这是“开始”状态。

然后逐次逼近操作逐个进行，每个操作控制图5A中从顶部(最大相对电容)到底部的电容器370中的相继电容器。为了便于说明，在图5A中将电容器370和电容器开关360从顶部到底部编号为B1到B6，实际上对应于最终(原始)数字输出值的第一位到第六位(从MSB到LSB)。出于类似的原因，连续的操作也将被编号为B1至B6。当然，从顶部到底部的排序是示意性的。

因此，首先在B1操作中，比较器320输出开始状态下的比较结果。如果结果为负(逻辑0)，则B1电容器开关360切换到GND以在B1电容器370的第二端子处引起-1/2V_ref电压改变，并且向原始数字输出值的B1位分配值0。然而，如果结果为正(逻辑1)，B1电容器开关360切换到V_ref以在B1的电容器370的第二端子处引起+1/2V_ref电压改变，并且向原始数字输出值的B1位分配值1。总之，B1电容器开关370的切换使存储在电容器370上的(固定)总电荷量被重新分布，并且使比较器输入端子324处的电压电平(并且因此，比较器输入端子322与324之间的电势差)相应地改变。为了避免疑惑，在该操作中不切换B2至B6电容器开关360，并且该一般思想加以必要的变更适用于其他操作。然后可以开始下一个操作。

在B2操作中，比较器输出现有状态下的比较结果。如果结果为负(逻辑0)，则B2电容器开关360切换到GND，以在B2电容器370的第二端子处引起-1/2V_ref电压改变，并且向原始数字输出值的B2位分配值0。然而，如果结果为正(逻辑1)，则B2电容器开关360切换到V_ref，以在B2电容器370的第二端子处引起+1/2V_ref电压改变，并且向原始数字输出值的B2位分配值1。再次，B2电容器开关370的切换使存储在电容器370上的电荷重新分布。然后可以开始下一个操作。

在B3操作中，比较器输出现有状态下的比较结果。如果结果为负(逻辑0)，则B3电容器开关360切换到GND，以在B3电容器370的第二端子处引起-1/2V_ref电压改变，并且向原始数字输出值的B3位分配值0。然而，如果结果为正(逻辑1)，则B3电容器开关360切换到V_ref，以在B3电容器370的第二端子处引起+1/2V_ref电压改变，并且向原始数字输出值的B3位分配值1。再次，B3电容器开关370的切换使存储在电容器370上的电荷重新分布。

B4至B6操作以相同的方式一个接一个地继续，并且重复的描述可以省略。在B1到B6操作结束时，可以执行最终比较，其可以给出第7位(即B7)，并且因此产生原始数字输出值，例如1011011。在逐次逼近控制电路330使用如上所述的非二进制加权系统来产生“校正后的”数字输出值的示例中，该值被称为“原始”值，因为在SAR控制单元340中(或在连接至其并且未在图5中示出的诸如处理器的其他电路中)可能存在对该结果的一些后续“校正”。

应当注意，在B1到B6操作中的每一个中，对于该操作在电容器370的第二端子处存在1/2V_ref的电压电平改变ΔV。因此，在电荷方面，可以认为在操作B1至B6之间存在相对加权，该相对加权通过对于该操作的ΔV乘以对于该操作的电容器的相对电容来设置，如图5B所示，范围从B1的16降到B6的0.5。在图5B中，操作B1已经用MSB(最高有效位)标记，并且在图5B中，操作B6已经用LSB(最低有效位)标记，以帮助理解。这些权重用于如上所述的二进制加权系统。当然，在图5A中可以应用非二进制加权系统与非二进制加权相对电容值(如上所述)，其好处在于非二进制加权系统提供了校正。在此，“非二进制”可以被认为是指从相继操作到操作，每个(或至少一个)相继值大于前一个值的一半，使得值的比率R(例如电容值为29C/16C，或更重要的是相对权重14.5/8)满足1＜R＜2(更一般地，R≠2或R＜2)。

上述逐次逼近控制电路330的电压参考源380输出V_ref、V_mid(V_ref/2)和GND(地)。然而，逐次逼近控制电路330还可以以不同的方式操作，其中开关360被配置成将电容器370的第二端子连接至GND或参考电压(例如V_ref)(并且还在初始阶段中连接至模拟输入电压信号V_IN)。亦即，通过首先在电荷复位开关350闭合的情况下将所有电容器370的第二端子连接至模拟输入电压信号V_IN，然后断开电荷复位开关350且将所有电容器370的第二端子与模拟输入电压信号V_IN断开，来操作这样的逐次逼近控制电路330，从而有效地将与输入电压成比例的电荷捕获在电容器370中。然后，所有电容器370的第二端子连接至GND，从而将比较器输入端子324处的电势驱动到-V_IN。在这种情况下，比较器输入端322连接至GND。因此，比较器输入端子322与324之间的电势差为0(理想地)。

在该实现方式中的B1操作中，B1电容器开关360被切换到V_ref。在二进制加权系统(例如上面参照图7B描述的系统)中，比较器输入端子324处的电势在正方向上偏移等于1/2V_ref的量。比较器320输出比较结果。如果结果为负(逻辑0)，则B1电容器开关360切换到GND，并且向原始数字输出值的B1位分配值0。然而，如果结果为正(逻辑1)，则B1电容器开关360不切换(即，保持连接至V_ref)，并且向原始数字输出值的B1位分配值1。

在该实现方式中的B2操作中，B2电容器开关360切换到V_ref，并且比较器输出比较结果。再次，如果结果为负(逻辑0)，则B2电容器开关360切换到GND，并且向原始数字输出值的B2位被分配值0，然而，如果结果为正(逻辑1)，则B2电容器开关360不切换(即，保持连接至V_ref)，并且向原始数字输出值的B2位分配值1。

在该实现方式中，B3至B6操作以相同的方式一个接一个地继续，并且重复的描述可被省略。在该实现方式中，在B1到B6操作结束时，可以执行最终比较，其可以给出第7位(即B7)，并且因此产生原始数字输出值，例如1011011。当然，在此实现方式中，代替连接至地GND，可使用另一参考电压。

因此，显然，取决于逐次逼近控制电路330要被如何操作，每个开关360可以被配置成在V_ref、V_mid和GND之间或在V_ref、GND和V_IN之间切换。

参看图5A，电容器370和电容器开关360的阵列可以被称为CDAC(电容性DAC)。

遗憾的是，随着CDAC的分辨率增加，现有的基于CDAC的SAR ADC电路例如图5A的电路300会面临面积损失。可以采用分段来减小面积，然而如下面说明的，CDAC的分段导致非线性问题。

发明内容

根据本发明的第一方面的实施方式，提供了一种可控电压信号生成电路，包括：串联连接在一起的多个分段节点，串联连接中的分段节点的每个相邻对经由对应的耦合电容器连接在一起，串联连接中的分段节点中的端部的一个分段节点用作(或作为)输出节点；对于每个分段节点，至少一个具有第一端子和第二端子的分段电容器，第一端子连接至该分段节点并且第二端子连接至对应的开关；以及开关控制电路，其中：每个开关可操作以将其分段电容器的第二端子连接至一个参考电压源，然后代之以连接至另一参考电压源，这些参考电压源具有不同的电压电平，以在其分段电容器的第二端子处施加电压改变；参考电压源及开关被配置成使得：对于每个分段节点，由分段节点的每个开关施加在幅度上相同的电压改变，并且使得由一个分段节点的每个开关施加的电压改变在幅度上不同于由另一分段节点的每个开关施加的电压改变；并且开关控制电路被配置成控制开关以便控制所述输出节点处的电压信号。

这样的电路使得能够基于对开关的控制生成电压信号。这样的电路使得能够通过适当地设置电压改变(即，在某些情况下不同于其他电压改变)来补偿电路中的寄生电容，从这一方面实现对输出电压信号的精确控制。

与使用一组或多组电容器来补偿电路中的寄生电容的情况相比，这样的电路还能够利用更少和/或更小的电容器实现对输出电压信号的精确控制。由于可以不需要这样的电容器组，所以可以实现电路面积的减小。如上面使用的电压改变可以容易地被调整，因此可控电压信号生成电路使得更容易通过校准(例如在初始启动阶段期间或者在操作期间执行)来补偿寄生电容，尤其是因为这样的寄生电容可能在电路设计期间被不正确地估计。

这样的电路还使得能够在对耦合电容器的实际限制较少的情况下实现对输出电压信号的精确控制，因为由一个分段节点的每个开关施加的电压改变在幅度上不同于由另一分段节点的每个开关施加的电压改变。即，可以设置电压改变，使得可以放宽对耦合电容器的值的限制。

可控电压信号生成电路可以实现在CDAC内或被认为是CDAC，如本文所公开的，CDAC还可以实现在SAR ADC内。也就是说，可以基于数字信号(输入字或代码)来控制开关。

多个分段节点可以包括至少三个分段节点。对于每个分段节点，至少两个或三个所述分段电容器可以在其第一端子处连接至该分段节点并且在其第二端子处连接至对应的所述开关，这些分段电容器的电容可选地相对于彼此被二进制加权。在电容遵循如上文参照图5A和图5B所描述的二进制加权系统的意义上，电容可相对于彼此进行二进制加权。

多个分段节点可以包括至少三个分段节点。参考电压源和开关可以被配置成使得：对于至少三个所述分段节点，由那些分段节点中的任何一个分段节点的每个开关施加的电压改变在幅度上不同于由那些分段节点中的其他分段节点的每个开关施加的电压改变。也就是说，对于至少三个分段节点，相应电压改变可以彼此不同。例如，电压改变可以被设置成补偿电路中的寄生电容并且/或者放宽对耦合电容器的要求。

所述参考电压源中的至少一个参考电压源可以是可变参考电压源，该可变参考电压源被配置成被进行调整以调整由连接至该参考电压源的每个开关施加的电压改变。由此，可以在电路的操作期间或初始启动阶段中调整所涉及的一个或多个电压改变。

连接至每个开关的至少一个所述参考电压源可以是被配置成被进行调整以调整由所涉及的每个开关施加的电压改变的可变参考电压源。

可控电压信号生成电路可以包括被配置成调整参考电压源中的至少一个参考电压源的电压电平的校准电路。

可以在可控电压信号生成电路的操作期间或初始启动阶段中执行校准。例如，可以执行这样的校准以便补偿电路中的寄生电容并且/或者放宽对耦合电容器的要求。

校准电路可以被配置成：调整连接至用作(或作为)输出节点的分段节点的每个开关的参考电压源中的至少一者的电压电平，以便调整由该分段节点的每个开关施加的电压改变。

校准电路可以被配置成：调整由用作输出节点的分段节点的每个开关施加的电压改变以校准可控电压信号生成电路的增益误差(或设置可控电压信号生成电路的正确增益或控制可控电压信号生成电路的增益)。

校准电路可以被配置成：调整连接至除了用作输出节点的分段节点以外的至少一个分段节点的每个开关的参考电压源中的至少一个参考电压源的电压电平，以便调整由该分段节点的每个开关施加的电压改变。

校准电路可以被配置成一起(即，以相同的量)调整由除了用作输出节点的分段节点以外的至少一个分段节点的每个开关施加的电压改变与由用作输出节点的分段节点的每个开关施加的电压改变，以校准可控制电压信号生成电路的增益误差(或设置可控制电压信号生成电路的正确增益或控制可控电压信号生成电路的增益)。

校准电路可以被配置成一起(即，以相同的量)调整由除了用作输出节点的分段节点以外的每个分段节点的每个开关施加的电压改变与由用作输出节点的分段节点的每个开关施加的电压改变，以校准可控制电压信号生成电路的增益误差(或设置可控制电压信号生成电路的校正增益或控制可控电压信号生成电路的增益)。

参考电压源可以连接至开关，使得调整连接至除了用作输出节点的分段节点以外的所述至少一个分段节点的每个开关的参考电压源中的所述至少一个电压源的电压电平是将由该分段节点的每个开关施加的电压改变：独立于由每个其他分段节点的每个开关施加的电压改变而进行调整；并且/或者相对于由用作输出节点的分段节点的每个开关施加的电压改变而进行调整。

校准电路可以被配置成：调整由除了用作输出节点的分段节点以外的至少一个分段节点的每个开关施加的电压改变，以校准由可控制电压信号生成电路引起的非线性误差。

校准电路可以被配置成：调整由除了用作输出节点的分段节点以外的至少一个分段节点的每个开关施加的电压改变，以相对于对另一所述分段节点的电压改变的影响的加权而调整对该分段节点的电压改变的影响的加权。

可控电压信号生成电路可以是CDAC，开关控制电路被配置成依据数字信号来控制开关；和/或对于每个分段节点，该分段节点、所连接的至少一个分段电容器和对应的开关以及用于控制那些开关中的每个开关的开关控制电路的对应部分可以构成CDAC，开关控制电路被配置成依据数字信号控制那些开关。在这种情况下，每个分段电容器可以对应于数字信号(输入字或代码)的位。

根据本发明的第二方面的实施方式，提供了包括本发明的上述第一方面的可控电压信号生成电路的数字至模拟转换器电路或模拟至数字转换器电路。

在数字至模拟转换器电路的情况下，开关控制电路可以被配置成依据数字信号来控制开关。在模拟至数字转换器电路的情况下，该电路可以包括这样的数字至模拟转换器电路。在这样的情况下，每个分段电容器可以对应于数字信号(输入字或代码)的位。

根据本发明的第三方面的实施方式，提供了一种模拟至数字转换器电路，包括：模拟输入端子，模拟输入端子可操作以接收模拟输入电压信号；比较器，比较器具有第一比较器输入端子和第二比较器输入端子，比较器可操作以基于施加在这些端子之间的电势差来生成比较结果；以及逐次逼近控制电路，逐次逼近控制电路被配置成基于输入电压信号而施加第一比较器输入端子与第二比较器输入端子之间的电势差，并且被配置成(通过电荷重新分布)控制一系列逐次逼近操作中的每一个的电势差，在每个逐次逼近操作中施加的控制依据由比较器在先前的逼近操作中生成的比较结果，其中：逐次逼近控制电路包括本发明的上述第一方面的可控电压信号生成电路；并且开关控制电路被配置成依据由比较器在先前的逼近操作中生成的比较结果来在每个逐次逼近操作中控制开关。

对于该多个分段节点中的至少两个分段节点中的每个分段节点，至少两个或三个所述分段电容器可以在其第一端子处连接至该分段节点并且在其第二端子处连接至对应的所述开关，这些分段电容器的电容相对于彼此被二进制加权。此外，参考电压源可以被配置成使得通过该一系列逐次逼近操作来使非二进制搜索被执行，该搜索是非二进制的，因为在该一系列逐次逼近操作之间，在至少一个实例中从一个逼近操作到下一个逼近操作的搜索或搜索范围在2:1与1:1之间被加权。参考电压源可以被配置成使得非二进制搜索是非二进制的，因为在该一系列逐次逼近操作之间，在至少一个实例中从一个逼近操作到下一个逼近操作的搜索或搜索范围被加权(1/√2):1。

根据本发明第四方面的实施方式，提供了一种集成电路，比如IC芯片，该集成电路包括本发明上述第一方面的可控电压信号生成电路，或者本发明上述第二方面的数字至模拟转换器电路或模拟至数字转换器电路，或者本发明上述第三方面的模拟至数字转换器电路。

本公开内容延伸到与装置(电路)方面对应的方法方面。

附图说明

作为示例，现在将参照附图，在附图中：

图1如上所述是可以应用本发明的整体模拟至数字电路的示意图；

图2如上所述是用于理解图1的ADC组的操作原理的示意图；

图3如上所述是用于理解图1电路的每个子ADC单元内的SAR-ADC电路的可能应用的示意图；

图4如上所述示出了可以与图1和图2的电路一起使用的示例SARADC电路；

图5A如上所述是本发明人先前考虑的示例SAR ADC电路的示意图；

图5B如上所述是用于理解图5A的图表；

图6是可控电压信号生成电路的示意图；

图7A和图7B是要在图6的电路中实现的参考电压源和开关的配置的示意图；

图8A是用于理解本发明的可控电压信号生成电路的示意图；

图8B是用于理解本发明的传递函数图；

图9是用于理解本发明的可控电压信号生成电路的示意图；

图10A和图10B是用于理解本发明的DNL(微分非线性)和INL(积分非线性)图表；

图11A和图11B是用于理解本发明的DNL(微分非线性)和INL(积分非线性)图表；

图12是SAR-ADC电路的示意图；以及

图13是集成电路的示意图。

具体实施方式

图6是根据本发明的可控电压信号生成电路400的示意图。图6所示的可控电压信号生成电路400可以实现在SAR ADC中(例如，它可以代替图5A中的电容器370和371以及开关360，并且节点403可以连接至比较器输入端子324)。

可控电压信号生成电路400包括多个分段节点401、402和403、多个分段电容器470、(可选的)端部电容器471、多个开关460、多个耦合电容器472以及电压源10、20和30。图6所示的可控电压信号生成电路400还包括校准电路490。然而，校准电路490不是必需的，并且在除了图6中所示的实现方式以外的实现方式中，可控电压信号生成电路400不包括校准电路490。

分段节点401、402和403串联连接在一起。分段节点401、402和403的每个相邻对经由对应的耦合电容器472连接在一起。分段节点403用作输出节点。分段电容器470被归组到分段411、412和413中，每个分段具有三个分段电容器470。分段节点401、402和403分别对应于分段411、412和413，并且电压源10、20和30分别对应于分段411、412和413。

每个分段电容器470包括第一端子和第二端子。每个分段电容器470的第一端子连接至与分段电容器所属的分段411、412和413对应的分段节点401、402和403。每个分段电容器470的第二端子连接至与分段电容器470所属的分段411、412和413对应的电压源10、20和30。每个分段电容器470的第二端子经由开关460连接至对应的电压源10、20和30。

端部电容器471包括第一端子和第二端子，第一端子连接至分段节点401，且第二端子连接至作为示例电压源的地(GND)。可控电压信号生成电路400可以不包括端部电容器471。如上所述，省略端部电容器471会调整阶跃界限(即，由切换开关460引起的电压阶跃)。

分段电容器470和开关460对被标记为从D<0>到D<8>。这样的标记可以帮助理解可控电压信号生成电路400在DAC例如CDAC中(以及进一步在SAR ADC中)使用或用作DAC例如CDAC的背景，其中开关460根据二进制字例如二进制输入字的位来控制(在图6所示的可控电压信号生成电路400的情况下，包括9位，即D<0>至D<8>；在这种情况下，分段413可以称为MSB(最高有效位)分段，并且分段411可以称为LSB(最低有效位)分段)。

在此未详细示出电压源10、20和30以及其经由开关460与分段电容器470的第二端子的连接。每个电压源10、20和30可操作以供应两个或更多个参考电压(并且因此可以被认为包括两个或更多个参考电压源)，使得每个开关460可以被切换以实现供应到其对应的分段电容器470的第二端子的电压的改变。也就是说，电压源10、20和30可与对应分段411、412和413的开关460组合操作以分别实现电压改变ΔV1、ΔV2和ΔV3。下面参照图7更详细地描述电压源10、20和30以及它们经由开关460与分段电容器470的第二端子的连接。

图6所示的可控电压信号生成电路400使用耦合电容器472进行分段，以便缩放由每个分段411、412和413提供的(对输出节点403处的电压的)相对贡献。每个分段411、412和413中的分段电容器470具有使得它们(对输出节点403处的电压)的相对贡献被缩放的值。在图6中，每个分段411、412和413包括三个分段电容器470，三个分段电容器470具有相应的电容C、2C和4C，并且耦合电容器472每个均具有8/7C的电容。选择这些示例值，使得如果所有开关460将每个分段电容器的第二端子连接至相同的电压(即，被配置成实现相同的电压改变ΔV)，则对输出节点403处的电压的贡献相当于图6中从左开始并向右移动的分段电容器470具有相应的电容256C、128C、64C、32C、16C、8C、4C、2C和C(即，二进制加权)的情况或与该情况相同，其中省略了耦合电容器472(即，将节点401、402、403一起短路)。

应当理解，取决于应用，可以为分段电容器470、耦合电容器472和端部电容器471的电容选择其他值。例如，可以使用非二进制加权系统。

校准电路490被连接以接收测量信息并输出控制信号S1、S2和S3，以便分别控制电压源10、20和30。下面更详细地说明校准电路490。

图7A和图7B是示出电压源10、20和30可以如何与图6中的开关460连接的示意图。只示出了电压源30，但是其他电压源10和20可以以相同的基本方式连接。

图7A示出了在以下实现方式中电压源30与开关460之间的连接的示例：其中图6中所示的可控电压信号生成电路400的每个开关460可操作以将其分段电容器的第二端子连接至第一参考电压源Vref3'、第二参考电压源Vref3或者提供作为这些参考电压源之间的中点的电压的另一参考电压源Vmid3(＝1/2*(Vref3–Vref3’)。使用电压源10、20和30与开关460之间的这样的连接的可控电压信号生成电路400的实现方式可以用在上文参照图5A和图5B描述的第一实现方式中(即，其中每个开关360被配置成在例如V_ref、V_mid和GND之间切换的实现方式)。

图7B示出了在以下实现方式中电压源30与开关460之间的连接的示例：其中图6所示的可控电压信号生成电路400的每个开关460可操作以将其分段电容器的第二端子连接至第一参考电压源Vref3'或第二参考电压源Vref3。使用电压源10、20和30与开关460之间的这样的连接的可控电压信号生成电路400的实现方式可以用在以上参照图5A和图5B描述的第二实现方式中(即，其中每个开关360被配置成在V_ref与GND(以及V_IN，出于对电容器充电的目的，尽管在图7B中未示出)之间切换的实现方式)。

当在图6所示的可控电压信号生成电路400中使用图7A所示的电压源10、20和30与开关460之间的连接时，由分段413的每个开关460施加的电压改变ΔV3是1/2*(Vref3-Vref3’)，因为分段413的每个开关460将其分段电容器470的第二端子的连接从Vmid3切换到Vref3或Vref3'中的任一个以实现电压改变。类似地，由分段412的每个开关460施加的电压改变ΔV2是1/2*(Vref2-Vref2’)，并且由分段411的每个开关460施加的电压改变ΔV1是1/2*(Vref1-Vref1’)。

当在图6所示的可控电压信号生成电路400中使用图7B所示的电压源10、20和30与开关460之间的连接时，电压改变ΔV3是(Vref3-Vref3')，因为分段413的每个开关将其分段电容器470的第二端子的连接从Vref3切换到Vref3'(或者反之从Vref3'切换到Vref3)，以实现电压改变。类似地，电压改变ΔV2是(Vref2-Vref2')，并且电压改变ΔV1是(Vref1-Vref1')。

在图7A和图7B所示的连接的一些实现方式中，参考电压源Vref3和Vref3'以及Vmid3之一仅是地(GND)。同样的考虑应用于其他电压源10和20。也就是说，参考电压源Vref1、Vref1'和Vmid1之一可以是地(GND)，并且/或者参考电压源Vref2、Vref2'和Vmid2之一可以是地(GND)。

返回到图6，电压源10、20和30(或它们中的至少一个)可以被配置成使得电压改变ΔV1、ΔV2和ΔV3是可变的并且不必彼此相等。例如，对于电压改变ΔV1是可变的，参考电压源Vref1或Vref1'中的至少一个(并且因此引申到Vmid1，视情况而定)是可变的。可以选择参考电压源Vref1、Vref1'、Vref2、Vref2'、Vref3和Vref3'的值，以便控制可控电压信号生成电路400的分段411、412和413之间的相对缩放。也就是说，如以下将更详细描述的，可以选择这些值以补偿寄生电容和其他误差/失配源。

根据前述描述以及图5A至图7B明显的是，参考电压源和开关460被配置成使得对于每个分段节点401、402和403，由该分段节点401、402和403的每个开关460施加在幅度上相同的电压改变ΔV1、ΔV2和ΔV3。参考电压源10、20和30以及开关460被配置成使得同样对于每个分段节点401、402和403，由一个分段节点401、402和403的每个开关460施加的电压改变ΔV1、ΔV2和ΔV3在幅度上不同于由另一个分段节点401、402和403的每个开关460施加的电压改变ΔV1、ΔV2和ΔV3。

即，电压改变ΔV1、ΔV2和ΔV3可以被选择成使得它们中的一个不同而其他全部相同，或者使得它们中的多个与其他多个不同但彼此相同(在幅度上)。电压改变ΔV1、ΔV2和ΔV3也可以被选择成使得它们每个在幅度上均不同。

可以在加载之前选择和设置电压改变ΔV1、ΔV2和ΔV3，或者可以设计电压改变ΔV1、ΔV2和ΔV3(使得电压源10、20和30不是可变的或者不必是可变的)，或者可以在可控电压信号生成电路400的操作期间选择和设置电压改变ΔV1、ΔV2和ΔV3。可以在可控电压信号生成电路400的操作期间连续地调整电压改变ΔV1、ΔV2和ΔV3。可以通过校准过程选择/设置/调整电压改变ΔV1、ΔV2和ΔV3。

电压改变ΔV1、ΔV2和ΔV3可由图6所示的校准电路490控制。如上所述，该控制可在加载之前或在操作期间执行(例如，其可在启动时执行，在操作期间连续地或以规则的间隔执行)。校准电路490可接收一个或更多个分段节点401、402和403处的电压电平形式的测量信息，和/或可控电压信号生成电路400中各个位置处的有效电容的测量值形式的测量信息，和/或可基于外部测量提供的其他信息(例如，增益/误差信息)。

如图6所示的校准电路490被配置成输出控制信号S1、S2和S3以便分别控制电压改变ΔV1、ΔV2和ΔV3。然而，校准电路490可以输出更多或更少的控制信号。例如，在其他实现方式中，校准电路490被配置成仅输出一个控制信号以控制电压改变ΔV1、ΔV2和ΔV3中的一个或更多个，或输出任何数量的控制信号以控制任何数量的电压改变ΔV1、ΔV2和ΔV3。在其他实现方式中，校准电路490被配置成输出一个控制信号以控制参考电压源(例如Vref3)并且输出另一个控制信号以控制相同电压源10、20和30的另一个参考电压源(例如Vref3')。

电压改变ΔV1、ΔV2和ΔV3的选择在下面说明。

图8A是用于理解本发明特别是电压改变ΔV1、ΔV2和ΔV3的选择的可控电压信号生成电路400的示意图。图8A中示出了可控电压信号生成电路400以及电容器Ccomp 473以帮助理解。电容器Ccomp 473表示在可控电压信号生成电路400的输出节点403处经历的寄生电容(当可控电压信号生成电路400被实现为类似于图5A的逐次逼近控制电路330的逐次逼近控制电路中的CDAC的一部分时，电容器Ccomp 473表示比较器320的输入处的寄生电容)。

由Ccomp 473表示的寄生电容引起满标度增益误差，因为可控电压信号生成电路400的输出(即，输出节点403处的输出)被由Ccomp 473表示的寄生电容衰减。也就是说，由Ccomp 473表示的寄生电容导致在可控电压信号生成电路400的有效电容与Ccomp 473之间发生分压。该满标度增益误差导致例如其中实现有可控电压信号生成电路400的CDAC的总分辨率下降，因为满标度信号电平下降(即，SNR(信噪比)总体下降)。通过调整由对应的各个开关460施加到分段403的分段电容器470的第二端子的电压改变ΔV3(即，通过调整对应于输出节点403的电压改变)，可以校正(即，至少部分地抵消或最小化)由Ccomp 473表示的寄生电容引起的满标度增益误差。

由于图8A中特别示出的电压改变ΔV3的多变性，为了简单起见，仅示出了电压改变ΔV3、电压源30，且其他电压源10和20以及其他电压改变ΔV1和ΔV2未示出。电压源30被示出为可变电压源以指示电压改变ΔV3在该运行示例中可以变化。当然，电压源10、20和30以及开关460如参照图7A和图7B描述的那样进行配置，其中参考电压源Vref3、Vref3'和Vmid3中的一个或更多个是可变的以便实现电压改变ΔV3，但是电压源30在图8A中以更简单的形式示出以帮助全面理解。

如上所述，可控制/调整电压改变ΔV3以便减轻在输出节点403处由Ccomp 473表示的寄生电容的影响。例如，如果使用图8A所示的分段电容器470、端部电容器471和耦合电容器472的值，则从输出节点403看向可控电压信号生成电路400的有效电容C_eff为8C。如果例如由C表示的单位电容取为12.5fF，则有效电容C_eff为100fF。在该示例中由Ccomp473表示的寄生电容可以被估计为40fF(该值例如可以由校准电路490计算/测量，或者校准电路490可以迭代地进行小的校正以逐渐抵消该寄生电容)，这意味着由于该寄生电容，可控电压信号生成电路400的总传递函数衰减40％。因此为了补偿40％的衰减，需要电压改变ΔV3增加40％(例如为了保持±250mV峰-峰输出(在输出节点403处)，电压改变ΔV3的幅度应当增加到350mV)。如下面说明的，电压改变ΔV1和ΔV2可以与电压改变ΔV3一起调整。

如上所述，电压改变ΔV3的控制可以由校准电路490执行，或者可由不包括在可控电压信号生成电路400内的其他电路执行。

图8B是示出当电压改变ΔV1、ΔV2和ΔV3全部都设置为250mV(图8B中的圆圈)以及当电压改变ΔV1、ΔV2和ΔV3全部都设置为350mV(图8B中的十字)时，包括可控电压信号生成电路400的9位CDAC的传递函数的图表。由于由Ccomp 473表示的寄生电容，在电压改变ΔV1、ΔV2和ΔV3全部设置成250mV的情况下，峰-峰输出(在输出节点403处)大致为175mV。在电压改变ΔV1、ΔV2和ΔV3全部设置成350mV以补偿由Ccomp 473表示的寄生电容的情况下，峰-峰输出(在输出节点403处)大致为246mV。在该示例中，所有电压改变ΔV1、ΔV2和ΔV3已经发生变化，但在其他实现方式中，仅改变电压改变ΔV3。在其他实现方式中，除了对应于输出节点403的电压改变(即，电压改变ΔV3)以外的一些电压改变而不是所有电压改变可以与对应于输出节点403的电压改变一起变化。

图9是用于理解本发明特别是电压改变ΔV1、ΔV2和ΔV3的选择的可控电压信号生成电路400的示意图。图9中示出了可控电压信号生成电路400，以及表示耦合电容器472上的寄生电容(耦合电容器472上的顶板和底板寄生电容，以及耦合电容器472周围的任何金属布线之间的寄生电容)的电容器Cpa 474和Cpc 474。图9中还示出了可控电压信号生成电路400以及电容器Cpb 475和Cpd 475，电容器Cpb 475和Cpd 475表示耦合电容器472上至基板(即，耦合电容器472与地之间)的寄生电容。

由电容器Cpa和Cpc表示的寄生电容有效地增加耦合电容器474的电容，从而减小各个分段(分段411和412，即，除了对应于输出节点403的分段413以外的分段)的权重。由电容器Cpb和Cpd表示的寄生电容进一步衰减了各个分段(分段411和412，即，除了对应于输出节点403的分段413以外的分段)的权重，因为这些寄生电容被看作与分段电容器470并联。为了帮助理解，注意到，对应于输出节点403的分段413由后续分段(即，其他分段411和412)加载。

由Cpa 474、Cpb 475、Cpc 474和Cpd 475表示的寄生电容引起(可控电压信号生成电路400的CDAC实现方式的传递特性中的)非线性或非线性误差，例如DNL(差分非线性)误差和INL(积分非线性)误差，因为与其他分段的分段电容器470相比，这些寄生电容改变了分段电容器470的加权。DNL和INL误差导致SNR(信噪比)的降低，SNR的降低又降低了例如其中实现有可控电压信号生成电路400的CDAC的ENOB(有效位数)。通过相对于彼此以及电压改变ΔV3调整电压改变ΔV1和ΔV2(通过对应的各自开关460施加到分段401和402的分段电容器470的第二端子)中的任一个或两个(也就是说，通过相对于彼此并且相对于对应于输出节点403的电压改变ΔV3调整对应于除了输出节点403以外的分段节点401和402中的一个或更多个的电压改变)，可以校正(即，至少部分地抵消或最小化)由电容器Cpa 474、Cpb 475、Cpc 474和Cpd 475表示的寄生电容。

电压改变ΔV1和ΔV2的可变性在图9中特别地示出，然而，为了完整，示出了其他电压源30和其他电压改变ΔV3(可以预先调整电压改变ΔV3以首先校准例如增益误差)。电压源10和20被示为可变电压源，以指示电压改变ΔV1和ΔV2在该运行示例中可以变化，当然，电压源10、20和30以及开关460如参照图7A和图7B描述的那样进行配置，其中参考电压源Vref1、Vref1'和Vmid1中的一个或更多个是可变的，以便实现电压改变ΔV1，并且参考电压源Vref2、Vref2'和Vmid2中的一个或更多个是可变的，以便实现电压改变ΔV2，但是电压源10和20在图9中以更简单的形式示出，以帮助整体理解。在此，电压改变ΔV1和ΔV2的变化是相对于电压改变ΔV3(例如，当考虑由于寄生电容而引起的电荷丢失(电荷＝电压*电容)时，如果ΔV3＝k，则例如应调整ΔV2，使得ΔV2＝(1+d)*k，其中d表示相对于ΔV3需要多少调整)。

通常，为了减轻寄生电容的影响，从MSB分段向下移动到LSB分段，电压改变将逐渐变大。例如，ΔV1>ΔV2>ΔV3。

如上所述，可以控制/调整电压改变ΔV1和ΔV2中的一个或更多个，以便减轻由电容器Cpa 474、Cpb 475、Cpc 474和Cpd 475表示的寄生电容的影响。即，电压改变ΔV1和ΔV2中的一个或更多个可以相对于电压改变ΔV3(并且也相对于彼此)变化，以便相对于与电压改变ΔV3和输出节点403对应的分段413的分段电容器470(并且也相对于其他分段411和412的分段电容器470)，调整与电压改变ΔV1和ΔV2对应的分段411和412中的一个或更多个的分段电容器470的有效加权。

上面参照图8和图9描述的寄生电容仅是可控电压信号生成电路400中的可以校正的寄生电容种类的示例。当然，通过改变电压改变ΔV1、ΔV2和ΔV3中的一个或更多个，可以校正任何寄生电容(例如通过反复试验或通过计算寄生电容)，例如在分段411、412和413之间出现的系统布局寄生。

在一些实现方式中，控制电压改变ΔV1和ΔV2以改变相同的量，使得它们彼此(在幅度上)相等(这例如忽略了特定的系统和布局寄生电容)。

作为校准操作的示例，为了设置可控电压信号生成电路400的正确增益，可以切换开关460，使得开关460对应于完全由零组成(即，在一个方向上的满标度，使得D<0>到D<8>全部是逻辑0)的输入字(代码)以及测量的输出节点403处的电压电平，然后可以切换开关460，使得开关460对应于完全由一组成(即，在另一个方向上的满标度，使得D<0>到D<8>全部是逻辑1)的输入字以及再次测量的输出节点403处的电压电平。这两个电压电平之间的差(即，可控电压信号生成电路400的电压摆动)可以与优选或参考电压摆动值进行比较，并且可以调整电压改变ΔV1、ΔV2和ΔV3中的一个或更多个(至少ΔV3)以使测量的电压摆动达到或接近优选参考电压摆动值，即，以调整增益。

继续校准的运行示例操作，可以以有效地将所有可能的“代码”连续地提供给可控电压信号生成电路400的方式来切换开关460(即，可以操作开关460，使得输出节点403处的电压电平随着开关460的每个连续操作而连续地增加，即，从一个方向上的满标度到另一个方向上的满标度)。然后，在每个切换操作之后，可以测量输出节点403处的电压电平。这样的操作可以被称为“代码扫描”。可以调整电压改变ΔV1、ΔV2和ΔV3中的一个或更多个(特别是ΔV1和/或ΔV2)(例如，以校准对应于图9中的Cpa、Cpb、Cpc和Cpd的非线性)，并重复代码扫描，以便确定调整是否具有期望的效果。

在特定的实现方式中，在第一阶段期间仅调整电压改变ΔV3，在第一阶段中可控电压信号生成电路400的增益被校准。然后在第二级期间调整电压改变ΔV1和ΔV2(进行校准以减轻非线性误差)。在另一种实现方式中，在第一阶段中可以一起调整电压改变ΔV1和ΔV2与ΔV3。当然，在其他实现方式中，第一阶段和第二阶段可以以不同的顺序执行，并且连续重复，直到实现期望的性能。

图10A示出了表示可控电压信号生成电路400的其中每个电压改变ΔV1、ΔV2和ΔV3在幅度上等于350mV的实现方式的DNL和INL的图表。图10B示出了表示可控电压信号生成电路400的以下实现方式的DNL和INL的图表：在该实现方式中电压改变ΔV3在幅度上等于350mV，并且电压改变ΔV1和ΔV2中的每一个在幅度上等于359mV。从这些图表可以看出，当已经调整了电压改变ΔV1和ΔV2以减轻寄生电容的影响时，DNL和INL在幅度上较小。图10A和图10B中所示的图表是基于可控电压信号生成电路400的示意性模拟而生成的。在这样的示意性模拟中，假设部件之间的连接是理想的(即，不会产生寄生电容)，并且仅寄生电容与部件本身相关联。当然，在实际上，存在另外的寄生电容(与布局有关的寄生电容)。

图11A示出了表示可控电压信号生成电路400的其中电压改变ΔV1、ΔV2和ΔV3中的每一个在幅度上等于350mV的实现方式的DNL和INL的曲线图。图11B示出了表示可控电压信号生成电路400的以下实现方式的DNL和INL的曲线图：在该实现方式中每个电压改变ΔV3在幅度上等于350mV，并且电压改变ΔV1和ΔV2中的每一个在幅度上等于363.5mV。从这些图表可以看出，当已经调整了电压改变ΔV1和ΔV2以减轻寄生电容的影响时，DNL和INL在幅度上较小。图11A和图11B中所示的图表基于可控电压信号生成电路400的提取的模拟而生成。在这样的提取的模拟中，还包括由于电路布局而引起的寄生电容(即，提取的模拟包括与部件本身相关联的寄生电容，并且还包括例如由于互连而引起的寄生电容)。

除了上述对寄生电容的校准和校正以外，可控电压信号生成电路400还存在其他附加益处。

例如，当可控电压信号生成电路400被实现为CDAC的一部分时，它能够进行二进制转换和非二进制转换。例如，在二进制实现方式中，如图6所示，利用分段电容器470的电容值来实现可控电压信号生成电路400，并且可以控制(考虑寄生电容)电压改变ΔV1、ΔV2和ΔV3，使得从图6的左边开始并且移动到右边，从输出节点403观察到的每个分段电容器470的有效相对权重是(精确地)256C、128C、64C、32C、16C、8C、4C、2C和C。即，可以控制电压改变ΔV1、ΔV2和ΔV3，使得分段电容器具有有效(精确)的二进制加权。

在另一个非二进制实现方式中，如图6所示仍然利用分段电容器470的电容值来实现可控电压信号生成电路400，但是相对于彼此控制电压改变ΔV1、ΔV2和ΔV3(例如通过相对于ΔV3控制ΔV1和/或ΔV2)，使得一个分段的分段电容器470的相对权重与另一个分段的分段电容器470的相对权重交叠(或者与上述二进制加权情况相比，相对于另一个分段的分段电容器470的相对权重偏移)。即，在分段交叠的情况下，控制电压改变ΔV1、ΔV2和ΔV3，使得例如分段412的最右边的分段电容器470的从输出节点403观察到的有效权重(考虑耦合电容器472、任何寄生电容和电压改变ΔV1、ΔV2和ΔV3的影响)小于分段411的中间分段电容器470的有效权重，并且大于分段411的最右边的分段电容器470的有效权重。相同的考虑适用于其他分段电容器470。应当理解，可以控制电压改变ΔV1和/或ΔV2，使得从输出节点403观察到的分段电容器470的相对权重实现一系列不同的非二进制加权系统。在此，非二进制可以指其中连续分段电容器470之间的每个步骤并不都是二进制的任何加权系统(因此，此处非二进制包括其中每个这样的步骤都是非二进制的加权系统)。

可控电压信号生成电路400的另一个优点是速度提高。由于耦合电容器472，分段电容器470的最大电容减小(例如，在图6所示的可控电压信号生成电路400中，分段电容器的最大电容为4C，但是在没有耦合电容器472的等效电路(例如，适于9位CDAC中的实现方式)中，电容器的最大电容将为512C，其是最大电容4C的128倍)。因此可控电压信号生成电路400充电快128倍。出于类似的原因，可控电压信号生成电路400消耗较少电力(由于较小电容器，切换能量较小)。由于需要较小电容器，所以可以实现显著的面积减小(例如，在此处描述的9位CDAC比较示例中，可以实现83.2％的面积减小)。如果电容器由具有“单位”电容C的单位电容器构成，则也将需要较少的电容器。与通过附加电容器修整组(其面积效率不高，因为他们涉及可以接通或断开的附加电容器)来补偿由于寄生电容引起的非线性的情况相比，也将需要较少的电容器。

可控电压信号生成电路400的另一个优点是，由于可变参考电压源Vref1、Vref1'、Vref2、Vref2'、Vref3和Vref3'(以及在一些实现方式中，Vmid1、Vmid2和Vmid3)，可以放宽对耦合电容器472的电容值的限制。例如，在图6所示的可控电压信号生成电路400中，耦合电容器472具有8/7C的电容值，因为该量确保了分段之间的正确的或期望的加权(在其他实现方式中，可能需要不同的电容值)。然而，耦合电容器的值可以被设置成例如C，或任何合理的电容值，并且可以调整电压改变ΔV1、ΔV2和V3以提供分段之间的正确的相对加权。例如，为耦合电容器采用值C使得电容器470和472全部都具有C的整数倍的电容值是有利的(并且因此容易实现，例如使用公共宏)。

可控电压信号生成电路400的另一优点在于可以放宽对开关460的限制。在等效于可控电压信号生成电路400但没有耦合电容器472的电路中，从LSB分段到MSB分段开关大小将需要增大/缩放以跟踪电容器大小，以确保例如其中实现有该电路的直接二进制CDAC的各个位转变之间有相同的稳定时间。由于耦合电容器472，可将均匀的开关大小用于开关460，因为分段电容器470的大小变化很小(与不具有耦合电容器472的电路相比)。例如，在作为运行示例描述的9位CDAC实现中，仅使用彼此非常接近的3个不同的电容器值(C、2C和4C)，因此对于所有开关460使用相同的开关大小对其中实现有该电路的CDAC的传递函数中的各个转变的稳定时间的影响可忽略(即，稳定时间全部大致相同，或在可接受范围内相同)。

将理解，由于寄生电容可以通过控制电压改变ΔV1、ΔV2和ΔV3来抵消，因此相应地在包括可控电压信号生成电路400的电路的布局和设计中存在较少的限制。

图12是包括可控电压信号生成电路400的SAR-ADC电路500的示意图。SAR-ADC电路500可以例如是图5A中所示的电路，其中可控电压信号生成电路400代替电容器370和371以及开关360，并且节点403可以连接至比较器输入端子324。

图13是包括SAR-ADC电路500的集成电路例如IC芯片的示意图。

本发明延伸到如上所述的集成电路和IC芯片、包括这样的IC芯片的电路板、以及通信网络(例如，因特网光纤网络和无线网络)和这样的网络的包括这样的电路板的网络设备。

可控电压信号生成电路400的9位CDAC实现方式已经用于说明本文的许多示例，然而，很明显，类似的考虑将适用于n位CDAC。可控电压信号生成电路400已经被示为包括三个分段，每个分段包括三个分段电容器，然而，可控电压信号生成电路400可以包括任何数量(但是至少两个)分段，并且每个分段可以包括任何数量的分段电容器。

例如图6中公开的电路可以被称为具有固有增益和线性校准的可重配置的多分段M×N(例如，M个分段，每个分段具有N个位或N个分段电容器，其中M和N是整数，M≥2，N≥1，并且在图6的特定实施方式中M和N两者都是3)CDAC，其适用于SAR ADC。

在所附权利要求的精神和范围内，根据上述公开，本发明可以以许多不同的方式来实施。

Claims

1.一种可控电压信号生成电路，包括：

串联连接在一起的多个分段节点，所述串联连接中的分段节点的每个相邻对经由对应的耦合电容器连接在一起，所述串联连接中的分段节点中的端部的一个分段节点用作输出节点；

对于所述多个分段节点中的每个分段节点，至少一个具有第一端子和第二端子的分段电容器，所述第一端子连接至该分段节点并且所述第二端子连接至对应的开关；以及

开关控制电路，

其中：

每个开关能够操作以将其分段电容器的所述第二端子连接至一个参考电压源，然后代之以连接至另一参考电压源，这些参考电压源具有不同的电压电平，以在其分段电容器的所述第二端子处施加电压改变；

所述参考电压源和开关被配置成使得：对于每个分段节点，由该分段节点的每个开关施加在幅度上相同的电压改变，并且使得由一个分段节点的每个开关施加的电压改变在幅度上不同于由另一分段节点的每个开关施加的电压改变；并且

所述开关控制电路被配置成控制所述开关以便控制所述输出节点处的电压信号，

其中，所述可控电压信号生成电路还包括被配置成调整所述参考电压源中的至少一个参考电压源的电压电平的校准电路。

2.根据权利要求1所述的可控电压信号生成电路，其中：

所述多个分段节点包括至少三个分段节点；并且/或者

对于所述多个分段节点中的每个分段节点，至少两个或三个所述分段电容器在其第一端子处连接至该分段节点、并且在其第二端子处连接至对应的所述开关，这些分段电容器的电容可选地相对于彼此被二进制加权。

3.根据权利要求1所述的可控电压信号生成电路，其中：

所述多个分段节点包括至少三个分段节点；并且

所述参考电压源和开关被配置成使得：对于至少三个所述分段节点，由那些分段节点中的任何一个分段节点的每个开关施加的电压改变在幅度上不同于由那些分段节点中的其他分段节点的每个开关施加的电压改变。

4.根据权利要求1至3中的任一项所述的可控电压信号生成电路，其中：

所述参考电压源中的至少一个参考电压源是可变参考电压源，所述可变参考电压源被配置成被进行调整以调整由连接至该参考电压源的每个开关施加的电压改变；并且/或者

连接至每个开关的至少一个所述参考电压源是被配置成被进行调整以调整由所涉及的每个开关施加的电压改变的可变参考电压源。

5.根据权利要求1所述的可控电压信号生成电路，其中，所述校准电路被配置成：调整连接至用作所述输出节点的分段节点的每个开关的所述参考电压源中的至少一个参考电压源的电压电平，以便调整由该分段节点的每个开关施加的电压改变。

6.根据权利要求5所述的可控电压信号生成电路，其中，所述校准电路被配置成：调整由用作所述输出节点的分段节点的每个开关施加的电压改变，以校准所述可控电压信号生成电路的增益误差或者调整所述可控电压信号生成电路的增益。

7.根据权利要求1所述的可控电压信号生成电路，其中，所述校准电路被配置成：调整连接至除了用作所述输出节点的分段节点以外的至少一个分段节点的每个开关的所述参考电压源中的至少一个参考电压源的电压电平，以便调整由该分段节点的每个开关施加的电压改变。

8.根据权利要求7所述的可控电压信号生成电路，其中，所述参考电压源连接至所述开关，使得调整连接至除了用作所述输出节点的分段节点以外的所述至少一个分段节点的每个开关的所述参考电压源中的所述至少一个参考电压源的电压电平是将由该分段节点的每个开关施加的电压改变：

独立于由每个其他分段节点的每个开关施加的电压改变而进行调整；并且/或者

相对于由用作所述输出节点的分段节点的每个开关施加的电压改变而进行调整。

9.根据权利要求7所述的可控电压信号生成电路，其中，所述校准电路被配置成：调整由该分段节点的每个开关施加的电压改变，以校准由所述可控电压信号生成电路引起的非线性误差。

10.根据权利要求7所述的可控电压信号生成电路，其中，所述校准电路被配置成：调整由该分段节点的每个开关施加的电压改变，以相对于对另一所述分段节点的电压改变的影响的加权而调整对该分段节点的电压改变的影响的加权。

11.一种数字至模拟转换器电路，包括根据权利要求1至10中的任一项所述的可控电压信号生成电路，其中，所述开关控制电路被配置成依据数字信号来控制所述开关。

12.一种模拟至数字转换器电路，包括：

模拟输入端子，所述模拟输入端子能够操作以接收模拟输入电压信号；

比较器，所述比较器具有第一比较器输入端子和第二比较器输入端子，所述比较器能够操作以基于施加在这些端子之间的电势差来生成比较结果；以及

逐次逼近控制电路，所述逐次逼近控制电路被配置成基于所述输入电压信号而施加所述第一比较器输入端子与所述第二比较器输入端子之间的电势差，并且被配置成通过电荷重新分布来控制一系列逐次逼近操作中的每个逐次逼近操作的所述电势差，在每个逐次逼近操作中施加的所述控制依据由所述比较器在先前的逼近操作中生成的比较结果，

其中：

所述逐次逼近控制电路包括根据权利要求1至10中的任一项所述的可控电压信号生成电路；并且

所述开关控制电路被配置成依据由所述比较器在先前的逼近操作中生成的比较结果来在每个逐次逼近操作中控制所述开关。

13.根据权利要求12所述的模拟至数字转换器电路，其中：

对于所述多个分段节点中的至少两个分段节点中的每个分段节点，至少两个或三个所述分段电容器在其第一端子处连接至该分段节点、并且在其第二端子处连接至对应的所述开关，这些分段电容器的电容相对于彼此被二进制加权；并且

所述参考电压源被配置成使得通过所述一系列逐次逼近操作来使非二进制搜索被执行，所述搜索是非二进制的，因为在所述一系列逐次逼近操作之间，在至少一个实例中从一个逼近操作到下一个逼近操作的所述搜索或搜索范围在2:1与1:1之间被加权。

14.一种集成电路，包括根据权利要求1至10中的任一项所述的可控电压信号生成电路、或根据权利要求11所述的数字至模拟转换器电路、或根据权利要求12或13所述的模拟至数字转换器电路。

15.根据权利要求14所述的集成电路，其中，所述集成电路是IC芯片。