-
GEBIET DER ERFINDUNG
-
Die Erfindung bezieht sich auf ein Verfahren für eine elektronische Vorrichtung zur Analog/Digital-Umsetzung unter Verwendung einer sukzessiven Approximation und genauer auf die Messung der differentiellen Nichtlinearität (DNL) eines Analog/Digital-Umsetzers mit Register für sukzessive Approximation (ASR ADC) sowie auf die Kalibrierung des SAR-ADC entsprechend der Messung.
-
HINTERGRUND
-
Ein typischer Analog/Digital-Umsetzer (ADC) mit Register für sukzessive Approximation (SAR) enthält eine kapazitive Anordnung oder einen kapazitiven Digital/Analog-Umsetzer (CDAC), um eine sukzessive Approximation eines abgetasteten Eingangssignals auszuführen. Der CDAC enthält mehrere Kondensatoren, wovon jeder einem Bit des digitalen Ausgangsworts des SAR-ADC zugewiesen werden kann. Die Kondensatoren können auf einer Seite, die als gemeinsamer Knoten bezeichnet wird, gekoppelt sein. Dieser gemeinsame Knoten kann mit einem Eingang eines Komparators gekoppelt sein. Während jedes Umsetzungsschrittes vergleicht der Komparator seine Eingangssignale und stellt ein Bit eines digitalen Ausgangsworts für eine Steuerstufe (die auch als ein Register für sukzessive Approximation, SAR, bezeichnet wird) bereit. Die andere Seite der Kondensatoren des CDAC werden dann entsprechend dem Vergleichsergebnis geschaltet. Die mehreren Kondensatoren können in zwei oder mehr Stufen unterteilt sein. Die erste Stufe kann Kondensatoren enthalten, die auf die höchstwertigen Bits (MSBs) des digitalen Ausgangsworts des SAR-ADC bezogen sind. Diese Stufe wird auch als Haupt-CDAC bezeichnet. Die zweite Stufe kann die Kondensatoren enthalten, die auf die niedrigstwertigen Bits (LSBs) des digitalen Ausgangsworts des SAR-ADC bezogen sind. Diese zweite Stufe wird als Neben-CDAC bezeichnet. Es kann ein serieller Kondensator vorhanden sein, der den Haupt-CDAC mit dem Neben-CDAC koppelt, um die beiden Stufen für Approximationsschritte bezüglich der MSBs bzw. der LSBs zu skalieren. Die absoluten Kapazitätswerte in den beiden Stufen können nahezu gleich sein. Um jedoch eine hohe Auflösung und eine gute Linearität zu erzielen, ist die Anpassung der Kapazitätswerte wichtig.
-
Bei den typischen Anpassungsbeschränkungen von Kapazitätswerten in einer Halbleitertechnologie (z. B. CMOS-Technologie) kann eine Auflösung des SAR-ADC von etwa 10 bis 12 Bits erreicht werden. Für eine höhere Auflösung der Kondensatoren muss eine Fehlanpassung eingestellt werden. Das digitale Ausgangswort des SAR-ADC kann durch Addieren oder Subtrahieren digitaler Korrekturwerte, um die statische Fehlanpassung der Kapazitätswerte zu kompensieren, digital korrigiert werden. Dieser Lösungsweg ist jedoch nur so lange anwendbar, wie der Prozess der sukzessiven Approximation konvergiert. Konvergenz bedeutet, dass am Ende der Umsetzungsprozedur eine Spannungsdifferenz am Komparatoreingang gleich oder kleiner als der Wert ist, der einem LSB entspricht. Eine ideale Konvergenz bedeutet, dass die Spannungsdifferenz zwischen den Komparatoreingängen einem Wert entspricht, der kleiner ist als ±1/2 LSB. Die Kondensatoren, die mit mehreren LSBs (z. B. Kondensatoren des Neben-CDAC) in Beziehung stehen, werden gewöhnlich nach der Herstellung der integrierten Schaltung nicht abgeglichen, da sie eine ausreichende Anpassung an Entwurfsmaße erreichen. Es gibt mehrere verschiedene Prinzipien, die angewendet werden können, um die Kondensatoren des Haupt-CDAC abzugleichen. Eines davon beruht auf einem Laserabgleich, bei dem Kondensatorwerte unter Verwendung eines Laserstrahlenbündels, das Verbindungen in einem vorhergehenden Montageschritt entfernt, zu bzw. von der Kondensatoranordnung addiert oder subtrahiert werden. Ein weiteres Prinzip beruht auf dem Hinzufügen oder Entfernen von Kondensatoren zu bzw. von der Kondensatoranordnung auf der Grundlage von Einstellschaltern und auf dem Speichern der geeigneten Zustände der Schalter in einem Speicher. Beide Techniken können Selbstkalibrierungsprozeduren nutzen, die darauf zielen, den Betrag der Fehlanpassung der Kondensatoren zu bestimmen, was die Kapazitätswerte angibt, die zu bzw. von den Kondensatoren des Haupt-CDAC addiert bzw. subtrahiert werden müssen. Beide Abgleich- oder Kalibrierungsprozeduren erfordern jedoch einen ziemlich komplexen Produktionsschritt, der zeitaufwändig ist und die Produktionskosten erhöht.
-
US 6.747.589 B2 offenbart einen dynamischen Fehlerkorrekturschritt für einen SAR-ADC, um die Geschwindigkeit zu erhöhen und Stromansteuerungsanforderungen der SAR-ADCs zu reduzieren. Die Grundidee besteht darin, eine Bitentscheidung daraufhin zu testen, ob der Fehler unter einer maximal zulässigen Grenze bleibt. Das Testen und das Korrigieren werden nahezu gleichzeitig durch wahlweises Koppeln eines oder zweier zusätzlicher Korrekturkondensatoren derselben Größe wie der Kondensator des getesteten Bits ausgeführt. Die zwei zusätzlichen Korrekturkondensatoren werden zwischen den Referenzspannungen geschaltet, um einen Ladungswert zu dem Netz zu addieren oder von ihm zu subtrahieren, was mit dem Kondensator eines bestimmten Bit äquivalent ist, wobei der Ausgang des Komparators als ein Indikator des Fehlers verwendet wird. Die Korrekturkondensatoren schaffen die Konvergenz des Prozesses der sukzessiven Approximation. Das digitale Ausgangswort des SAR-ADC wird jedoch durch Addieren oder Subtrahieren einzelner Bits, die der korrigierten Position entsprechen, korrigiert, wobei die Fehlanpassung der Kapazitätswerte der Kondensatoren durch Abgleichprozeduren wie oben beschrieben beseitigt wird.
-
In einem digitalen Ausgangswort eines SAR-ADC gibt es höher- und niedrigerwertige Bits und entsprechende höher- oder niedrigerwertige Kondensatoren im CDAC. Die Wertigkeit eines Kondensators ist nicht streng auf seinen Kapazitätswert bezogen, sondern eher auf seinen Beitrag zum Spannungspegel am Komparatoreingang (gemeinsamer Knoten). Dieser Beitrag kann als eine Differenzspannung oder eine Spannungsstufe ΔV an einem Knoten, typischerweise an dem gemeinsamen Knoten, angesehen werden. Die höherwertigen Bits eines digitalen Ausgangsworts werden während des Prozesses der sukzessiven Approximation früher als die niedrigerwertigen Bits bestimmt. Daher werden der oder die Kondensatoren auch in der Reihenfolge ihrer Wertigkeit beginnend bei dem höchstwertigen Kondensator und endend bei dem oder den niedrigstwertigen Kondensatoren verwendet.
-
In einer integrierten Halbleitervorrichtung sind die maximale und die minimale physikalische Größe eines Kondensators begrenzt. Die obere Grenze ist durch Chipkosten aufgrund der Chipfläche begrenzt, während die untere Grenze durch technologische Beschränkungen wie etwa die minimale Strukturgröße und parasitäre Effekte beschränkt ist. Daher sollten der minimale und der maximale Kapazitätswert eines Kondensators in vernünftigen Grenzen bleiben.
-
ZUSAMMENFASSUNG
-
Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Analog/Digital-Umsetzung unter Verwendung einer sukzessiven Approximation zu schaffen, die die Möglichkeit bieten, die DNL eines SAR-ADC zu messen, um Kondensatoren einer kapazitiven Anordnung (CDAC), die für die sukzessive Approximation verwendet wird, auf eine Weise zu kalibrieren, die gegenüber dem Stand der Technik schneller ist und weniger Eingriff in den Standardentwurf der Analog/Digital-Umsetzer erfordert.
-
In einem Aspekt der Erfindung wird eine elektronische Vorrichtung zur Analog/Digital-Umsetzung eines analogen Eingangssignals unter Verwendung einer sukzessiven Approximation geschaffen. Die Vorrichtung umfasst ein Register für sukzessive Approximation, einen kapazitiven Digital/Analog-Umsetzer (CDAC), der mehrere Kondensatoren enthält, wobei die mehreren Kondensatoren auf einer ersten Seite mit einem gemeinsamen Knoten gekoppelt sind. Es ist ein Komparator vorhanden, der mit dem gemeinsamen Knoten gekoppelt ist und dazu ausgelegt ist, Bitentscheidungen durch Vergleichen eines Spannungspegels am gemeinsamen Knoten mit einem weiteren Spannungspegel zu treffen. Ferner ist eine Steuerstufe für das Register für sukzessive Approximation vorhanden, um einen digitalen Code bereitzustellen, der ein Umsetzungsergebnis repräsentiert.
-
Die elektronische Vorrichtung kann dann konfiguriert sein, um von einer normalen Umsetzungsbetriebsart in eine Kalibrierungsbetriebsart zu schalten. In der Kalibrierungsbetriebsart ist die elektronische Vorrichtung konfiguriert, um eine Referenzspannung an einem ersten Kondensator der mehreren Kondensatoren abzutasten und um einen Analog/Digital-Umsetzungszyklus mit wenigstens zwei Kondensatoren der mehreren Kondensatoren, die eine niedrigere Wertigkeit als der erste Kondensator haben, auszuführen.
-
In einer Ausführungsform der Erfindung kann die elektronische Vorrichtung konfiguriert sein, um das analoge Eingangssignal von den mehreren Kondensatoren zu entkoppeln, um eine Referenzspannung an einem ersten Kondensator der mehreren Kondensatoren abzutasten, um den ersten Kondensator von der Referenzspannung nach dem Abtasten zu entkoppeln, um einen regulären Umsetzungszyklus mit wenigstens jenen der mehreren Kondensatoren auszuführen, die eine niedrigere Wertigkeit als der erste Kondensator haben. Das Umsetzungsergebnis kann dann als ein Abgleichwert zum Kalibrieren des ersten Kondensators verwendet werden.
-
Die Kalibrierungsbetriebsart kann auch als eine Betriebsart zur Messung der differentiellen Nichtlinearität (DNL) bezeichnet werden, da die Fehlanpassung der abzugleichenden oder zu kalibrierenden Kondensatoren eine differentielle Nichtlinearität in die Analog/Digital-Umsetzung einführt.
-
Für die mehreren Kondensatoren, die eine niedrigere Wertigkeit als der erste Kondensator haben, wird angenommen, dass sie keine Kalibrierung benötigen. Dies kann durch eine ausreichende Anpassung oder durch frühere Kalibrierungsschritte bedingt sein. Gemäß diesem Aspekt der Erfindung wird das Gewicht des ersten Kondensators mit dem Gewicht aller Kondensatoren, die eine niedrigere Wertigkeit haben, verglichen.
-
Die Hauptvorteile dieses Lösungswegs bestehen darin, dass nahezu keine erhebliche zusätzliche Hardware erforderlich ist und dass die Kalibrierung viel schneller als im Stand der Technik ausgeführt werden kann.
-
Gemäß einem Aspekt der Erfindung kann die elektronische Vorrichtung für eine Analog/Digital-Umsetzung ein Hybrid-Analog/Digital-Umsetzer sein. Das bedeutet, dass der Analog/Digital-Umsetzer in der Weise konfiguriert sein kann, dass wenigstens einige der Bits (z. B. einige der höchstwertigen Bits und/oder einige der niedrigstwertigen Bits) durch einen Mechanismus bestimmt werden, der von einem kapazitiven Digital/Analog-Umsetzer (CDAC), der eine sukzessive Approximation verwendet, verschieden ist.
-
Die elektronische Vorrichtung kann eine erste Analog/Digital-Umsetzungsstufe mit mehreren Kondensatoren und eine zweite Analog/Digital-Umsetzungsstufe umfassen. Eine der zwei Stufen oder beide Stufen können konfiguriert sein, um eine Analog/Digital-Umsetzung gemäß einer sukzessiven Approximation auszuführen. Eine Steuerstufe kann mit der ersten Mehrzahl von Kondensatoren gekoppelt sein, um in Reaktion auf einen Umsetzungsschritt, der von der zweiten Analog/Digital-Umsetzungsstufe ausgeführt wird, einen Kondensator mit einem ersten Referenzspannungspegel oder einem zweiten Referenzspannungspegel zu verbinden. Die Stufe oder die Stufen können dann gemäß den Aspekten und Ausführungsformen der Erfindung konfiguriert sein.
-
Die zweite Analog/Digital-Umsetzungsstufe kann konfiguriert sein, um einen anderen Typ einer Digital/Analog-Umsetzung zu verwenden, der beispielsweise eine Flash-Analog/Digital-Umsetzung oder eine resistive Digital/Analog-Umsetzung enthalten kann. Die Aspekte der Erfindung finden auch auf Analog/Digital-Umsetzer Anwendung, die konfiguriert sind, um eine Analog/Digital-Umsetzung in Übereinstimmung mit einer sukzessiven Approximation nur für einige, nicht jedoch für alle Bits des digitalen Ausgangsworts des Analog/Digital-Umsetzers zu verwenden.
-
Die spezifische Einstellung des ersten Kondensators kann durch digitale Logik gesteuert werden. Diese digitale Logik kann Flipflops umfassen, die dann konfiguriert werden können, um als Abtast-Flipflops zu arbeiten.
-
In der Kalibrierungsbetriebsart kann die Analog/Digital-Umsetzung in Bezug auf einen normalen Analog/Digital-Umsetzungszyklus geändert werden. Der Spannungspegel am gemeinsamen Knoten kann dann verringert werden, um zu erzwingen, dass der erste Kondensator während der Umsetzung nicht gesetzt bleibt. Gemäß diesem Aspekt der Erfindung wird vermieden, dass der Analog/Digital-Umsetzer das triviale Ergebnis liefert, dass nach einem normalen Umsetzungszyklus der erste Kondensator gesetzt ist und alle anderen Kondensatoren nicht gesetzt sind.
-
Die Kalibrierung des ersten Kondensators kann dann mehrmals ausgeführt werden. Das Ergebnis jedes Kalibrierungszyklus ist das digitale Ausgangssignal des Analog/Digital-Umsetzers. Die digitalen Ergebnisse mehrerer Kalibrierungszyklen können vorteilhaft aufsummiert und gemittelt werden, um die Genauigkeit der Bewertung des exakten Kapazitätswerts des ersten Kondensators auf Werte, die niedriger als ein niedrigstwertiges Bit (LSB) sind, zu erhöhen. Das gemittelte Ergebnis kann dann für die Kalibrierung des ersten Kondensators verwendet werden. Es gibt viele verschiedene Arten zum Kalibrieren von Kondensatoren auf der Grundlage des gemittelten digitalen Werts, der von dem spezifischen Entwurf und der spezifischen Technologie abhängt, die für den Analog/Digital-Umsetzer verwendet wird.
-
Nachdem der erste Kondensator kalibriert worden ist, kann ein zweiter Kondensator kalibriert werden. Der zweite Kondensator kann vorteilhaft der nächste Kondensator mit einer höheren Wertigkeit als der erste Kondensator sein. Falls der erste Kondensator beispielsweise der Kondensator ist, der mit MSB-5 in Beziehung steht, würde der zweite zu vermessende und zu kalibrierende Kondensator dann der Kondensator sein, der mit MSB-4 in Beziehung steht. Die Prozedur fährt mit dem Kondensator fort, der mit MSB-3 (dritter Kondensator in dieser Terminologie) in Beziehung steht, usw. bis zum Kondensator, der mit MSB in Beziehung steht.
-
In einem Aspekt der Erfindung können irgendwelche Abgleichwerte zum Kalibrieren der Kondensatoren (erster, zweiter usw.) jeweils in der elektronischen Vorrichtung bestimmt werden. In einer Ausführungsform der Erfindung können die Abgleichwerte auch außerhalb der elektronischen Vorrichtung bestimmt werden.
-
In einer vorteilhaften Ausführungsform der Erfindung kann das Register (SAR) für sukzessive Approximation konfigurierbar sein, um als ein Abtastregister zum Speichern eines Bitmusters zu arbeiten. Dieses Bitmuster kann dann den Kondensator angeben, der zu kalibrieren ist. In dem vorliegenden Kontext kann dann das Bitmuster angeben, dass die mehreren Kondensatoren geschaltet werden, um die Referenzspannung am ersten Kondensator abzutasten. Die weiteren Schritte zum Bewerten der Fehlanpassung und zum Kalibrieren des Kondensators können aus der obigen und der folgenden Beschreibung abgeleitet werden. Um einen zweiten Kondensator zu kalibrieren, kann ein anderes Bitmuster in das SAR geschoben werden, wodurch der zweite Kondensator für die Kalibrierung mit Ergebnissen in den für den ersten Kondensator beschriebenen Schritten ausgewählt wird. Die Prozedur wird ebenso für den dritten Kondensator, für den vierten Kondensator usw. ausgeführt.
-
In einem Aspekt der Erfindung ist die elektronische Vorrichtung konfiguriert, um die Wirkung (d. h. auf den gemeinsamen Knoten/den Komparatoreingang) der Ladung, die am ersten Kondensator abgetastet wird, nach dem Abkoppeln des ersten Kondensators von der Referenzspannung zu reduzieren. Dieser Aspekt der Erfindung beruht auf der Beobachtung, dass ein Analog/Digital-Umsetzer, der eine reguläre Umsetzung gemäß einer sukzessiven Approximation ausführt und der die Referenzspannung an einem der Kondensatoren seiner Kondensatoranordnung abgetastet hat, stets den exakt gleichen Wert nach einem regulären Analog/Digital-Umsetzungszyklus selbst dann zurückstellt, wenn der jeweilige Kondensator (der erste Kondensator) nicht den Soll-Kapazitätswert hat. Falls die Wirkung (d. h. die Wirkung auf den gemeinsamen Knoten) der Ladung wenigstens an dem ersten Kondensator nicht verringert wird, bevor der reguläre Analog/Digital-Umsetzungszyklus ausgeführt wird, wird nur wenigstens der erste Kondensator mit sich selbst verglichen und wird das Ergebnis stets lauten, dass wenigstens der erste Kondensator (das jeweilige Bit wenigstens für den ersten Kondensator) stets gesetzt ist. Daher muss die Wirkung der abgetasteten Ladung auf den Kondensator um einen bestimmten Betrag gesenkt werden, um eine nützliche Information der Anpassung (Fehlanpassung) in Bezug auf die anderen Kondensatoren der mehreren Kondensatoren (CDAC) zu empfangen.
-
In einer Ausführungsform der Erfindung kann der Spannungspegel am gemeinsamen Knoten aufgrund der Ladung am ersten Kondensator unter Verwendung eines redundanten Kondensators geändert werden. Ein redundanter Kondensator ist ein Kondensator, der für die Analog/Digital-Umsetzung im Idealfall nicht notwendig ist. Das bedeutet, dass beispielsweise die Komponenten perfekt angepasst sind, keine dynamischen Fehler auftreten und keine Nichtidealitäten und andere Nebeneffekte vorliegen. In einer vorteilhaften Ausführungsform kann der redundante Kondensator ein Kondensator für die Korrektur dynamischer Fehler sein. Der Spannungspegel am gemeinsamen Knoten aufgrund der Ladung am ersten Kondensator kann dann durch Koppeln des Kondensators für die Korrektur dynamischer Fehler mit einer Seite einer Referenzspannung geändert werden. Der Kondensator für die Korrektur dynamischer Fehler kann dann auch mit einer Seite mit dem gemeinsamen Knoten und mit der anderen Seite mit der Referenzspannung gekoppelt werden. Der Kondensator für die Korrektur dynamischer Fehler ist ursprünglich vorgesehen, um sicherzustellen, dass der Umsetzungszyklus konvergiert. Gemäß diesem Aspekt der Erfindung ist jedoch der Kondensator für die Korrektur dynamischer Fehler mit einem spezifischen Referenzspannungspegel gekoppelt, um die Spannung am gemeinsamen Knoten aufgrund der am ersten Kondensator abgetasteten Ladung um einen bestimmten Betrag zu ändern. Es wird ferner angenommen, dass der Kondensator für die Korrektur dynamischer Fehler entweder bereits kalibriert worden ist oder aufgrund seiner Größe und/oder von Entwurfsmaßnahmen keine Kalibrierung erfordert.
-
Gemäß einem Aspekt der Erfindung kann ein vollständiger Umsetzungszyklus, der mit dem Kondensator mit der höchsten Wertigkeit beginnt, bis hinab zu dem Kondensator, der die niedrigste Wertigkeit besitzt, ausgeführt werden, falls ein Kondensator für die Korrektur dynamischer Fehler vorhanden ist und verwendet wird, um die Spannung am gemeinsamen Knoten aufgrund der am ersten Kondensator abgetasteten Ladung zu verändern.
-
In einem Aspekt der Erfindung kann die elektronische Vorrichtung konfiguriert sein, um eine Referenzumsetzung auszuführen. Diese Referenzumsetzung kann verwendet werden, um beispielsweise einen Versatz, der durch Ladungsinjektion von Schaltern bedingt ist, zu verringern. In dieser Hinsicht können die Halteschalter, die mit dem Eingängen des Komparators gekoppelt sind, als Hauptquelle der Ladungsinjektion angesehen werden. Daher ist die elektronische Vorrichtung vorzugsweise konfiguriert, um einen Fehler, die durch das Schalten der Halteschalter bedingt ist, zu kompensieren.
-
Falls der Analog/Digital-Umsetzer Kondensatoren für die Korrektur dynamischer Fehler enthält, könnte sich der Referenzumsetzungszyklus von dem Kalibrierungsumsetzungszyklus nur dadurch unterscheiden, dass ein Kondensator für die Korrektur dynamischer Fehler geschaltet wird, damit er eine Wirkung hat, die zu der Wirkung des Kalibrierungsumsetzungszyklus entgegengesetzt ist. Falls die Ergebnisse des Referenzumsetzungszyklus und des Kalibrierungsumsetzungszyklus subtrahiert werden und der doppelte entsprechende digitale Wert der Kapazitäten für die Korrektur dynamischer Fehler zu dem Ergebnis addiert wird, wird ein digitaler Wert, der der Fehlanpassung des ersten Kondensators entspricht, empfangen.
-
Um während der Referenzumsetzung die entgegengesetzte Wirkung zu erzielen, kann der Spannungspegel am gemeinsamen Knoten erhöht werden.
-
Der Referenzumsetzungszyklus und der Kalibrierungsumsetzungszyklus können abwechselnd ausgeführt werden. Aufgrund der hohen Geschwindigkeit der Umsetzung in Analog/Digital-Umsetzern können jedoch mehrere Referenzumsetzungszyklen und mehrere Kalibrierungsumsetzungszyklen in getrennten Bursts ausgeführt werden, bevor die Ergebnisse subtrahiert werden.
-
Die Erfindung schafft außerdem ein Verfahren zur Analog/Digital-Umsetzung eines analogen Eingangssignals unter Verwendung einer elektronischen Vorrichtung. Die elektronische Vorrichtung umfasst ein Register für sukzessive Approximation, einen kapazitiven Digital/Analog-Umsetzer, der mehrere Kondensatoren enthält, wobei die mehreren Kondensatoren mit der ersten Seite eines gemeinsamen Knotens gekoppelt sind. Ferner ist ein Komparator vorgesehen, der einen ersten Eingang besitzt, der mit dem gemeinsamen Knoten gekoppelt ist und dazu ausgelegt ist, eine Bitentscheidung anhand eines Spannungspegels am gemeinsamen Knoten zu treffen. Es ist eine Steuerstufe für das Register für sukzessive Approximation vorhanden, um einen digitalen Code bereitzustellen, der ein Umsetzungsergebnis repräsentiert. Die elektronische Vorrichtung kann dann in eine Kalibrierungsbetriebsart geschaltet werden. Das analoge Eingangssignal kann von den mehreren Kondensatoren entkoppelt werden. Ein erster Kondensator der mehreren Kondensatoren kann dann auf einer Seite mit einer Referenzspannung gekoppelt werden, um die Referenzspannung abzutasten. Der erste Kondensator kann dann von der Referenzspannung nach dem Abtasten entkoppelt werden. Ein regulärer Umsetzungszyklus kann wenigstens mit jenen der mehreren Kondensatoren ausgeführt werden, die eine niedrigere Wertigkeit als der erste Kondensator haben. Das Umsetzungsergebnis des Umsetzungszyklus kann verwendet werden, um den ersten Kondensator zu kalibrieren.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Weitere Aspekte und Eigenschaften der Erfindung gehen aus der folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung hervor, wobei auf die beigefügten Zeichnungen Bezug genommen wird, worin:
-
1 einen vereinfachten Schaltplan einer bevorzugten Ausführungsform der Erfindung zeigt;
-
2 ein vereinfachter Ablaufplan ist, der die Kalibrierungsprozedur gemäß Aspekten der Erfindung veranschaulicht;
-
3 ein vereinfachter Ablaufplan ist, der mit einer Kalibrierungsumsetzung gemäß Aspekten der Erfindung in Beziehung steht, die Kondensatoren für die Korrektur dynamischer Fehler verwendet;
-
4 einen vereinfachten Ablaufplan zeigt, der mit einem Referenzumsetzungszyklus gemäß Aspekten der Erfindung in Beziehung steht, der Kondensatoren für die Korrektur dynamischer Fehler verwendet;
-
5 einen vereinfachten Ablaufplan eines Kalibrierungsumsetzungszyklus gemäß Aspekten der Erfindung ohne Kondensatoren für die Korrektur dynamischer Fehler zeigt, und
-
6 einen vereinfachten Ablaufplan eines Referenzumsetzungszyklus gemäß Aspekten der Erfindung ohne Kondensatoren für die Korrektur dynamischer Fehler zeigt.
-
GENAUE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
-
1 zeigt einen vereinfachten Schaltplan einer bevorzugten Ausführungsform der Erfindung. Mehrere Kondensatoren, die Kondensatoren C0 bis C15 umfassen, sind in Stufen unterteilt; ein Neben-CDAC SUBDAC und ein Haupt-CDAC MAINDAC. Der MAINDAC und der SUBDAC sind durch einen Kopplungskondensator CC gekoppelt. Der Kondensator CC dient als Abwärtsskalierungskondensator zwischen den zwei Stufen. Die Reihe aus CC und der Summe des SUBDAC können den gleichen Kapazitätswert wie C10 haben. Der ideale Wert oder die Wertigkeit von C10 kann dann 1024 LSB sein. Das Gewicht oder die Wertigkeit der Kondensatoren C0 ... C9 des SUBDAC (und der anderen Kondensatoren, die in dem SUBDAC angeordnet sind) kann dann 1023 plus zusätzliche Kondensatoren, die in dem SUBDAC angeordnet sind (Kondensatoren C6U und C6D zur Korrektur dynamischer Fehler und Hilfskondensator CA1), sein. Der MAINDAC enthält höherwertige Kondensatoren C15 bis C10 (Kondensatoren, die den sechs höchstwertigen Bits MSB, MSB-1 bis MSB-5 zugeordnet sind). C15 besitzt den größten Kapazitätswert und ist der höchstwertige Kondensator (CMSB). C0 in dem SUBDAC besitzt den kleinsten Kapazitätswert und ist der niedrigstwertige Kondensator (CLSB). Die Schalter S0 bis S15 sind vorgesehen, um eine Seite der Kondensatoren des CDAC entweder mit einer ersten Referenzspannung VREF+ oder mit einer zweiten Referenzspannung VREF– oder mit einer Eingangsspannung VIN zu verbinden. Die Schalter werden über Steuersignale SC gesteuert, die durch eine Steuerstufe CNTL gemäß einem Schema zur sukzessiven Approximation, wie auf dem Gebiet bekannt ist, bereitgestellt werden. Der Komparator COMP besitzt einen negativen Eingangsknoten VCN, der als der gemeinsame Knoten gemäß Aspekten der Erfindung dient. Der positive Eingang des Komparators COMP ist der Knoten VCP, Der Ausgang 4 des Komparators COMP ist mit der Steuerstufe CNTL gekoppelt. Die Steuerstufe CNTL enthält das Register für sukzessive Approximation und führt alle notwendigen Schritte gemäß der vorliegenden Erfindung und in Übereinstimmung mit der Analog/Digital-Umsetzung gemäß der sukzessiven Approximation aus.
-
In dieser Ausführungsform können die Kondensatoren C15 bis C10 durch ein Abgleichnetzwerk (nicht gezeigt) oder durch ähnliche Mittel, die Kondensatoren und Schalter enthalten, abgeglichen werden. Es können jedoch auch kleinere Kondensatoren und insbesondere Kondensatoren, die in dem SUBDAC angeordnet sind, physikalisch abgeglichen werden. In dieser Ausführungsform der Erfindung wird angenommen, dass die Kondensatoren des SUBDAC (C0 bis C9) keinen Abgleich erfordern. In anderen Ausführungsformen kann dies jedoch anders sein, wobei die Kalibrierung dann mit einem weiteren Kondensator starten sollte. Nachdem C10 in Übereinstimmung mit einem Approximationsschritt entweder zu VREF+ oder zu VREF– geschaltet worden ist, werden die zwei Kondensatoren C10U, C10D entweder zu der ersten Referenzspannung VREF+ oder zu der zweiten Referenzspannung VREF– geschaltet, um eine Konvergenz der gesamten Umsetzungsprozedur zu schaffen. Die Umsetzungsprozedur beginnt mit dem höchstwertigen Kondensator C15, um das MSB zu bestimmen, wobei der Schalter S15 entsprechend gesetzt wird. Die Prozedur geht in der Reihenfolge der Wertigkeit (d. h. in der Reihenfolge des Ladungs/Spannungs-Beitrags zu dem gemeinsamen Knoten VCN) der verbleibenden Kondensatoren, d. h. mit den Kondensatoren C14, C13, C12, C11 und C10, weiter. Die jeweiligen Bits, d. h. die MSBs des digitalen Ausgangsworts werden entsprechend gesetzt. Am Beginn eines Umsetzungszyklus ist C10U mit VREF– verbunden und ist C10D mit VREF+ verbunden. Während des Umsetzungsschrittes 6 wird der Kondensator C10 zunächst zu VREF+ geschaltet. Falls VCN < VCP, ist der Komparatorausgang tief und verbindet der Schalter S10 mit VREF+. Falls VCN > VCP, ist der Komparatorausgang hoch und wird der Schalter S10 zu VREF– zurückgeändert. Nach dem Umsetzungsschritt, der C10 entspricht, wird der Fehlerkorrekturschritt unter Verwendung von C10D und C10U ausgeführt. Falls der Komparator am Beginn des Fehlerkorrekturschrittes tief ist, wird C10U von VREF– nach VREF+ geschaltet. Wenn der Komparatorausgang tief bleibt, wird C10U auf VREF+ gehalten. Falls der Komparatorausgang hoch ist, ist keine Korrektur erforderlich und wird C10U zu VREF– zurückgeschaltet. Falls der Komparatorausgang nach dem Schritt 10 hoch ist, ändert sich am Beginn des Fehlerkorrekturschrittes nichts. Falls der Komparator hoch bleibt, wird C10D von VREF+ zu VREF– geschaltet. Falls der Komparatorausgang tief wird, ist keine Korrektur erforderlich. Nach diesem Korrekturschritt werden die verbleibenden Schritte 9 bis 0 mit den Kondensatoren C9 bis C0 ausgeführt.
-
Die Kapazitätswerte der Kondensatoren C0 bis C15 müssen eine bestimmte Bedingung erfüllen. Die kombinierte Wirkung von C0 bis C9 auf die Spannungsänderung am Komparatoreingang muss gleich oder größer sein als die Wirkung auf die Spannungsänderung am Komparatoreingang von C10 minus 1 LSB. 1 LSB entspricht der Wirkung des Kondensators C0 in dieser Ausführungsform. Dies kann folgendermaßen geschrieben werden: GEWICHT (C0 + C1 + C2 + C3 + C4 + C5 + C6 + C7 + C8 + C9) ≥ GEWICHT (C10 – C0) wobei C0 bis C10 die Kapazitätswerte der jeweiligen Kondensatoren sind.
-
Der Fehlerkorrekturschritt mit C10 sieht vor, dass der restliche Prozess der sukzessiven Approximation konvergiert, jedoch nur dann, wenn die Bedingung erfüllt ist. Falls jedoch die Leistung des Analog/Digital-Umsetzers geringer als 16 Bit ist, ist es möglich, eine größere Fehlanpassung zu akzeptieren, d. h. einen Fehler von beispielsweise 2 LSB oder 4 LSB. Falls mehr als ein Korrekturschritt ausgeführt werden, muss die Konvergenz wenigstens insofern sichergestellt sein, als die Kombination aller Korrekturschritte eine Konvergenz schafft. Gemäß der Bedingung ist es erforderlich, dass selbst unter schlechtesten Bedingungen (d. h. bei maximaler Produktionsstreuung, d. h. maximaler Fehlanpassung) die Summe der Kapazitätswerte aller Kondensatoren, die Bits zugeordnet sind, die eine Wertigkeit kleiner als die Fehlerkorrekturposition haben, kleiner sein muss als der Kapazitätswert des Kondensators, auf den die Fehlerkorrektur angewendet wird, minus dem Kapazitätswert des Kondensators, der der niedrigstwertigen Bitposition zugeordnet ist. Diese Bedingung kann für irgendeine kapazitive Anordnung eingerichtet werden. Um die Position zu bestimmen, an der der Fehlerkorrekturschritt wenigstens ausgeführt werden sollte (d. h. welcher Kondensator die zugeordneten Korrekturkondensatoren haben sollte), sollte die Produktionsstreuung oder die maximale erwartete Fehlanpassung der Kapazitätswerte der für die Fertigung der elektronische Vorrichtung verwendeten Technologie bekannt sein. Falls die Bedingung nicht erfüllt ist, wird in der Übertragungsfunktion des Analog/Digital-Umsetzers eine Lücke vorhanden sein, die durch digitale Fehlerkorrektur allein nicht geschlossen werden kann. Die vorliegende Erfindung findet ebenso auf den digitalen Abgleich und auf den physikalischen Abgleich von Kondensatoren einer kapazitiven Anordnung, die für die Analog/Digital-Umsetzung verwendet wird, Anwendung.
-
Falls jedoch die Konvergenz des Prozesses für sukzessive Approximation unter allen Fehlanpassungsbedingungen geschaffen wird, kann die Fehlanpassung der Kondensatoren in einem anfänglichen Kalibrierungsschritt bestimmt werden und kann die Fehlanpassung dann während der Analog/Digital-Umsetzungsschritte digital kompensiert werden. Die digitalen Korrekturwerte, die für die Kompensation der statischen Fehlanpassung der Kondensatoren erforderlich sind, können in einem Speicher MEM gespeichert sein, der ein RAM oder ein ROM oder beispielsweise ein EEPROM sein kann. Während der Analog/Digital-Umsetzung kann die Steuerstufe dann die Korrekturwerte aus dem Speicher MEM über den Bus MEMSIG (einschließlich aller notwendiger Daten und Steuersignale) wiedergewinnen und sie zu dem Umsetzungsergebnis, das auf Kondensatoren, die nicht angepasst sind, beruht, addieren oder hiervon subtrahieren. Daher sind die digitalen Korrekturwerte von den Korrekturwerten, die für die Korrektur dynamischer Fehler gemäß dem Stand der Technik verwendet werden, verschieden, da die Korrekturwerte gemäß diesem Aspekt der Erfindung die Fehlanpassungskapazitätswerte enthalten. Die digitalen Korrekturwerte repräsentieren eine Kompensation eines statischen Fehlers statt eines oder zusätzlich zu einem dynamischen Fehler. In der Praxis werden die Fehlerkorrekturwerte dann mehr relevante Bits als für die herkömmliche Korrektur dynamischer Fehler haben, wo nur ein einziges Bit an der Fehlerkorrekturposition relevant ist. Die Bits der digitalen Korrekturwerte sind insbesondere an den höchstwertigen Positionen relevant, d. h. für jene Kondensatoren (z. B. C15 bis C10), die herkömmlich physikalisch abgeglichen werden. Falls jedoch der physikalische Abgleich nicht mehr angewendet wird, wird die Fehlanpassungskompensation durch digitale Korrektur durch Addieren oder Subtrahieren digitaler Korrekturwerte ausgeführt. Die Änderungen an den herkömmlichen Analog/Digital-Umsetzern sind nur geringfügig, da ein Addierer und ein Speicher für die herkömmliche Korrektur dynamischer Fehler bereits vorhanden sein können.
-
Ein zweiter Fehlerkorrekturschritt kann mit Korrekturkondensatoren C6U, C6D ähnlich wie im Fehlerkorrekturschritt mit C10U, C10D ausgeführt werden. Der zweite Fehlerkorrekturschritt kann nach dem Approximationsschritt in Bezug auf C6 ausgeführt werden und kann seinen eigenen Beitrag zur Konvergenz haben.
-
Mit dem SUBDAC kann als eine optionale Verbesserung des SAR-ADC gemäß der Erfindung ein Feinabstimmkondensator CA1 gekoppelt sein. Der Beitrag der Spannungsänderung an dem gemeinsamen Knoten des Feinabstimmkondensators kann nur ein Bruchteil des Beitrags des Kondensators, der einem LSB entspricht, sein. Der Kapazitätswert von CA1 kann dann nur ein Bruchteil des Kapazitätswerts des kleinsten Kondensators C0 des CDAC sein. Der Kondensator CA1 wird als ein Feinabstimmkondensator verwendet, um eine zusätzliche Genauigkeit des SAR-ADC zu schaffen. Zusätzlich zu dem einzelnen Feinabstimmkondensator CA1 können mehrere Feinabstimmkondensatoren vorgesehen sein, die dann eine weitere Erweiterung der digitalen Korrekturwerte zur Folge haben. Dies kann eine weitere Zunahme der internen Präzision des ADC schaffen. Die digitalen Ausgangswörter DOUT können nicht erweitert werden.
-
Die Aspekte der vorliegenden Erfindung beziehen sich nicht nur auf den physikalischen Abgleich (Kalibrierung) von Kondensatoren, sondern ebenso auf die digitale Kompensation der Fehlanpassung unter den obigen Bedingungen.
-
Der Komparator COMP wird auf eine bestimmte Spannung gesetzt, indem die Eingangsknoten VCN und VCP über Halteschalter SHN und SHP auf eine mittlere Spannung VMID (VMID kann Masse GND sein) geschaltet werden. Dieser Schritt wird vor einem Umsetzungszyklus ausgeführt. Die Halteschalter SHN und SHP injizieren eine bestimmte Ladung in die Knoten VCN und VCP, wenn sie geöffnet werden. Diese Ladungsmenge kann mehreren LSBs des Analog/Digital-Umsetzers entsprechen. Der Fehler aufgrund der Ladungsinjektion muss während der Kalibrierung in Übereinstimmung mit den Aspekten und Ausführungsformen der Erfindung in Betracht gezogen werden.
-
Um die Beschreibung der Kalibrierungsprozedur zu vereinfachen, gibt die folgende Tabelle die Korrespondenz zwischen Kapazitätswerten, Bits des digitalen Ausgangssignals DOUT (digitales Ausgangswort) des Analog/Digital-Umsetzers und dem jeweiligen Gewicht oder Wert jedes Bits an:
Die Halteschalter SHN und SHP werden durch ein Steuersignal SA gesteuert, das von der Steuerstufe CNTL ausgegeben wird.
-
-
2 zeigt einen vereinfachten Ablaufplan der Kalibrierungsprozedur gemäß Aspekten der Erfindung. Nach dem Zurücksetzen (Schritt S1) wird im Schritt S2 in die Kalibrierungsbetriebsart eingetreten. Der Parameter i wird auf 0 gesetzt und der Parameter X gibt den jeweiligen zu kalibrierenden Kondensator an. N ist die Anzahl von Umsetzungszyklen. In diesem Beispiel ist der zu kalibrierende Kondensator CX. Im Schritt S3 wird die Eingangsspannung VIN von den mehreren Kondensatoren CDAC entkoppelt.
-
Die Summe der digitalen Ausgänge DOUT während der Kalibrierung wird in Variablen CALIB1 und CALIB2 gespeichert, die im Schritt S3 auf 0 gesetzt werden. Im Schritt S5 wird ein Kalibrierungsumsetzungszyklus für den Kondensator CX ausgeführt. Dieser Kalibrierungszyklus wird genauer mit Bezug auf 3 und 5 erläutert. Im Schritt S6 wird das digitale Ausgangssignal DOUT des Analog/Digital-Umsetzers nach dem Kalibrierungsumsetzungszyklus des Schrittes S5 zu dem Kalibrierungsparameter CALIB1 addiert. Im Schritt S7 wird ein Referenzumsetzungszyklus für den Kondensator CX ausgeführt. Die Prozedur des Referenzumsetzungszyklus wird genauer mit Bezug auf 4 und 6 erläutert. Im Schritt S8 wird das digitale Ausgangssignal DOUT des Analog/Digital-Umsetzers nach dem Referenzumsetzungszyklus zu dem Kalibrierungsparameter CALIB2 addiert. Im Schritt S9 wird der Parameter um 1 erhöht. Der Parameter i wird dann mit dem Parameter N verglichen, der die maximale Anzahl von Zyklen für die Kalibrierung angibt. Im Schritt S10 wird entschieden, ob diese maximale Anzahl N von Zyklen erreicht ist. Falls i = N, wird die Kalibrierungsschleife, die die Schritte S5 bis S10 enthält, verlassen und wird der Kalibrierungswert CALIB im Schritt S11 berechnet. Diese Berechnung enthält gewöhnlich das Subtrahieren des Kalibrierungswerts CALIB2 der Referenzumsetzungszyklen von dem Kalibrierungswert CALIB1 der Kalibrierungsumsetzungszyklen. Die jeweiligen Werte müssen durch die Anzahl von Zyklen N dividiert werden. Eine bestimmte Konstante CONST kann addiert werden, falls Kondensatoren für die Korrektur dynamischer Fehler verwendet werden. Im Schritt S12 kann der Kondensator CX dann anhand des Wertes CALIB kalibriert werden. Im Schritt S13 wird der nächste Kondensator (nächster Kondensator CX + 1) durch Erhöhen des Parameters X um 1 gewählt. Im Schritt S14 wird entschieden, ob der jeweilige Kondensator für das MSB (MAX, in dieser Ausführungsform MAX = 15) erreicht ist. Falls X = MAX, ist die Kalibrierungsprozedur abgeschlossen und wird die Kalibrierungsbetriebsart (oder DNL-Messbetriebsart) verlassen. Falls der Parameter X gleich oder kleiner als MAX ist, wird der nächste Kalibrierungszyklus mit einem weiteren Kondensator begonnen.
-
Die Kalibrierung wird mit dem Kondensator begonnen, der die geringste Wertigkeit der Kondensatoren, die eine Kalibrierung erfordern, hat.
-
3 zeigt einen vereinfachten Ablaufplan eines Kalibrierungsumsetzungszyklus in einem Analog/Digital-Umsetzer, der Kondensatoren für die Korrektur dynamischer Fehler besitzt. Im Schritt S15 wird die Referenzspannung VREF+ am Kondensator CX abgetastet. Der Kondensator CYD für die Korrektur dynamischer Fehler ist ebenfalls mit VREF+ gekoppelt. CYU ist mit VREF– gekoppelt. Nachdem die Kondensatoren CYD und CYU mit VREF+ und VREF– gekoppelt worden sind, bleiben sie in den jeweiligen Positionen. Während der Umsetzung kann CYD verwendet werden, um eine negative Spannungsstufe am Komparatoreingang (d. h. dem gemeinsamen Knoten) zu schaffen, und kann CYU verwendet werden, um an den Komparatoreingang eine positive Spannungsstufe anzulegen. Um die Spannung am gemeinsamen Knoten zu verringern, muss CYU mit VREF+ gekoppelt werden (die positive Referenzspannung abtasten) und kann dann nach dem Abtasten zu VREF– geschaltet werden (d. h. nachdem die Halteschalter SHN, SHP getrennt worden sind). Während des nachfolgenden regulären Umsetzungszyklus können die Kondensatoren CYD und CYU in Übereinstimmung mit der normalen Korrektur dynamischer Fehler verwendet werden. Im Schritt S17 wird eine vollständige Analog/Digital-Umsetzung gemäß einer sukzessiven Approximation ausgeführt. Mit anderen Worten, alle Kondensatoren von CMSB zu CLSB (von dem Kondensator mit der höchsten Wertigkeit zu dem Kondensator mit der niedrigsten Wertigkeit) sind entsprechend dem Standardschema für sukzessive Approximation entweder mit VREF– oder mit VREF+ gekoppelt. Das Ausgangssignal DOUT des Analog/Digital-Umsetzers wird dann gespeichert oder, mit anderen Worten, in das Register SAR für sukzessive Approximation aufgenommen. Im Schritt S6 wird der digitale Ausgangswert DOUT zu der Kalibrierungsvariable CALIB1 addiert, wie in 2 gezeigt ist.
-
4 zeigt einen vereinfachten Ablaufplan eines Referenzumsetzungszyklus des Schrittes S7, der in 2 gezeigt ist. Während dieses Umsetzungszyklus ist es wichtig, dass CX (das entsprechende Bit für CX) gesetzt ist. Folglich wird eine Referenzspannung VREF am Kondensator CX abgetastet. Der Kondensator CYU für die Korrektur dynamischer Fehler sollte nun VREF– abtasten und nach dem Abtasten zu VREF+ schalten (nachdem die Halteschalter geöffnet = getrennt worden sind) und sollte CYD mit VREF+ verbunden werden. Das Setzen des Kondensators für die Korrektur dynamischer Fehler im Schritt S20 ist zu dem Setzen des Kondensators für die Korrektur dynamischer Fehler im Schritt S16, der in 3 gezeigt ist, hinsichtlich seiner Wirkung auf die Spannungsänderung am gemeinsamen Knoten entgegengesetzt. Im Schritt S21 wird eine vollständige Analog/Digital-Umsetzung mit sukzessiver Approximation mit dem Analog/Digital-Umsetzer ausgeführt. Im Schritt S22 wird das Ausgangssignal DOUT bereitgestellt, das dann zu dem Kalibrierungsparameter CALIB2 addiert wird, wie im Schritt S8 von 2 gezeigt ist. Während des Referenzumsetzungszyklus sollte der Kondensator CX (sein entsprechendes Bit) gesetzt bleiben. Das bedeutet, dass der Kondensator CX mit der Referenzspannung gekoppelt bleibt.
-
Die in den Ablaufplänen von 2, 3 und 4 gezeigte Prozedur überwindet mehrere Probleme, die mit der Selbstkalibrierung (Messung der Fehlanpassung) gemäß Aspekten der Erfindung in Beziehung stehen. Bei Verwendung der Prozedur gemäß der Erfindung und gemäß 2 bis 4 wird der Versatz der Halteschalter SHN und SHP beseitigt und wird die Wirkung (d. h. der Spannungspegel des gemeinsamen Knotens) der durch den ersten Kondensator CX abgetasteten Ladung um einen geringen Betrag verringert, wodurch die Information der Anpassung des jeweiligen Kondensators CX, die für die Kalibrierung nützlich ist, wiedergegeben wird.
-
Gemäß einem veranschaulichenden Beispiel kann die elektronische Vorrichtung gemäß der Erfindung einen 16-Bit-Analog/Digital-Umsetzer umfassen. Der Analog/Digital-Umsetzer kann dann die Referenzspannung VREF+ am Kondensator C10 (X = 10) abtasten. Der entsprechende Bitwert beträgt dann 1024 (BIT10 = 1024). Das Bitmuster von DOUT wäre dann 0000 0100 0000 0000. Um die Spannung am gemeinsamen Knoten VCN, die durch die bei C10 abgetastete Ladung bedingt ist, zu reduzieren, werden die Fehlerkorrekturkondensatoren C6D und C6U mit den Referenzspannungspegeln VREF+ und VREF– ähnlich wie in der oben beschriebenen Weise für die Kondensatoren CYD und CYU gekoppelt. Der Bitwert von C6D ist gleich C6, der 64 ist. Die Kondensatoren C6D, D6U und C6 besitzen Kapazitätswerke und eine Wertigkeit, die so klein ist, dass für diese Kondensatoren keine Kalibrierung oder kein Abgleich erforderlich ist, um eine ausreichende Präzision zu erzielen. Das bedeutet, dass das entsprechende Bitmuster des idealen Ausgangsworts DOUT gleich 0000 0011 1100 0000 wäre. Daher wird ein Wert von BIT10 + BITC6D abgetastet, der 960 (1024 – 64 = 960) entspricht. Der Wert 1024 für Bit 10 ist der ideale Wert. Der Wert kann auch 1028 oder irgendein anderer Wert sein, der von dem idealen Wert 1024 abweicht. Für die folgende Beschreibung wird jedoch angenommen, dass der Wert gleich 1024 ist. In dem Referenzumsetzungszyklus ist der Fehlerkorrekturkondensator so gekoppelt, dass er zu einer Spannungsänderung am gemeinsamen Knoten VCN beiträgt, die zu der Spannungsänderung in dem Kalibrierungsumsetzungszyklus entgegengesetzt ist. In der in 1 gezeigten Ausführungsform bedeutet dies, dass C6U mit einem Referenzspannungspegel VREF+ gekoppelt ist. Ohne jegliche Fehlanpassung wäre das Ergebnis der Umsetzung gleich 1088 (1024 + 64 = 1088). Der Versatz der Halteschalter SHN und SHP ist in beiden Umsetzungszyklen, d. h. in dem Kalibrierungsumsetzungszyklus und in dem Referenzumsetzungszyklus, enthalten. Das bedeutet, dass das Ergebnis des Kalibrierungsumsetzungszyklus, das in dem digitalen Ausgangswort DOUT enthalten ist, gleich CALIB1 = BIT10 – 64 + OFFSET. Das Ergebnis des Referenzumsetzungszyklus, das in dem digitalen Ausgang des digitalen Ausgangs DOUT des Analog/Digital-Umsetzers enthalten ist, ist CALIB2 = 1024 + 64 + OFFSET. Die Fehlanpassung des Kondensators C10 kann dann folgendermaßen berechnet werden: CALIB1 – CALIB2 + 2·64 = (BIT10 – 64 + OFFSET) – (1024 + 64 + OFFSET) + 2·64 = BIT10 – 1024.
-
Der Wert 1024 Ist der Soll-Wert für den Kondensator C10. Die Differenz zwischen dem Ist-Wert DET10 (einschließlich Fehlanpassung) und dem idealen Wert 1024 (kann unterschiedlich sein) gibt die Fehlanpassung an. Diese Prozedur wird für alle Kondensatoren C11 bis C15 mit einer höheren Wertigkeit C10 wiederholt. Die entsprechenden Werte in der obigen Formel können aus der obigen Tabelle abgeleitet werden.
-
5 zeigt einen vereinfachten Ablaufplan eines Kalibrierungsumsetzungszyklus ohne Korrektur dynamischer Fehler. Diese Prozedur kann nützlich sein, falls in einem Analog/Digital-Umsetzer keine Kondensatoren für die Korrektur dynamischer Fehler verfügbar sind. Die Kondensatoren für die Korrektur dynamischer Fehler schaffen eine Redundanz für die Analog/Digital-Umsetzungsprozedur. Diese Art Redundanz kann auch durch andere Mechanismen geschaffen werden, die ebenfalls für die Aspekte der Erfindung verwendet werden können. Im Schritt S23 wird die Referenzspannung am Kondensator CX abgetastet. Im Schritt S24 erfolgt das jeweilige Setzen des Kondensators CX und aller Kondensatoren mit höherer Wertigkeit. In dieser Ausführungsform werden die Bits BIT15 bis BIT10 (CMSB bis CX) auf 0 (VALUE2) gesetzt. Im Schritt S25 wird mit dem Analog/Digital-Umsetzer ein teilweiser Analog/Digital-Umsetzungszyklus mit sukzessiver Approximation ausgeführt. Dieser teilweise Umsetzungszyklus wird nur mit Kondensatoren ausgeführt, deren Wertigkeit geringer als jene des Kondensators CX ist. Das bedeutet, dass die Kondensatoren CX-1 bis C0 (C9 bis C0) zu den jeweiligen Referenzspannungen geschaltet werden. Im Schritt S26 wird das Ergebnis der Umsetzung als digitales Ausgangssignal DOUT bereitgestellt, DOUT wird dann zu CALIB1 addiert, wie oben beschrieben worden und in 2 gezeigt ist.
-
6 zeigt einen vereinfachten Ablaufplan eines Referenzumsetzungszyklus ohne Kondensatoren für die Korrektur dynamischer Fehler. Die Referenzspannung VREF wird am Kondensator CX im Schritt S27 abgetastet. Im Schritt S28 werden die jeweiligen Bits der Kondensatoren CMSB bis CX + 1 auf VALUE2 gesetzt. In diesem Beispiel ist VALUE2 gleich 0. Das Bit für den Kondensator CX (BITx) wird auf VALUE1 gesetzt, das in diesem Beispiel gleich 1 ist. Im Schritt S29 wird ein Teilumsetzungszyklus mit Kondensatoren ausgeführt, deren Wertigkeit niedriger als CX ist. Dies sind die Kondensatoren C9 bis C0. Der Ausgangswert des Umsetzungszyklus wird dann in das Ausgangssignal DOUT des Analog/Digital-Umsetzers aufgenommen und wie in 2 gezeigt weiter verarbeitet.
-
In einem veranschaulichenden Beispiel für die in
5 und
6 gezeigten Prozeduren können die folgenden Setzungen verwendet werden:
-
Der Wert der ersten Umsetzung ist dann CALIB1 = BIT10 + OFFSET. Das Ergebnis der zweiten Umsetzung ist CALIB2 = 1024 + OFFSET. Die Fehlanpassung von C10 kann dann folgendermaßen berechnet werden: CALIB1 – CALIB2 = (BIT10 + OFFSET) – (1024 + OFFSET) = BIT10 – 1024, wobei CONST = 0. Das Ergebnis entspricht dem Ergebnis, das mit den in 3 und 4 gezeigten Prozeduren erhalten wird. Es ist jedoch nicht notwendig, in dem in 2 gezeigten Schritt S11 einen konstanten Versatz CONST zu addieren.
-
Der Nachteil der zweiten Ausführungsform der Erfindung besteht darin, dass er die Änderung der Standardumsetzungsprozedur in dem Analog/Digital-Umsetzer erfordert, da nur niedrigerwertige Kondensatoren des Analog/Digital-Umsetzers in dem Umsetzungszyklus verwendet werden.
-
Falls die jeweiligen Referenzumsetzungszyklen und Kalibrierungsumsetzungszyklen mehrmals wiederholt werden, kann die Auflösung des Kalibrierungswerts CALIB erhöht werden (durch Mittelwertbildung wird nicht korreliertes Rauschen unterdrückt). Falls die Anzahl von Wiederholungen N = 100 ist, kann eine Genauigkeit von etwa 0,1 LSB erreicht werden, wenn angenommen wird, dass das Rauschen etwa 1 LSB beträgt. Der Analog/Digital-Umsetzer gemäß der Erfindung kann beispielsweise konfiguriert sein, um 1 MSPS (Megaabtastungen pro Sekunde) zu schaffen. Für diese Analog/Digital-Umsetzungsrate sind lediglich etwa 200 μs (= 2·100·1 μs) erforderlich (zuzüglich eines bestimmten Aufwands zum Schreiben des im Voraus festgelegten Musters in den SAR-ADC), um die Größe des jeweiligen zu kalibrierenden Kondensators zu messen. Die elektronische Vorrichtung kann lediglich durch Hinzufügen eines Registerbits für die Aktivierung der Kalibrierungsbetriebsart ausgelegt sein, in der ein bestimmtes Bitmuster in das Register für sukzessive Approximation gescannt wird. Falls beispielsweise Flipflops für das Register (SAR) für sukzessive Approximation verwendet werden, können diese Flipflops in Scan-Flipflops geändert werden, die durch Koppeln von Multiplexern mit den Flipflops des SAR implementiert werden können. Falls ein Bitmuster geladen wird, werden die Flipflops in einer Kette verbunden. Ein einfaches Steuerbit oder ein externer Anschlussstift der elektronischen Vorrichtung kann dann verwendet werden, um die Funktion zum Messen der differentiellen Nichtlinearität zu aktivieren.
-
Obwohl die Erfindung oben mit Bezug auf bestimmte Ausführungsformen beschrieben worden ist, ist sie nicht auf diese Ausführungsform eingeschränkt, wobei dem Fachmann zweifellos weitere Alternativen deutlich werden, die im Schutzbereich der Erfindung, der beansprucht wird, liegen.
