DE10027349A1

DE10027349A1 - Umlauf-A/D-Wandler

Info

Publication number: DE10027349A1
Application number: DE10027349A
Authority: DE
Inventors: Masakiyo Horie
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-06-01
Filing date: 2000-06-02
Publication date: 2001-01-18
Anticipated expiration: 2020-06-03
Also published as: JP3458812B2; US6320530B1; DE10027349B4; JP2001053610A

Abstract

Nachdem ein zweiter (d. h. ein zweiter Schritt) A/D-Wandlungscode n2 von einer A/D-Wandlungsschaltung 1 erzeugt worden ist, wird ein Schalter S10 ausgeschaltet und wird ein Schalter S11 eingeschaltet, so daß ein Operationsverstärker 3 und eine Kondensator CF als eine Halteschaltung zusammenarbeiten. Gruppierte Kondensatoren C0 bis C7 werden auf der Grundlage einer Ausgangsspannung des Operationsverstärkers 3 geladen. Als nächstes werden Schalter S11 und S12 ausgeschaltet und werden Schalter S13 und S15 eingeschaltet, um die elektrische Ladung des Kondensators CF auf 0 zu initialisieren und um einen Kondensator CIN auf einen vorbestimmten Pegel (= V1 + VOFF) zu laden, wobei VOFF eine Versatzspannung des Operationsverstärkers 3 ist. Nachfolgend werden Schalter S13 und S15 ausgeschaltet und wird der Schalter S12 eingeschaltet. Dann wird der Schalter S10 eingeschaltet und werden Schalter S0 und S7 zu einem Referenzspannungsanschluß 2 oder zu einem Masseanschluß GND geschaltet, um dadurch eine Ladungsneuverteilung durchzuführen.

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft einen Umlauf-A/D- Wandler, der imstande ist, die A/D-Wandlungsverarbeitung durchzuführen, die nicht weniger als drei Schritte beinhal tet.

Wie es in der Japanischen Patentveröffentlichung Nr. 6- 83069 oder in dem IEEE Journal of Solid-state Circuits, Bd. 25, Nr. 6, Dezember 1990, Seiten 1328-1338 offenbart ist, ist einer dieser Art von Umlauf-A/D-Wandlern ein soge nannter 2-Schritt-Umlauf-A/D-Wandler, welcher eine Konden satorgruppenschaltung (d. h. eine Gruppe von Kondensatoren), einen Operationsverstärker, einen zwischen den Eingangs- und Ausgangsanschlüssen des Operationsverstärkers ange schlossenen Kondensator und eine A/D-Wandlungsschaltung ei nes parallelen Typs beinhaltet.

Fig. 11 zeigt eine Schaltungsanordnung eines 2-Schritt- Umlauf-A/D-Wandlers. Eine A/D-Wandlungsschaltung 1 eines parallelen Typs weist einen Eingangsanschluß auf, der über einen Schalter S8 selektiv mit einem Signaleingangsanschluß 2 oder einem Ausgangsanschluß eines Operationsverstärkers 3 verbindbar ist. Eine Kondensatorgruppenschaltung 4 weist eine Mehrzahl von gruppierten Kondensatoren C0 bis C7 auf, welche Sammelelektroden aufweisen, die jeweils mit einer Sammelleitung 5 verbunden sind. Die gruppierten Kondensato ren C0 bis C7 weisen Nicht-Sammelelektroden auf, die über Schalter C0 bis C7 jeweils mit einem des Eingangsanschlus ses der A/D-Wandlungsschaltung 1, eines Referenzspannungs anschlusses 6 und eines Masseanschlusses GND verbindbar sind. Der Operationsverstärker 3 weist einen invertierenden Eingangsanschluß auf, der mit der Sammelleitung 5 verbunden ist. Ein Kondensator CF und ein Schalter S9 sind zwischen den Eingangs- und Ausgangsanschlüssen des Operationsver stärkers 3 zueinander parallel geschaltet.

Bei dieser Schaltungsanordnung führt die A/D-Wandlungs schaltung 1 eine A/D-Wandlung eines ersten Schritts in ei nem Zustand durch, bei dem der Schalter S8 mit dem Ein gangsanschluß der A/D-Wandlungsschaltung 1 verbunden ist, während die Schalter S0 bis S7 jeweils mit dem Eingangsan schluß der A/D-Wandlungsschaltung 1 verbunden sind und der Schalter S9 eingeschaltet ist.

Nachdem die A/D-Wandlung des ersten Schritts beendet ist, wird der Schalter S9 ausgeschaltet. Jeweilige Schalter S0 bis S7 werden in Übereinstimmung mit einem A/D-Wand lungscode, der sich aus der A/D-Wandlung des ersten Schritts ergibt, entweder zu dem Referenzspannungsanschluß 6 oder dem Masseanschluß 6 geschaltet. Als ein Ergebnis er zeugt der Operationsverstärker 3 eine Ausgangsspannung, die gleich einer Restspannung des A/D-Wandlungsergebnisses des ersten Schritts ist. Dann wird der Schalter S8 zu dem Aus gangsanschluß des Operationsverstärkers 3 geschaltet. Die A/D-Wandlungsschaltung 1 führt eine A/D-Wandlung eines zweiten Schritts durch. Ein Addierer 7 addiert den A/D- Wandlungscode des ersten Schritts und den A/D-Wandlungscode des zweiten Schritts, um dadurch ein A/D-Wandlungsausgangs signal zu erzeugen, das eine Auflösung aufweist, die höher als die der A/D-Wandlungsschaltung 1 ist.

Gemäß dem zuvor beschriebenen herkömmlichen 2-Schritt- Umlauf-A/D-Wandler dehnen sich die Schaltungsabmessung der A/D-Wandlungsschaltung 1 und der Kondensatorgruppenschal tung 4 proportional zu der Steigerung einer Auflösung (d. h. einer Bitanzahl) aus. Die führt zu einer unerwünschten Er höhung der Chipabmessung.

KURZFASSUNG DER ERFINDUNG

Um den erforderlichen Auflösungspegel in jedem Schritt zu verringern, ist es wirkungsvoll, den zuvor beschriebenen herkömmlichen 2-Schritt-A/D-Wandler durch einen Umlauf-A/D- Wandler zu ersetzen, der imstande ist, die A/D-Wandlungs verarbeitung durchzuführen, die nicht weniger als drei Schritte beinhaltet. Zusätzlich zu der Chipabmessung wird eine Aufnahme von elektrischer Leistung stark verringert werden.

Wenn der zuvor beschriebene herkömmliche 2-Schritt-A/D- Wandler direkt verwendet wird, um den dritten und nachfol gende Wandlungsvorgänge durchzuführen, wird nach einem Ver binden des Ausgangsanschlusses des Operationsverstärkers 3 mit den Nicht-Sammelanschlüssen der gruppierten Kondensato ren C0 bis C7 über die Schalter S0 bis S7 eine elektrische Ladung des Kondensators CF zu den gruppierten Kondensatoren C0 bis C7 übertragen. Dies wird eine unerwünschte Änderung des Ausgangsspannungspegels des Operationsverstärkers 3 verursachen.

Um dieses Problem zu beseitigen, kann es wirkungsvoll sein, eine Abtast-und-Halte-Schaltung vorzusehen, die mit dem Ausgangsanschluß des Operationsverstärkers 3 verbunden ist. In diesem Fall hält die Abtast-und-Halte-Schaltung die Ausgangsspannung des Operationsverstärkers 3. Eine Ladungs einstellung für die gruppierten Kondensatoren C0 bis C7 wird auf der Grundlage des von der Abtast-und-Halte-Schal tung gehaltenen Spannungswerts durchgeführt.

Jedoch ist ein Vorsehen der Abtast-und-Halteschaltung darin nicht vorteilhaft, daß ein Fehler von der Abtast-und- Halte-Schaltung neu erzeugt wird. Zum Beispiel wird ein Fehler der Abtast-und-Halte-Schaltung aus einer Versatz spannung eines Operationsverstärkers abgeleitet, welcher als eine wesentliche Schaltungskomponente der Abtast-und- Halte-Schaltung dient. Der derart erzeugte Fehler wird durch das Wiederholen von Schritten der Wandlungsverarbei tung kummulativ aufsummiert. Als ein Ergebnis wird der sich ergebende Wandlungsfehler groß werden. Andererseits ist es im allgemeinen für Hersteller schwierig, einen derartigen Wandlungsfehler bei einer früheren Stufe (zum Beispiel in der Entwurfsstufe der Schaltung) vorherzusagen. Weiterhin dehnt ein Vorsehen der Abtast-und-Halte-Schaltung die Schaltungsabmessung aufgrund von zusätzlichen Schaltungs komponenten (z. B. des Operationsverstärkers und des Halte kondensators), die die Abtast-und-Halte-Schaltung bilden, aus. Demgemäß erhöht sich die Chipabmessung entsprechend und die Aufnahme von elektrischer Leistung erhöht sich ebenso.

Im Hinblick auf das Vorhergehende ist es eine Aufgabe der vorliegenden Erfindung, einen neuen Umlauf-A/D-Wandler zu schaffen, welche eine kompakte Chipabmessung aufweist und imstande ist, die A/D-Wandlungsverarbeitung durchzufüh ren, die nicht weniger als drei Schritte beinhaltet.

Um diese und andere verwandte Aufgaben zu lösen, weist ein Umlauf-A/D-Wandler der vorliegenden Erfindung eine A/D- Wandlungsschaltung und eine Kondensatorgruppenschaltung auf, die eine Mehrzahl von gruppierten Kondensatoren auf weist. Jeder gruppierte Kondensator weist eine Sammelelek trode, die mit einer Sammelleitung verbunden ist, und eine Nicht-Sammellektrode auf, die als Reaktion auf ein Wand lungsergebnis der A/D-Wandlungsschaltung entweder mit einer ersten Referenzspannungsleitung oder einer zweiten Refe renzspannungsleitung verbindbar ist. Ein Operationsverstär ker weist einen Eingangsanschluß auf, der mit der Sammel leitung verbunden ist. Ein Integrationskondensator ist zwi schen dem Eingangsanschluß und einem Ausgangsanschluß des Operationsverstärkers angeschlossen. Eine Integrations-Ini tialisierungsschaltung ist zum Initialisieren des Integra tionskondensators vorgesehen. Eine Schaltungsanordnung ist zum Eingeben einer Ausgangsspannung des Operationsverstär kers in die A/D-Wandlungsschaltung und in die Nicht-Sammel elektroden der gruppierten Kondensatoren vorgesehen. Ein erstes Schaltnetz ist zwischen der Sammelleitung und dem Eingangsanschluß des Operationsverstärkers vorgesehen. Fer ner ist ein zweites Schaltnetz zwischen der Sammelleitung und der ersten Referenzspannungsleitung vorgesehen.

Gemäß dem Umlauf-A/D-Wandler der vorliegenden Erfindung wird bei einer A/D-Wandlung eines dritten oder nachfolgen den Schritts eine Ladungseinstellung von jedem gruppierten Kondensator auf der Grundlage der Ausgangsspannung des Ope rationsverstärkers durch Schließen des zweiten Schaltnetzes in einem Zustand, in dem das erste Schaltnetz geöffnet ist, durchgeführt und wird dann der Integrationskondensator durch die Integrations-Initialisierungsschaltung initiali siert.

Bei dieser Schaltungsanordnung wird es durch Öffnen des ersten Schaltnetzes, das zwischen der Sammelleitung und dem Eingangsanschluß des Operationsverstärkers vorgesehen ist, möglich, den Operationsverstärker als eine Halteschaltung wirken zu lassen. Weiterhin wird es, da das zweite Schalt netz zwischen der Sammelleitung und der ersten Referenz spannungsleitung vorgesehen ist, möglich, die Ladungsein stellung der gruppierten Kondensatoren durch Schließen des zweiten Schaltnetzes auf der Grundlage der Ausgangsspannung des Operationsverstärkers durchzuführen, auch wenn das er ste Schaltnetz geöffnet ist.

In den dritten und nachfolgenden Schritten der Wand lungsverarbeitung ist es notwendig, die Ladungseinstellung der gruppierten Kondensatoren und das Initialisieren des Integrationskondensators auf der Grundlage des Prinzips der Ladungsneuverteilung als eine Vorverarbeitung zum Erzielen der Restspannung bezüglich des Wandlungsergebnisses der A/D-Wandlungsschaltung durchzuführen.

Gemäß der Anordnung der vorliegenden Erfindung wirkt der Operationsverstärker als eine Halteschaltung, wenn das erste Schaltnetz geöffnet ist. In diesem Zustand ist das zweite Schaltnetz geschlossen, um die Ladungseinstellung für jeden gruppierten Kondensator durchzuführen. Dann ini tialisiert die Integrations-Initialisierungsschaltung den Integrationskondensator. Als ein Ergebnis wird es möglich, die Umlauf-A/D-Wandlungsverarbeitung zu verwirklichen, die mindestens erste bis dritte Schritte beinhaltet.

Weiterhin bringt ein Verwenden des Operationsverstär kers, der mit dem Integrationskondensator verbunden ist, als eine Halteschaltung darin eine hervorragende Wirkung her vor, daß das A/D-Wandlungsergebnis genau erzielt wird, ohne einen neuen Fehler zur Folge zu haben. Weiterhin ist, da die Komponentenabmessung der hinzugefügten Schaltnetze ver hältnismäßig klein ist, die Chipabmessung kompakt und die elektrische Leistungsaufnahme kann auf einen kleinen Wert gedrückt werden.

Gemäß bevorzugten Ausführungsbeispielen der vorliegen den Erfindung ist die Integrations-Initialisierungsschal tung durch ein Integrations-Initialisierungsschaltnetz ge bildet, das parallel zu dem Integrationskondensator ge schaltet ist. Der Integrationskondensator wird durch Schließen des Integrations-Initialisierungsschaltnetzes in einem Zustand initialisiert, in dem die ersten und zweiten Schaltnetze geöffnet sind. Daher wird das Initialisieren des Integrationskondensators in dem Zustand durchgeführt, in dem der elektrische Ladungspegel jedes gruppierten Kon densators unverändert ist.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung ist ein Versatz-Kompensationskondensator zwischen dem Eingangsanschluß des Operationsverstärkers und einem gemeinsamen Verbindungspunkt von einem Anschluß des ersten Schaltnetzes und von einem Anschluß des Integra tionskondensators angeordnet und ist eine Versatzkompensa tionsspannungs-Ladeschaltung zum Laden des Versatz-Kompen sationskondensators auf einen Versatzkompensationsspan nungspegel vorgesehen. Bei dieser Schaltungsanordnung ist der Eingangsanschluß des Operationsverstärkers über den Versatz-Kompensationskondensator, dessen Spannungspegel auf dem Versatzkompensationsspannungspegel gehalten wird, (und das erste Schaltnetz) mit der Sammelleitung verbunden. Da her kann die Versatzspannung des Operationsverstärkers durch die Versatzkompensationsspannung während der Ladungs neuverteilung ausgelöscht werden. Es wird möglich, zu ver hindern, daß sich der Spannungspegel der Sammelleitung auf grund der Versatzspannung des Operationsverstärkers ändert. Der Wandlungsfehler wird verringert.

Gemäß bevorzugten Ausführungsbeispielen der vorliegen den Erfindung weist die Integrations-Initialisierungsschal tung ein erstes Integrations-Initialisierungsschaltnetz, das zwischen dem anderen Anschluß des Integrationskondensa tors und dem Ausgangsanschluß des Operationsverstärkers an geschlossen ist, ein zweites Integrations-Initialisierungs schaltnetz, das zwischen dem anderen Anschluß des Integra tionskondensators und der ersten Referenzspannungsleitung angeschlossen ist, und ein drittes Integrations-Initiali sierungsschaltnetz auf, das zwischen dem einen Anschluß des Integrationskondensators und der ersten Referenzspannungs leitung angeschlossen ist. Ferner weist die Versatzkompen sationsspannungs-Ladeschaltung ein Kompensationsladeschalt netz auf, das zwischen den Eingangs- und Ausgangsanschlüs sen des Operationsverstärkers angeschlossen ist. Bei dieser Schaltungsanordnung sind die beiden Enden des Integrations kondensators über die zweiten bzw. dritten Integrations- Initialisierungsschaltnetze mit der ersten Referenzspan nungsleitung verbindbar. Daher kann das Initialisieren des Integrationskondensators durch Schließen der zweiten und dritten Integrations-Initialisierungsschaltnetze durchge führt werden. Weiterhin kann der Versatz-Kompensationskon densator durch Schließen des Kompensationsladeschaltnetzes und (des dritten Integrations-Initialisierungsschaltnetzes) auf den Versatzkompensationsspannungspegel geladen werden.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung werden ein Initialisieren des Integra tionskondensators und ein Laden des Versatz-Kompensations kondensators durch Schließen des Kompensationsladeschalt netzes und der zweiten und dritten Integrations-Initiali sierungsschaltnetze, während das erste Integrations-Initia lisierungsschaltnetz geöffnet wird, in einem Zustand durch geführt, in dem die ersten und zweiten Schaltnetze geöffnet sind. Bei dieser Schaltungsanordnung kann die in dem Inte grationskondensator gespeicherte elektrische Ladung durch Schließen des Kompensationsladeschaltnetzes und der zweiten und dritten Integrations-Initialisierungsschaltnetze ini tialisiert werden. Die sammelleitungsseitige Elektrode des Versatz-Kompensationskondensators weist einen elektrischen Potentialpegel auf, der gleich der Referenzspannung ist. Die operationsverstärkerseitige Elektrode des Versatz-Kom pensationskondensators weist ein elektrisches Potential auf, das gleich einer Summe einer Vorspannung und einer Versatzspannung des Operationsverstärkers ist. Die Summe der Vorspannung und der Versatzspannung des Operationsver stärkers wird als Versatzkompensationsspannung bezeichnet. In diesem Fall ist die in jedem gruppierten Kondensator ge speicherte elektrische Ladung unverändert, wenn die ersten und zweiten Schaltnetze geöffnet werden.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung weist die Integrations-Initialisierungs schaltung ein erstes Integrations-Initialisierungsschalt netz, das zwischen dem anderen Anschluß des Integrations kondensators und dem Ausgangsanschluß des Operationsver stärkers angeschlossen ist, und ein zweites Integrations- Initialisierungsschaltnetz auf, das zwischen dem anderen Anschluß des Integrationskondensators und der ersten Refe renzspannungsleitung angeschlossen ist. Die Versatzkompen sationsspannungs-Ladeschaltung weist ein Kompensationslade schaltnetz auf, das zwischen den Eingangs- und Ausgangsan schlüssen des Operationsverstärkers angeschlossen ist. Fer ner sind die Nicht-Sammelelektroden der gruppierten Konden satoren derart angeordnet, daß sie aufmachbar sind. Bei dieser Anordnung ist der andere Anschluß des Integrations kondensators über das zweite Integrations-Initialisierungs schaltnetz mit der ersten Referenzspannungsleitung verbind bar. Ein Anschluß des Integrationskondensators ist über die ersten und zweiten Schaltnetze mit der ersten Referenzspan nungsleitung verbindbar. Daher kann der Integrationskonden sator durch gleichzeitiges Schließen des zweiten Integra tions-Initialisierungsschaltnetzes und der ersten und zwei ten Schaltnetze initialisiert werden. Weiterhin kann der Versatz-Kompensationskondensator durch Schließen des Kom pensationsladeschaltnetzes und (der ersten und zweiten Schaltnetze) auf den Versatzkompensationsspannungspegel ge laden werden.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung werden ein Initialisieren des Integra tionskondensators und ein Laden des Versatz-Kompensations kondensators durch Schließen der ersten und zweiten Schalt netze, des Kompensationsladeschaltnetzes und des zweiten Integrations-Initialisierungsschaltnetzes, während das er ste Integrations-Initialisierungsschaltnetz geöffnet sind, in einem Zustand durchgeführt, in dem die Nicht-Sammelelek troden der gruppierten Kondensatoren geöffnet sind. Bei dieser Anordnung werden das Initialisieren des Integra tionskondensators und das Laden des Versatz-Kompensations kondensators in dem Zustand durchgeführt, in dem die nicht sammelseitigen Elektroden der gruppierten Kondensatoren ge öffnet sind. Demgemäß ist die in jedem gruppierten Konden sator gespeicherte elektrische Ladung unverändert, auch wenn die ersten und zweiten Schaltnetze geschlossen sind.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung wird der Operationsverstärker mit einer vorbestimmten Spannung vorgespannt, welche innerhalb einer Versorgungsspannung ist, die an den Operationsverstärker angelegt wird. Bei dieser Anordnung wird es möglich, einen Betrieb des Operationsverstärkers mit einem hohen Verstär kungsfaktor und einer hohen Geschwindigkeit zu verwirk lichen. Die Einschwingzeit des Operationsverstärkers kann verkürzt werden. Als ein Ergebnis kann die für die A/D- Wandlung erforderliche Zeit verringert werden. Da der Ver stärkungsfaktor hoch ist, kann der Ausgangsspannungsfehler des Operationsverstärkers verringert werden. Eine Genauig keit der A/D-Wandlung kann verbessert werden.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung ist die A/D-Wandlungsschaltung derart an geordnet, daß sie differentiell betreibbar ist. Die Konden satorgruppenschaltung, der Integrationskondensator und die Integrations-Initialisierungsschaltung bilden zusammenwir kend eine Wandlungsergebnis-Verarbeitungsschaltung auf der nichtinvertierenden Eingangsseite, welche mit einem inver tierenden Eingangsanschluß des Operationsverstärkers ver bunden ist. Eine Wandlungsergebnis-Verarbeitungsschaltung auf der invertierenden Eingangsseite, die in der Anordnung zu der Wandlungsergebnis-Verarbeitungsschaltung auf der nichtinvertierenden Eingangsseite identisch ist, ist mit einem nichtinvertierenden Eingangsanschluß des Operations verstärkers verbunden. Die Wandlungsergebnis-Verarbeitungs schaltung auf der nichtinvertierenden Eingangsseite und die Wandlungsergebnis-Verarbeitungsschaltung auf der invertie renden Eingangsseite sind differentiell betreibbar.

Gemäß den bevorzugten Ausführungsformen der vorliegen den Erfindung ist die A/D-Wandlungsschaltung derart ange ordnet, daß sie differentiell betreibbar ist. Die Kondensa torgruppenschaltung, der Integrationskondensator, die Inte grations-Initialisierungsschaltung, der Versatz-Kompensa tionskondensator und die Versatzkompensationsspannungs-La deschaltung bilden zusammenwirkend eine Wandlungsergebnis- Verarbeitungsschaltung auf der nichtinvertierenden Ein gangsseite, welche mit einem invertierenden Eingangsan schluß des Operationsverstärkers verbunden ist. Eine Wand lungsergebnis-Verarbeitungsschaltung auf der invertierenden Eingangsseite, die in der Anordnung zu der Wandlungsergeb nis-Verarbeitungschaltung auf der nichtinvertierenden Ein gangsseite identisch ist, ist mit einem nichtinvertierenden Eingangsanschluß des Operationsverstärkers verbunden. Die Wandlungsergebnis-Verarbeitungsschaltung auf der nichtin vertierenden Eingangsseite und die Wandlungsergebnis-Verar beitungsschaltung auf der invertierenden Eingangsseite sind differentiell betreibbar.

Bei dieser Anordnung sind der invertierende Eingangsan schluß und der nichtinvertierende Eingangsanschluß des Ope rationsverstärkers mit der Wandlungsergebnis-Verarbeitungs schaltung auf der nichtinvertierenden Eingangsseite bzw. der Wandlungsergebnis-Verarbeitungsschaltung auf der inver tierenden Eingangsseite verbunden, welche differentiell be treibbar sind. Daher wird es möglich, wirkungsvoll Gleichtaktrauschen zu beseitigen. Da die Schaltungsanord nung symmetrisch ist, wird es möglich, Durchleitungsfehler auszulöschen, die während des Schaltvorgangs der Schalter auftreten. Als ein Ergebnis wird die Wandlungsgenauigkeit verbessert.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung sind die gruppierten Kondensatoren in ih ren Kapazitätswerten zueinander identisch. Bei dieser An ordnung wird bezüglich der Verbindung der gruppierten Kon densatoren zu der ersten Referenzspannungsleitung oder der zweiten Referenzspannungsleitung die Verbindung von ledig lich einem gruppierten Kondensator als Reaktion auf einen Änderungsbetrag "1" in dem A/D-Wandlungscode der A/D-Wand lungsschaltung geändert. Daher wird die Ableitungsnicht linearität verbessert.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung werden Kapazitätswerte der gruppierten Kondensatoren in Form von 2ⁿ gewichtet, wobei n eine Ganz zahl ist. Bei dieser Anordnung wird es möglich, die Anzahl von Schaltern zu verringern, die zum Schalten der nicht sammelseitigen Elektroden der gruppierten Kondensatoren zu der ersten Referenzspannungsleitung oder zu der zweiten Re ferenzspannungsleitung erforderlich sind. Das Layout des Schaltnetzes wird kompakt.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung weist die A/D-Wandlungsschaltung eine Auf lösung von "m" Bits auf. Die Kapazität des Integrationskon densators ist auf 1/2^(m-1) gleich einer Summe von Kapazitä ten der gruppierten Kondensatoren festgelegt. Ferner werden insgesamt n Schritte von A/D-Wandlungswerten, die von der A/D-Wandlungsschaltung erzeugt werden, aufeinanderfolgend durch Überlappen um ein Bit und Abschneiden eines nieder wertigsten Bit addiert, um dadurch ein A/D-Wandlungsaus gangssignal zu erzeugen, das eine Auflösung von n × (m - 1) Bits aufweist. Bei dieser Anordnung ist die theoretische Spannungsbreite (d. h. ein fehlerfreier Wert) der Restspan nung, die von dem Operationsverstärker erzeugt wird, auf 1/2 einer Differenzspannungsbreite zwischen der ersten Re ferenzspannungsleitung und der zweiten Referenzspannungs leitung beschränkt. Daher wird der Ausgangsspannungsbereich des Operationsverstärkers auf 1/2 des Vollbereichs unter drückt. Demgemäß überschreitet die Ausgangsspannung, auch wenn ein Wandlungsfehler, der gleich oder kleiner als 1/2 LSB ist, in der A/D-Wandlungsschaltung 1 vorhanden ist, nicht einen Spannungsbereich der vorhergehenden Differenz spannung. Daher ist es möglich, ein letztliches A/D-Wand lungsausgangssignal zu erzielen, ohne die Ableitungsnicht linearität in dem Verbindungscodeabschnitt des Wandlungser gebnisses in jedem Schritt zu verschlechtern.

Gemäß den bevorzugten Ausführungsbeispielen der vorlie genden Erfindung ist die A/D-Wandlungsschaltung ein paral leler Typ. Bei dieser Anordnung wird es möglich, einen so genannten seriell/parallelen Umlauf-A/D-Wandler zu schaf fen, der eine Wandlungsverarbeitung mit einer hohen Ge schwindigkeit verwirklicht.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorhergehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgen den detaillierten Beschreibung ersichtlich, welche in Ver bindung mit den beiliegenden Zeichnungen zu lesen ist, in welcher:

Fig. 1 ein Stromlaufplan ist, der die Anordnung eines Umlauf-A/D-Wandlers gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 2 ein Stromlaufplan ist, der eine 3-Bit-A/D-Wand lungsschaltung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 3 ein Zeitablaufsdiagramm ist, das Betriebszeitab läufe von verschiedenen Schaltern gemäß dem ersten Ausfüh rungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 4 ein Diagramm ist, das A/D-Wandlungscodes dar stellt, die gemäß dem ersten Ausführungsbeispiel der vor liegenden Erfindung erzeugt werden;

Fig. 5 ein Stromlaufplan ist, der die Anordnung eines Umlauf-A/D-Wandlers gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 6 ein Zeitablaufsdiagramm ist, das Betriebszeitab läufe von verschiedenen Schaltern gemäß dem zweiten Ausfüh rungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 7 ein Stromlaufplan ist, der die Anordnung eines Umlauf-A/D-Wandlers gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 8 ein Zeitablaufsdiagramm ist, das Betriebszeitab läufe von verschiedenen Schaltern gemäß dem dritten Ausfüh rungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 9 ein Stromlaufplan ist, der die Anordnung eines Umlauf-A/D-Wandlers gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 10 ein Blockschaltbild ist, das eine Anordnung ei nes Mikrocomputers gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt; und

Fig. 11 ein Stromlaufplan ist, der die Anordnung eines herkömmlichen 2-Schritt-Umlauf-A/D-Wandlers zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Bevorzugte Ausführungsbeispiele der vorliegenden Erfin dung werden hier im weiteren Verlauf unter Bezugnahme auf die Zeichnung erläutert.

Erstes Ausführungsbeispiel

Ein erstes Ausführungsbeispiel der vorliegenden Erfin dung schafft einen neuen Umlauf-A/D-Wandler eines se riell/parallelen Typs, welcher hier im weiteren Verlauf un ter Bezugnahme auf die Fig. 1 bis 4 erläutert wird.

Fig. 1 zeigt eine schematische Schaltungsanordnung ei nes Umlauf-A/D-Wandlers 8, welcher unter Verwendung der CMOS-Verarbeitung hergestellt ist. Die Komponenten, die zu denjenigen identisch sind, die in Fig. 11 offenbart sind, sind mit den gleichen Bezugszeichen bezeichnet.

Genauer gesagt weist die A/D-Wandlungsschaltung 1 eines parallelen Typs eine 3-Bit-Pegelauflösung auf. Der Ein gangsanschluß der A/D-Wandlungsschaltung 1 ist über den Schalter S8 selektiv mit dem Signaleingangsanschluß 2 oder dem Ausgangsanschluß des Operationsverstärkers 3 verbind bar. Die A/D-Wandlungsschaltung 1 weist einen ersten Refe renzspannungs-Eingangsanschluß VREFP, welcher mit dem Refe renzspannungsanschluß 6 verbunden ist, der ein elektrisches Potential einer Referenzspannung Vref aufweist, und einen zweiten Referenzspannungs-Eingangsanschluß VREFM auf, wel cher mit dem Masseanschluß GND verbunden ist. Zum Beispiel ist die Referenzspannung Vref auf 5 V festgelegt. Der Opera tionsverstärker 3 arbeitet mit einer elektrischen Versor gung von einer 5 V-Energieversorgungsquelle.

Fig. 2 zeigt eine detaillierte Schaltungsanordnung der A/D-Wandlungsschaltung 1. Eine Mehrzahl von Widerständen R0 bis R7 sind zwischen den Referenzspannungs-Eingangsan schlüssen VREFP und VREFM in Reihe geschaltet. Ein gemein samer Verbindungspunkt der Widerstände R0 und R1 ist mit einem invertierenden Eingangsanschluß eines Komparators CMP1 verbunden. Auf eine ähnliche Weise sind jeweilige ge meinsamen Verbindungspunkte der Widerstände R1 und R2, Wi derstände R2 und R3, . . . . . und Widerstände R6 und R7 mit invertierenden Eingangsanschlüssen von entsprechenden Kom paratoren CMP2, CMP3 . . . . und CMP7 verbunden. Nichtinver tierende Eingangsanschlüsse der Komparatoren CMP1, CMP2, . . . . und CMP7 sind mit dem Eingangsanschluß der A/D-Wand lungsschaltung 1 verbunden. Die Widerstandswerte der Wider stände R0 und R7 sind auf R0 = 1,5 R[Ω] und R7 = 0,5 R[Ω] fest gelegt, während ein Widerstandswert der restlichen Wider stände R1 bis R6 auf R[Ω] festgelegt ist.

Jeder der Komparatoren CMP1, CMP2, . . . . und CMP7 er zeugt ein hochpegeliges oder niederpegeliges Ausgangs signal, welches zu einer Verriegelungsschaltung 9 gesendet wird. Die Verriegelungsschaltung 9 hält die Ausgangssignale der Komparatoren CMP1, CMP2, . . . . und CMP7 als Reaktion auf ein hochpegeliges Verriegelungssignal. Dann sendet die Ver riegelungsschaltung 9 die derart gehaltenen Ausgangssignale zu einem Codierer 10. Der Codierer 10 erzeugt einen A/D- Wandlungscode, der von "000" bis "111" reicht, auf der Grundlage des Signals, das von der Verriegelungsschaltung 9 empfangen wird. Der Addierer 7 addiert den erzeugten A/D- Wandlungscode, wie es später im Detail beschrieben wird.

In Fig. 1 weist die Kondensatorgruppenschaltung 4 eine Mehrzahl von gruppierten Kondensatoren C0 bis C7 auf, wel che in ihren Kapazitätswerten (= C) zueinander identisch sind. Die unteren Elektroden, von denen jede als eine Sam melelektrode dient, der gruppierten Kondensatoren C0 bis C7 sind mit der Sammelleitung 5 verbunden. Die oberen Elektro den, von denen jede als eine Nicht-Samelelektrode dient, der gruppierten Kondensatoren C0 bis C7 sind über die Schalter S0 bis S7 jeweils selektiv mit dem Eingangsan schluß der A/D-Wandlungsschaltung 1 (d. h. dem Signalein gangsanschluß 2 oder dem Ausgangsanschluß des Operations verstärkers 3), mit dem Referenzspannungsanschluß 6 oder mit dem Masseanschluß GND verbindbar. Die Energieversor gungsleitung, die mit dem Masseanschluß GND verbunden ist, dessen Potentialpegel 0 V ist, dient als die erste Referenz spannungsleitung der vorliegenden Erfindung. Die Energie versorgungsleitung, die mit dem Referenzspannungsanschluß 6 verbunden ist, dessen Potentialpegel Vref ist, dient als die zweite Referenzspannungsleitung der vorliegenden Erfin dung.

Die Sammelleitung 5 ist über den Schalter S10, welcher als das erste Schaltnetz der vorliegenden Erfindung dient, mit dem invertierenden Eingangsanschluß des Operationsver stärkers 3 verbunden. Unterdessen ist die Sammelleitung 5 über den Schalter S11, welcher als das zweite Schaltnetz der vorliegenden Erfindung dient, mit dem Masseanschluß GND verbunden. Der Kondensator CF, der als der Integrationskon densator wirkt, ist zwischen dem invertierenden Eingangsan schluß und einem Ausgangsanschluß des Operationsverstärkers 3 angeschlossen. Der Kondensator CF weist einen Kapazitäts wert von "2C" auf. Der Schalter S9, der als die Integra tions-Initialisierungsschaltung oder das Integrations-Ini tialisierungsschaltnetz wirkt, ist zwischen dem invertie renden Eingangsanschluß und dem Ausgangsanschluß des Opera tionsverstärkers 3 zu dem Kondensator CF parallel geschal tet. Der Operationsverstärker 3 weist den mit dem Massean schluß GND verbundenen nichtinvertierenden Eingangsanschluß auf.

Die Schalter S0 bis S11 sind zum Beispiel durch analoge Schalter gebildet, welche durch eine Steuerschaltung 30 ein- und aus-steuerbar sind.

Die A/D-Wandlungsschaltung 1 wiederholt die 3-Bit-(d. h. m = 3)-A/D-Wandlung dreimal (d. h. drei Schritte, n = 3), um ein A/D-Wandlungsausgangssignal von 6 Bits zu erzeugen.

Fig. 3 zeigt den Betrieb des Umlauf-A/D-Wandlers 8 wäh rend dieser drei aufeinanderfolgenden A/D-Wandlungsvor gänge. In einem Anfangszustand vor einem Starten der A/D- Wandlungsverarbeitung sind die Schalter S9 und S11 ausge schaltet und ist der Schalter S10 eingeschaltet. Der Addie rer ist auf 0 gelöscht.

(1) Zeitdauer von t0 bis t1 (d. h. erster Schritt)

Zu dem Zeitpunkt t0 wird der Schalter S8 als Reaktion auf ein von außen eingegebenes A/D-Wandlungs-Startsignal mit dem Signaleingangsanschluß 2 verbunden. Die A/D-Wand lungsschaltung 1 startet die erste (d. h. erster Schritt) A/D-Wandlung als Reaktion auf eine Wandlungseingangsspan nung (d. h. die Eingangssignalspannung Vin). In der A/D- Wandlungsschaltung 1 hält die Verriegelungsschaltung 9, nachdem die Ausgangssignale der Komparatoren CMP1 bis CMP7 eingeschwungen sind, das Wandlungsergebnis der ersten (d. h. erster Schritt) A/D-Wandlung als Reaktion auf ein Verriege lungssignal. Dann addiert der Addierer 7 den A/D-Wandlungs code n1 von 3 Bits, der von dem Codierer 10 erzeugt wird.

Unterdessen schaltet die Steuerschaltung zu dem Zeit punkt t0 den Schalter S11 ein, um die unteren Elektroden der gruppierten Kondensatoren C0 bis C7 mit dem Massean schluß GND zu verbinden. Weiterhin verbindet die Steuer schaltung 30 die Schalter S0 bis S7 mit der Eingangsan schlußseite der A/D-Wandlungsschaltung 1. Die Eingangsan schlußseite der A/D-Wandlungsschaltung 1 wird als eine "Abtatstseite" bezeichnet. Bei diesem Schalten werden die oberen Elektroden der gruppierten Kondensatoren C0 bis C7 über den Schalter S8 mit dem Signaleingangsanschluß 2 ver bunden, um die Ladungseinstellung durchzuführen. Durch diese Ladungseinstellung wird jeder der gruppierten Konden satoren C0 bis C7 auf einen Spannungspegel der Eingangs signalspannung Vin geladen. Die Steuerschaltung 30 schaltet den Schalter S9 ein, um die beiden Enden des Kondensators CF kurzzuschließen, um die elektrische Ladung des Kondensa tors CF zu initialisieren.

(2) Zeitdauer von t1 bis t2 (d. h. zweiter Schritt)

Nachdem der A/D-Wandlungscode n1 gehalten wird, schal tet die Steuerschaltung 30 die Schalter S9 und S11 zu dem Zeitpunkt t1 aus. Nachdem die Schalter S9 und S11 vollstän dig geöffnet worden sind, werden jeweilige Schalter S0 bis S7 von der Abtastseite zu dem Referenzspannungsanschluß 6 (hierin als "Referenzspannungsseite" bezeichnet) oder zu dem Masseanschluß GND (hierin als "Masseseite" bezeichnet) geschaltet.

Das Schalten von jeweiligen Schaltern S0 bis S7 wird auf der Grundlage des ersten A/D-Wandlungscodes n1 durchge führt. Zum Beispiel werden, wenn der A/D-Wandlungscode n1 "000" ist, alle der Schalter S0 bis S7 mit der Masseseite verbunden. Wenn der A/D-Wandlungscode n1 "001" ist, werden alle der Schalter S0 bis S7 ausgenommen von einem mit der Masseseite verbunden. Der lediglich eine Schalter (z. B. Schalter S0) ist mit der Referenzspannungsseite verbunden. Wenn der A/D-Wandlungscode n1 "111" ist, sind alle der Schalter S0 bis S7 mit der Referenzspannungsseite verbun den.

Vor und nach einem Durchführen des Schaltens von jewei ligen Schaltern S0 bis S7 bleibt die elektrische Ladung der Sammelleitung 5 unverändert. Daher führt der Operationsver stärker 3, nachdem das Schalten von jeweiligen Schaltern S0 bis S7 beendet ist, ein Rückkopplungssteuern über den Kon densator CF durch, um den Spannungspegel der Sammelleitung 5 auf 0 V zu verringern. Anders ausgedrückt wird das elek trische Potential des invertierenden Eingangsanschlusses des Operationsverstärkers 3 auf 0 V verringert. Als ein Er gebnis wird die Ladungsneuverteilung zwischen den gruppier ten Kondensatoren C0 bis C7 und dem Kondensator CF durchge führt. In diesem Fall wird, wenn VRES(1) die Ausgangsspan nung des Operationsverstärkers 3 darstellt, die Ladungser haltung durch die folgende Gleichung (1) ausgedrückt.

8C × (0 - Vin) = n1 × C × (0 - Vref) + 2C(0 - VRES(1)) (1)

Aus der vorhergehenden Gleichung (1) wird die folgende Gleichung (2) abgeleitet.

VRES(1) = 4 × (Vin - n1 × Vref/8) (2)

Das heißt, der Operationsverstärker 3 erzeugt die Rest spannung VRES(1), welche durch Subtrahieren einer D/A-Wand lungsspannung, die dem ersten A/D-Wandlungscode n1 ent spricht, von der Eingangssignalspannung Vin und dann Multi plizieren der erzielten Spannung mit 4 (= 2²) erzielt wird. Der Grund zum Verwenden von 4 (d. h. nicht Verwenden von 8) ist, daß die Kapazität des Kondensators CF auf 1/2^(m-1) = 1/4 einer Summe (8C) der gruppierten Kondensatoren C0 bis C7 festgelegt ist.

Nachdem die Ladungsneuverteilung beendet ist, startet die A/D-Wandlungsschaltung 1, wenn die Ausgangsspannung des Operationsverstärkers 3 stabilisiert ist (z. B. zu einem vorbestimmten Zeitpunkt nach dem Zeitpunkt t1) eine zweite 3-Bit-A/D-Wandlung, um einen zweiten A/D-Wandlungscode n2 zu erzielen. Nachdem die zweite 3-Bit-A/D-Wandlung beendet ist, wird der erzielte zweite A/D-Wandlungscode n2 in der Verriegelungsschaltung 9 gehalten. Wie es in Fig. 4 gezeigt ist, addiert der Addierer 7 den A/D-Wandlungscode n2 mit dem A/D-Wandlungscode n1 durch Überlappen um ein Bit. Der herkömmliche 2-Schritt-Umlauf-A/D-Wandler, der in Fig. 11 gezeigt ist, beendet die Wandlungsverarbeitung zu diesem Augenblick.

(3) Zeitdauer von t2 bis t3 (d. h. dritter Schritt)

Die dritte A/D-Wandlung muß auf der Grundlage einer Restspannung VRES(2) der zweiten A/D-Wandlung durchgeführt werden. Die zweite A/D-Wandlung wird durch Subtrahieren ei ner D/A-Wandlungsspannung, die dem zweiten A/D-Wandlungs code n2 entspricht, von der Ausgangsspannung des Opera tionsverstärkers 3 und dann Multiplizieren der erzielten Spannung mit 4 (= 2²) erzielt. Um die Restspannung VRES(2) der zweiten A/D-Wandlung zu erzielen, sieht die vorliegende Erfindung eine charakteristische Schaltungsanordnung vor, welche imstande ist, sowohl alle der gruppierten Kondensa toren C0 bis C7 auf den Spannungspegel VRES(1) zu laden, d. h. die Ladungseinstellung durchzuführen, als auch den Kondensator CF zu initialisieren.

Das heißt, nachdem der zweite A/D-Wandlungscode n2 ge halten wird, schaltet die Steuerschaltung 30 den Schalter S10 zu dem Zeitpunkt t2 aus. Bei diesem Schaltvorgang ar beiten der Kondensator CF und der Operationsverstärker 3 zusammenwirkend als eine Halteschaltung, welche die Aus gangsspannung VRES(1) des Operationsverstärkers 3 hält. Un terdessen schaltet die Steuerschaltung 30 den Schalter S11 ein und schaltet jeweilige Schalter S0 bis S7 zu der Ab tastseite. In diesem Zustand werden die oberen Elektroden der gruppierten Kondensatoren C0 bis C7 über den Schalter S8 mit dem Ausgangsanschluß des Operationsverstärkers 3 verbunden. Die Gruppenkondensatoren C0 bis C7 werden auf den Spannungspegel der Ausgangsspannung VRES(1) des Opera tionsverstärkers 3 geladen.

(4) Zeitdauer von t3 bis t4 (d. h. dritter Schritt)

Nachdem die Ladungseinstellung der gruppierten Konden satoren C0 bis C7 beendet ist, schaltet die Steuerschaltung 30 den Schalter S11 zu dem Zeitpunkt t3 aus und schaltet dann den Schalter S9 ein. Zu diesem Zeitpunkt wird, da die Sammelleitung in einem geöffneten Zustand ist, die elektri sche Ladung des Kondensators CF auf 0 initialisiert, ohne irgendeine Änderung der elektrischen Ladungen der gruppier ten Kondensatoren C0 bis C7 zu verursachen.

(5) Zeitdauer von t4 bis t5 (d. h. dritter Schritt)

Nachdem das Initialisieren des Kondensators CF durchge führt worden ist, schaltet die Steuerschaltung 30 den Schalter S0 zu dem Zeitpunkt t4 aus. Nachdem der Schalter S9 vollständig geöffnet worden ist, schaltet die Steuer schaltung 30 den Schalter S10 ein und schaltet jeweilige Schalter S0 bis S7 von der Abtastseite zu der Referenzspan nungsseite oder zu der Masseseite. Das Schalten von jewei ligen Schaltern S0 bis S7 wird gemäß dem in dem vorherge henden (2) beschriebenen Verfahren durchgeführt.

Als ein Ergebnis wird die Ladungsneuverteilung zwischen den gruppierten Kondensatoren C0 bis C7 und dem Kondensator CF durchgeführt. In diesem Fall wird die Ladungserhaltung durch die folgende Gleichung (3) ausgedrückt.

8C × (0 - VRES(1)) = n2 × C × (0 - Vref) + 2C(0 - VRES(2)) (3)

Aus der vorhergehenden Gleichung (3) wird die folgende Gleichung (4) abgeleitet.

VRES(2) = 4 × (VRES(1) - n2 × Vref/8) (4)

Weiterhin wird aus den vorhergehenden Gleichungen (2) und (4) die folgende Gleichung (5) abgeleitet.

VRES(2) = 16 × (Vin - (4 × n1 + n2) × Vref/32) (5)

Nachdem die Ausgangsspannung des Operationsverstärkers 3 stabilisiert ist, startet die A/D-Wandlungsschaltung 1 eine dritte 3-Bit-A/D-Wandlung, um einen dritten A/D-Wand lungscode n3 zu erzielen. Nachdem die dritte A/D-Wandlung beendet worden ist, wird der erzielte dritte A/D-Wandlungs code n3 in der Verriegelungsschaltung 9 gehalten. Dann ad diert der Addierer 7 den A/D-Wandlungscode n3 zu der Summe des A/D-Wandlungscodes n1 und des A/D-Wandlungscodes n2 durch Überlappen um ein Bit. Dann wird der letztliche A/D- Wandlungscode des Umlauf-A/D-Wandlers 8 durch Abschneiden des niederwertigsten Bit erzielt. Der letztliche A/D-Wand lungscode des Umlauf-A/D-Wandlers 8 ist 6 Bits (d. h. n × (m - 1) = 6 Bits, wenn m = n = 3).

Ein Erzeugen dieses 6-Bit-A/D-Wandlungscodes wird de taillierter unter Bezugnahme auf Fig. 4 erläutert. Wie es in Fig. 4 gezeigt ist, addiert der Umlauf-A/D-Wandler 8 die Wandlungscodes n1, n2 und n3 durch Überlappen um ein Bit. Die D/A-Wandlungsspannung, die dem A/D-Wandlungscode n1 (oder n2) entspricht, wird von der Eingangssignalspannung Vin (oder der Restspannung VRES(1)) subtrahiert. Der er zielte Wert wird mit 4 (nicht 8) multipliziert, um die Restspannung VRES(1) (oder VRES(2)) zu erzielen, welche als eine nächste Wandlungseingangsspannung der A/D-Wandlungs schaltung 1 verwendet wird.

Durch die vorhergehende Verarbeitung wird die Restspan nung VRES(1) (oder VRES2)), die von dem Operationsverstär ker 3 erzeugt wird, innerhalb eines Spannungsbereichs von 2,5 V unterdrückt, der gleich 1/2 der Vollbereichsspannung (d. h. 5 V) ist.

Weiterhin erzielt die A/D-Wandlungsschaltung 1 von 3 Bits die Wandlungscodes n1, n2 und n3 durch Durchführen der A/D-Wandlung unter einer ungleichmäßigen Spannungsstufenzu weisung, bei welcher dem Wandlungscode "000" eine Span nungsbreite von 3/2 LSB und dem Wandlungscode "111" eine Spannungsbreite von 1/2 LSB zugewiesen wird. Das heißt, die A/D-Wandlungsschaltung 1 führt die A/D-Wandlung nicht unter einer gleichmäßigen Spannungsstufenzuweisung durch, bei welcher die Referenzspannung Vref gleichmäßig in insgesamt 8 Spannungsbreiten geteilt ist, von denen jede gleich 1/8 Vref ist.

Andererseits wird die D/A-Wandlung des A/D-Wandlungs codes n1 und n2 in Übereinstimmung mit der Ladungsneuver teilung zum Erzielen der Restspannungen VRES(1) und VRES(2) bezüglich den A/D-Wandlungscodes n1 und n2 durchgeführt. Die D/A-Wandlung der A/D-Wandlungscodes n1 und n2 wird un ter der gleichmäßigen Spannungsstufenzuweisung durchge führt, bei welcher die Referenzspannung gleichmäßig in ins gesamt 8 Spannungsbreiten geteilt ist.

Als ein Ergebnis führt die A/D-Wandlungsschaltung 1, wenn der Wandlungscode n1 ("010") einem Spannungsbereich von Va bis Vb entspricht, die nächste A/D-Wandlung durch Erweitern des Spannungsbereichs von Vc bis Vd durch, der in sowohl oberen als auch unteren Richtungen um 1/2 LSB erwei tert ist (siehe Fig. 4).

Zum Beispiel kann sich aufgrund einer Unbeständigkeit der Widerstandswerte der Widerstände R0 bis R7 und ihrer Entwurfswerte die Korrelation zwischen der Wandlungsein gangsspannung und dem A/D-Wandlungscode ändern (d. h. abwei chen). Die Widerstände R0 bis R7 bilden die A/D-Wandlungs schaltung 1. Jedoch fällt die Wandlungseingangsspannung der A/D-Wandlungsschaltung 1 auch in einem derartigen Fall in nerhalb des zulässigen Bereichs von 0 V bis 5 V, solange die Abweichung innerhalb ±1/2 LSB unterdrückt wird. Der Fehler, der sich aus dieser Abweichung ergibt, tritt ausschließlich in dem niederwertigsten Bit auf, nachdem die A/D-Wandlungs codes n1, n2 und n3 addiert worden sind. Demgemäß ist es auch, wenn ein Wandlungsfehler, der gleich oder kleiner als 1/2 LSB ist, in der A/D-Wandlungsschaltung 1 vorhanden ist, möglich, ein A/D-Wandlungsausgangssignal von 6 Bits durch Abschneiden des niederwertigsten Bit zu erzielen. Anders ausgedrückt kann das 6-Bit-A/D-Wandlungsausgangssignal er zielt werden, ohne die Wandlungsgenauigkeit aufgrund des Wandlungsfehlers zu verschlechtern.

Wie es zuvor beschrieben ist, ist gemäß dem ersten Aus führungsbeispiel der Schalter S10 zwischen der Sammellei tung 5 und dem Operationsverstärker 3 vorgesehen und ist der Schalter S11 zwischen der Sammelleitung 5 und dem Mas seanschluß GND vorgesehen. Daher macht es ein Öffnen des Schalters S10 möglich, zu bewirken, daß der Operationsver stärker 3 und der Kondensator CF zusammenwirkend als eine Halteschaltung arbeiten. Weiterhin macht es ein Schließen des Schalters S11 möglich, das Laden (d. h. die Ladungsein stellung) für die gruppierten Kondensatoren C0 bis C7 auf der Grundlage der Ausgangsspannung des Operationsverstär kers 3 durchzuführen.

Demgemäß verwirklicht der Umlauf-A/D-Wandler 8 die A/D- Wandlungsverarbeitung, die nicht weniger als drei Schritte beinhaltet, ohne eine zusätzliche Abtast-und-Halte-Schal tung zum Halten der Ausgangsspannung des Operationsverstär kers 3 zu erfordern. Da diese Schaltungsanordnung selbst, d. h. eine Kombination des Operationsverstärkers 3 und des Kondensators CF, als eine Halteschaltung wirkt, wird ein höchst genaues A/D-Wandlungsergebnis erzielt, ohne neue Fehler zu verursachen. Weiterhin können die Schalter S10 und S11 durch analoge Schalter gebildet sein, welche im Layout kompakt sind und verglichen mit der Abtast-und- Halte-Schaltung, welche notwendigerweise einen Operations verstärker beinhaltet, eine Leistungsaufnahme verringern können.

Weiterhin weisen die gruppierten Kondensatoren C0 bis C7 die gleiche Kapazität "C" auf. Die Steuerschaltung 30 ändert (= addiert) die Anzahl von gruppierten Kondensatoren, deren oberen Elektroden während der Ladungsneuverteilung mit der Referenzspannungsseite verbunden sind, proportional zu der Erhöhung der Anzahl von A/D-Wandlungscodes der A/D- Wandlungsschaltung 1. Gemäß einem derartigen Schaltverfah ren der gruppierten Kondensatoren C0 bis C7 wird die Ver bindung von lediglich einem gruppierten Kondensator zwi schen der Referenzspannungsseite und der Masseseite als Re aktion auf einen Änderungsbetrag "1" in dem A/D-Wandlungs code der A/D-Wandlungsschaltung 1 geändert. Daher wird die Ableitungsnichtlinearität verbessert.

Weiterhin wird der Spannungsbereich, der dem Wandlungs code entspricht, der von der A/D-Wandlungsschaltung 1 er zeugt wird, um einen Wert, der gleich 1/2 LSB ist, in so wohl oberen als auch unteren Richtungen erweitert. Die A/D- Wandlungsschaltung 1 verwendet den erweiterten Spannungsbe reich als einen Vollbereich für die nächste A/D-Wandlung.

Daher ist es auch, wenn ein Wandlungsfehler, der gleich oder kleiner als 1/2 LSB in der A/D-Wandlerschaltung 1 vor handen ist, möglich, ein letztliches A/D-Wandlungsausgangs signal von 6 Bits zu erzielen, ohne die Ableitungsnicht linearität in dem Verbindungscodeabschnitt des Wandlungser gebnisses in jedem Schritt zu verschlechtern.

Zweites Ausführungsbeispiel

Ein Umlauf-A/D-Wandler gemäß dem zweiten Ausführungs beispiel der vorliegenden Erfindung wird unter Bezugnahme auf die Fig. 5 und 6 erläutert. Die Komponenten, die zu denjenigen des ersten Ausführungsbeispiels identisch sind, sind mit den gleichen Bezugszeichen bezeichnet.

Fig. 5 zeigt eine Schaltungsanordnung für einen A/D- Wandler 11. Gemäß der Schaltungsanordnung in Fig. 5 ist ein Kondensator CIN zwischen dem invertierenden Eingangsan schluß des Operationsverstärkers 3 und dem Schalter S10 an geschlossen. Der Kondensator CIN dient als ein Versatz-Kom pensationskondensator der vorliegenden Erfindung. Der Kon densator CF und ein Schalter S12 sind in Reihe geschaltet. Der Kondensator CF hat einen Anschluß mit dem Schalter S10 verbunden und den anderen Anschluß mit dem Schalter S12 verbunden. Der andere Anschluß des Schalters S12 ist mit dem Ausgangsanschluß des Operationsverstärkers 3 verbunden. Der Schalter S12 dient als ein erstes Integrations-Initia lisierungsschaltnetz der vorliegenden Erfindung. Ein Schal ter S14, der als ein drittes Integrations-Initialisierungs schaltnetz dient, ist vorgesehen. Der Schalter S14 hat ein mit dem Masseanschluß GND verbundenes Ende und das andere Ende ist mit dem gemeinsamen Verbindungspunkt des Schalters S10 und des Kondensators CF verbunden. Ein Schalter S13, der als das zweite Integrations-Initialisierungsschaltnetz dient, ist vorgesehen. Der Schalter S13 hat ein mit dem Masseanschluß GND verbundenes Ende und das andere Ende ist mit dem gemeinsamen Verbindungspunkt des Kondensators CF und des Schalters S12 verbunden.

Weiterhin ist ein Schalter S15 vorgesehen, der als eine Versatzkompensationsspannungs-Ladeschaltung und ein Kompen sationsladeschaltnetz dient. Der Schalter S15 hat ein mit dem invertierenden Eingangsanschluß des Operationsverstär kers 3 verbundenes Ende und das andere Ende ist mit dem Ausgangsanschluß des Operationsverstärkers 3 verbunden. Der nichtinvertierende Eingangsanschluß des Operationsverstär kers 3 ist mit einer Vorspannung V1 (z. B. 2,5 V) verbunden. Die Schalter S12, S13 und S14 bilden zusammenwirkend eine Integrations-Initialisierungsschaltung der vorliegenden Er findung.

Als nächstes wird die A/D-Wandlungsverarbeitung des Um lauf-A/D-Wandlers 11 unter Bezugnahme auf ein in Fig. 6 ge zeigtes Zeitablaufdiagramm erläutert, in welchem ein 6-Bit- A/D-Ausgangssignal durch dreimaliges (d. h. drei Schritte) Wiederholen der 3-Bit-A/D-Wandlung erzielt wird. In einem Anfangszustand vor dem Starten der A/D-Wandlungsverarbei tung sind die Schalter S11, S13, S14 und S15 geöffnet und sind die Schalter S10 und S12 geschlossen. Der Addierer ist zu 0 gelöscht.

(1) Zeitdauer von t0 bis t1 (d. h. erster Schritt)

Zu dem Zeitpunkt t0 wird der Schalter S8 zu dem Signal eingangsanschluß 2 geschaltet. Die A/D-Wandlungsschaltung 1 führt eine erste (d. h. erstes Schritt) A/D-Wandlung durch. Der A/D-Wandlungscode n1 von 3 Bits, der in dieser ersten A/D-Wandlung erzeugt wird, wird in dem Addierer 7 addiert.

Andererseits schaltet die Steuerschaltung 30 zu dem Zeitpunkt t0 die Schalter S11, S13 und S15 ein und schaltet den Schalter S12 aus, so daß die gruppierten Kondensatoren C0 bis C7 auf einen Spannungspegel des Eingangssignals Vin geladen werden. Das heißt, die Ladungseinstellung für die gruppierten Kondensatoren C0 bis C7 wird auf der Grundlage des Eingangssignals Vin durchgeführt. In diesem Fall wird, da die beiden Enden des Kondensators CF mit dem Massean schluß GND verbunden sind, die elektrische Ladung des Kon densators CF auf 0 initialisiert. Weiterhin wird, da der Operationsverstärker 3 als ein Backup-Verstärker wirkt, eine Spannung, die an den operationsverstärkerseitigen An schluß des Kondensators CIN angelegt wird, eine Summe der Vorspannung V1 und einer Versatzspannung VOFF des Opera tionsverstärkers 3. Ein sammelleitungseitiger Anschluß des Kondensators CIN empfängt 0 V über die Schalter S10 und S11. Die Spannung, d. h. V1 + VOFF, die zwischen den beiden Enden des Kondensators angelegt ist, entspricht der Versatz-Kom pensationsspannung.

(2) Zeitdauer von t1 bis t2 (d. h. zweiter Schritt)

Die Steuerschaltung 30 schaltet die Schalter S11, S13 und S15 aus. Danach schaltet die Steuerschaltung 30, nach dem die Schalter S11, S13 und S15 vollständig geöffnet wor den sind, den Schalter S12 ein und schaltet jeweilige Schalter S0 bis S7 von der Abtastseite zu der Referenzspan nungsseite oder zu der Masseseite. In diesem Fall ist der Schalter S8 mit der Ausgangsanschlußseite des Operations verstärkers 3 verbunden. Da die elektrische Ladung des Kon densators CIN unverändert bleibt, führt der Operationsver stärker 3 ein Rückkopplungssteuern über den Kondensator CIN durch, um den Spannungspegel der Sammelleitung auf 0 V zu verringern. Als ein Ergebnis wird die Versatzspannung des Operationsverstärkers 3 durch die Versatzkompensationsspan nung, die in dem Kondensator CIN gespeichert ist, ausge löscht. Daher wird der Spannungspegel der Sammelleitung 5 genau auf 0 V gehalten.

Die Ladungsneuverteilung zwischen den gruppierten Kon densatoren C0 bis C7 und dem Kondensator CF wird in Über einstimmung mit der zuvor beschriebenen Gleichung (1) auf die gleiche Weise wie die in dem ersten Ausführungsbeispiel durchgeführt. Nachdem die Ladungsneuverteilung beendet wor den ist, führt die A/D-Wandlungsschaltung 1 eine zweite 3- Bit-A/D-Wandlung durch, um einen A/D-Wandlungscode n2 zu erzielen. Der erzielte A/D-Wandlungscode n2 wird in dem Ad dierer 7 addiert.

(3) Zeitdauer von t2 bis t3 (d. h. dritter Schritt)

Die Steuerschaltung 30 schaltet den Schalter S10 zu dem Zeitpunkt t2 aus, um die Ausgangsspannung VRES(1) des Ope rationsverstärkers 3 zu halten. Nachfolgend schaltet die Steuerschaltung 30 den Schalter S11 ein und verbindet je weilige Schalter S0 bis S7 mit der Abtastseite, so daß die gruppierten Kondensatoren C0 bis C7 auf einen Spannungspe gel der Ausgangsspannung VRES(1) geladen werden. Anders ausgedrückt wird die Ladungseinstellung der gruppierten Kondensatoren C0 bis C7 auf der Grundlage der Ausgangsspan nung VRES(1) des Operationsverstärkers 3 durchgeführt.

(4) Zeitdauer von t3 bis t4 (d. h. dritter Schritt)

Die Steuerschaltung 30 schaltet den Schalter S11 zuerst aus und schaltet dann die Schalter S13, S14 und S15 ein und schaltet den Schalter S12 aus. Zu diesem Augenblick wird, da die Sammelleitung 5 in dem geöffneten Zustand ist, die elektrische Ladung des Kondensators CF zu 0 initialisiert, ohne irgendeine Änderung der elektrischen Ladungen der gruppierten Kondensatoren C0 bis C7 zu verursachen. Weiter hin wird der Kondensator CIN auf einen Spannungspegel der Versatzkompensationsspannung (V1 + VOFF) geladen. Die Steuer schaltung 30 schaltet während dieser Dauer oder zu dem Be ginn der nächsten Dauer jeweilige Schalter S0 bis S7 von der Abtastseite zu der Referenzspannungsseite oder der Masseseite.

(5) Zeitdauer von t4 bis t5 (d. h. dritter Schritt)

Die Steuerschaltung 30 schaltet die Schalter S13, S14 und S15 aus. Nachdem die Schalter S13, S14 und S15 voll ständig geöffnet worden sind, schaltet die Steuerschaltung 30 die Schalter S10 und S12 ein. Als ein Ergebnis wird die Ladungsneuverteilung zwischen den gruppierten Kondensatoren C0 bis C7 und dem Kondensator CF in Übereinstimmung mit den zuvor beschriebenen Gleichungen (3) und (5) auf die gleiche Weise wie die in dem ersten Ausführungsbeispiel durchge führt. Nachdem die Ladungsneuverteilung durchgeführt worden ist, führt die A/D-Wandlungsschaltung 1 eine dritte 3-Bit- A/D-Wandlung aus, um einen A/D-Wandlungscode n3 zu erzie len. Der erzielte A/D-Wandlungscode wird in dem Addierer 7 addiert. Das Addierverfahren der A/D-Wandlungscodes n1, n2 und n3 ist in dem ersten Ausführungsbeispiel beschrieben.

Wie es zuvor beschrieben ist, ist gemäß dem zweiten Ausführungsbeispiel der Kondensator CIN zu der Schaltungs anordnung des ersten Ausführungsbeispiels hinzugefügt. Der Kondensator CIN wirkt als ein Kondensator zum Kompensieren der Versatzspannung des Operationsverstärkers 3. Weiterhin ändert das zweite Ausführungsbeispiel die Anordnung der In tegrations-Initialisierungsschaltung zum Initialisieren des Kondensators CF ab, so daß der Kondensator CIN während des Initialisierens des Kondensators CF auf den Spannungspegel der Versatzkompensationsspannung (V1 + VOFF) geladen werden kann. Demgemäß macht es das zweite Ausführungsbeispiel zu sätzlich zu den Wirkungen des ersten Ausführungsbeispiels möglich, die Versatzspannung des Operationsverstärkers 3 durch die Versatzkompensationsspannung auszulöschen, wenn die Ladungsneuverteilung in Übereinstimmung mit dem A/D- Wandlungscode der A/D-Wandlungsschaltung 1 durchgeführt wird. Anders ausgedrückt wird es möglich, die Genauigkeit der A/D-Wandlung zu verbessern.

Weiterhin macht es ein Vorsehen des Kondensators CIN möglich, den Spannungspegel des nichtinvertierenden Ein gangsanschlusses des Operationsverstärkers 3 auf eine be liebige Vorspannung V1 festzulegen. Daher ist es bevorzugt, um einen Hochgeschwindigkeitsbetrieb des Operationsverstär kers 3 mit einer hohen Leerlaufverstärkung zu verwirkli chen, die Vorspannung V1 auf eine Spannung (z. B. 2,5 V) nahe des Mittenwerts des Versorgungsspannungsbereichs festzule gen. Als ein Ergebnis kann die Einschwingzeit des Opera tionsverstärkers 3 verkürzt werden. Eine Gesamtzeit, die zum Durchführen der A/D-Wandlung erforderlich ist, kann verringert werden. Ein Fehler der Ausgangsspannung (d. h. Restspannung) des Operationsverstärkers 3 kann unterdrückt werden.

Drittes Ausführungsbeispiel

Ein Umlauf-A/D-Wandler 12 gemäß dem dritten Ausfüh rungsbeispiel der vorliegenden Erfindung wird unter Bezug nahme auf die Fig. 7 und 8 erläutert. Der Umlauf-A/D- Wandler 12 ist eine Ausgestaltung des Umlauf-A/D-Wandlers 11 des zuvor beschriebenen zweiten Ausführungsbeispiels.

Fig. 7 zeigt eine Schaltungsanordnung des Umlauf-A/D- Wandlers 12, welcher unter Verwendung der CMOS-Verarbeitung hergestellt ist. Der Umlauf-A/D-Wandler 12 beinhaltet nicht den Schalter S14 des Umlauf-A/D-Wandlers 11. Eine Kondensa torgruppenschaltung 13 beinhaltet vier gruppierte Kondensa toren C0, C1', C2' und C3'. Die gruppierten Kondensatoren C0, C1', C2' und C3' weisen Kapazitätswerte von C, C, 2C bzw. 4C auf. Anders ausgedrückt sind die Kapazitätswerte der gruppierten Kondensatoren C0', C1', C2' und C3' in Form von 2ⁿ (2 hoch n) gewichtet, wobei n eine Ganzzahl ist. Die oberen Elektroden der gruppierten Kondensatoren C0' bis C3' sind über zugehörige Schalter S0' bis S3' selektiv mit dem Eingangsanschluß der A/D-Wandlungsschaltung 1, dem Refe renzspannungsanschluß 6, dem Masseanschluß GND oder einem geöffneten Anschluß verbindbar.

Fig. 8 zeigt eine A/D-Wandlungsverarbeitung zum Erzie len eines 6-Bit-A/D-Wandlungsausgangssignals durch die 3- Schritt-Umlaufvorgänge. Die in Fig. 8 gezeigten Schaltvor gänge sind ausgenommen für die Dauer von dem Zeitpunkt t3 zu dem Zeitpunkt t4 zu denjenigen identisch, die in Fig. 6 gezeigt sind.

Die Dauer von dem Zeitpunkt t3 zu dem Zeitpunkt t4 ist zum Initialisieren des Integrationskondensators CF und zum Laden des Kondensators CIN auf die Versatzkompensations spannung (V1 + VOFF). Der Umlauf-A/D-Wandler 12 weist keinen Schalter (entspricht S14, in Fig. 5 gezeigt) zum direkten Verbinden des gemeinsamen Verbindungspunkts der Kondensato ren CF und CIN mit dem Masseanschluß GND auf. Daher schal tet die Steuerschaltung 30 die Schalter S10 und S11 ein, um den gemeinsamen Verbindungspunkt der Kondensatoren CF und CIN mit dem Masseanschluß GND zu verbinden. Die Steuer schaltung 30 schaltet die Schalter S0' bis S3' vor dem vor hergehenden Schließen der Schalter S10 und S11 aus.

Der Umlauf-A/D-Wandler 12 führt sowohl ein Initialisie ren des Integrationskondensators CF als auch ein Laden des Kondensators CIN ohne ein Entladen der elektrischen Ladun gen durch, die in den Kondensatoren C0 bis C3' gespeichert sind, da die nicht sammelseitigen Elektroden der gruppier ten Kondensatoren C0' bis C3' geöffnet sind, obgleich die sammelseitigen Elektroden der gruppierten Kondensatoren C0' bis C3' mit dem Masseanschluß GND verbunden sind.

Weiterhin macht es ein Vorsehen der Kondensatorgruppen schaltung 13, in welcher die vier gruppierten Kondensatoren C0' bis C3' gewichtete Kapazitäten aufweisen, möglich, die Gesamtanzahl von Schaltern von 8 auf 4 zu verringern. An ders ausgedrückt wird es möglich, das Schaltungslayout kompakt anzuordnen.

Viertes Ausführungsbeispiel

Fig. 9 zeigt eine Schaltungsanordnung eines Umlauf-A/D- Wandlers 14 gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung. Der Umlauf-A/D-Wandler 14 wird dif ferentiell betrieben. Der Umlauf-A/D-Wandler 14 beinhaltet eine A/D-Wandlungsschaltung 15 eines parallelen Typs mit einer Auflösung von 3 Bits, welche differentiell betrieben wird. Die A/D-Wandlungsschaltung weist einen nichtinvertie renden Eingangsanschluß auf, der über einen Schalter S8p selektiv mit einem nichtinvertierenden Signaleingangsan schluß 2p oder einem nichtinvertierenden Ausgangsanschluß eines Operationsverstärkers 16 verbindbar ist. Auf eine ähnliche Weise weist die A/D-Wandlungsschaltung 15 einen invertierenden Eingangsanschluß auf, der über einen Schal ter S8m selektiv mit einem invertierenden Signaleingangsan schluß 2m oder einen invertierenden Ausgangsanschluß des Operationsverstärkers 16 verbindbar ist.

Eine Verarbeitungsschaltung 17p, die als eine Wand lungsergebnis-Verarbeitungschaltung auf der nichtinvertie renden Eingangsseite der vorliegenden Erfindung dient, ist zwischen dem nichtinvertierenden Signaleingangsanschluß 2p (oder dem nichtinvertierenden Ausgangsanschluß des Opera tionsverstärkers 16) und einem invertierenden Eingangsan schluß des Operationsverstärkers 16 angeordnet. Die Verar beitungsschaltung 17p weist eine Kondensatorgruppenschal tung 4p auf, die aus gruppierten Kondensatoren C0p bis C7p besteht. Die unteren Elektroden der gruppierten Kondensato ren C0p bis V7p sind mit dem invertierenden Eingangsan schluß des Operationsverstärkers 16 verbunden. Jeweilige obere Elektroden der gruppierten Kondensatoren C0p bis C7p sind über Schalter S0p und S7p und den Schalter S8p selek tiv mit dem nichtinvertierenden Signaleingangsanschluß 2p oder dem nichtinvertierenden Ausgangsanschluß des Opera tionsverstärkers 16 verbindbar. Die Verarbeitungsschaltung 17p weist weiterhin Kondensatoren CFp und CINp auf.

Auf eine ähnliche Weise ist eine Verarbeitungsschaltung 17m, die als eine Wandlungsergebnis-Verarbeitungschaltung auf der invertierenden Eingangsseite der vorliegenden Er findung dient, zwischen dem invertierenden Signaleingangsanschluß 2m (oder dem invertierenden Aus gangsanschluß des Operationsverstärkers 16) und einem nichtinvertierenden Eingangsanschluß des Operationsverstär kers 16 angeordnet. Die Verarbeitungsschaltung 17m weist eine Kondensatorgruppenschaltung 4m auf, die aus gruppier ten Kondensatoren C0m bis C7m besteht. Die unteren Elektro den der gruppierten Kondensatoren C0m bis C7m sind mit dem nichtinvertierenden Eingangsanschluß des Operationsverstär kers 16 verbunden. Jeweilige obere Elektroden der gruppier ten Kondensatoren C0m bis C7m sind über Schalter S0m und S7m und den Schalter S8m selektiv mit dem invertierenden Signaleingangsanschluß 2m oder dem invertierenden Ausgangs anschluß des Operationsverstärkers 16 verbindbar. Die Ver arbeitungsschaltung 17m weist weiterhin Kondensatoren CFm und CINm auf.

Jede der Verarbeitungsschaltungen 17p und 17m weist eine Schaltungsanordnung auf, die zu der in Fig. 5 ähnlich ist. Es ist erwünscht, daß die Schaltungsanordnung von Ver arbeitungsschaltungen 17p und 17m symmetrisch ist. Die A/D- Wandlungsschaltung 15 erzeugt an ihrem invertierenden Aus gangsanschluß einen A/D-Wandlungscode (8 - n), wobei n (Dezimalschreibweise) einen A/D-Wandlungscode darstellt, der an ihrem nichtinvertierenden Ausgangsanschluß erzeugt wird. Der erzeugte A/D-Wandlungscode "n" wird in dem Addie rer (nicht gezeigt) in Übereinstimmung mit dem in dem er sten Ausführungsbeispiel beschriebenen Verfahren addiert.

Der Operationsverstärker 16 eines Typs eines differen tiellen Eingangs/Ausgangs erzeugt an den nichtinvertieren den und invertierenden Ausgangsanschlüssen Spannungen, de ren Pegel um ± einen vorbestimmten Betrag von der Nullpegelspannung (z. B. 2,5 V) versetzt sind.

Der Umlauf-A/D-Wandler 14 arbeitet auf die gleiche Weise wie der Umlauf-A/D-Wandler 11, dessen Betriebszeitab läufe in Fig. 6 gezeigt sind.

Jedoch wird während der Ladungsneuverteilung das Schal ten von jeweiligen Schaltern S0p bis S7p in Übereinstimmung mit dem A/D-Wandlungscode "n" durchgeführt, der an dem nichtinvertierenden Ausgangsanschluß der A/D-Wandlungs schaltung 15 erzeugt wird. Andererseits wird das Schalten von jeweiligen Schaltern S0m bis S7m in Übereinstimmung mit dem A/D-Wandlungscode (8 - n) durchgeführt, der an dem inver tierenden Ausgangsanschluß der A/D-Wandlungsschaltung 15 erzeugt wird.

Zum Beispiel wird, wenn der A/D-Wandlungscode "n" 1 ist, lediglich einer der Schalter S0p bis S7p zu der Refe renzspannungsseite geschaltet und werden die restlichen sieben Schalter zu dem Masseanschluß geschaltet, während sieben der Schalter S0m bis S7m zu der Referenzspannungs seite geschaltet werden und der restliche eine Schalter zu dem Masseanschluß geschaltet wird. Der Schaltvorgang von jeweiligen Schaltern in der Verarbeitungsschaltung 17p wird synchronisiert (zu den gleichen Zeitpunkten) zu dem Schalt vorgang von jeweiligen Schaltern in der Verarbeitungsschal tung 17m durchgeführt.

Gemäß dem zuvor beschriebenen differentiellen Umlauf- A/D-Wandler 14 wird eine Differentialspannung zwischen den Eingangssignalspannungen Vinp und Vinm A/D-gewandelt. Daher kann das vierte Ausführungsbeispiel zusätzlich zu den Wir kungen der ersten und zweiten Ausführungsbeispiele die Wir kung eines Beseitigens des von außen kommenden Gleichtakt rauschens bringen.

Weiterhin sind die symmetrische Anordnung (oder Layout) und die synchronen Vorgänge der Verarbeitungsschaltungen 17p und 17m darin wirkungsvoll, daß, auch wenn eine nicht erforderliche elektrische Ladung über eine Durchleitung eindringt, irgendein Fehler, der durch eine nicht erforder liche elektrische Ladung verursacht wird, durch die diffe rentiellen Vorgänge der Verarbeitungsschaltungen 17p und 17m ausgelöscht werden kann.

Fünftes Ausführungsbeispiel

Der Umlauf-A/D-Wandler 11, der in dem zweiten Ausfüh rungsbeispiel der vorliegenden Erfindung erläutert wird, ist bevorzugt in einem Mikrocomputer enthalten, der in ei ner Motorsteuereinheit, die als ECU (d. h. elektronische Steuereinheit) bezeichnet wird, eines Kraftfahrzeugs ver wendet wird.

Fig. 10 ist ein Blockschaltbild, das eine schematische Anordnung eines Mikrocomputers 19 gemäß dem fünften Ausfüh rungsbeispiel der vorliegenden Erfindung zeigt. Der Mikro computer 18, d. h. ein integrierter Ein-Chip-Mikrocomputer, weist den Umlauf-A/D-Wandler 11, eine CPU 19, einen RAM 20, einen ROM 21, eine Eingangsverarbeitungsschaltung 22 und eine Ausgangsverarbeitungsschaltung 23 auf, welche über ei nen Bus 24 miteinander verbunden sind, welcher einen Adreß bus, einen Datenbus und einen Steuerbus beinhaltet.

Der Mikrocomputer arbeitet mit der Energieversorgung einer Gleichspannung (z. B. 5 V) von einer zweckmäßigen Gleichgrößen-Energieversorgungsquellenschaltung (nicht ge zeigt) und führt sowohl verschiedene Motorsteuerungen, die eine Kraftstoffeinspritzung, ein Zündzeitpunktsteuern, ein Klopfsteuern beinhalten, als auch Getriebesteuerungen durch.

Die CPU 19 und der ROM 21 sind über einen Spezialbus zur Anweisungsabfrage verbunden, so daß die CPU 19 über diesen Spezialbus aufeinanderfolgend Anweisungen lesen kann, die in dem ROM 21 gespeichert sind. Die CPU führt die Berechnungsverarbeitung, die Entscheidungsverarbeitung und die Eingabe/Ausgabeverarbeitung, die für die Motorsteuerun gen und die Getriebesteuerungen erforderlich sind, in Über einstimmung mit den abgefragten Anweisungen durch. Der RAM 30 wirkt als eine Speichereinrichtung zum temporären Spei chern von temporären Daten während der vorhergehenden Transaktion.

Die Eingangsverarbeitungsschaltung 22 weist einen ana logen Multiplexer und eine Mehrzahl von Eingangsanschlüssen auf. Der analoge Multiplexer wählt ein analoges Signal aus einer Mehrzahl von analogen Signalen, die über die Ein gangsanschlüsse eingegeben werden, die mit Analogsignal- Eingangsanschlüssen 25a, 25b, . . . . verbunden sind, in Über einstimmung mit einer Anweisung der CPU 19 aus. Dann sendet der analoge Multiplexer das ausgewählte analoge Signal zu dem Signaleingangsanschluß des Umlauf-A/D-Wandlers 11.

Weiterhin empfangen die Eingangsanschlüsse des analogen Multiplexers eine Mehrzahl von digitalen Signalen, die von den Digitalsignal-Eingangsanschlüssen 26a, 26b, . . . . in Übereinstimmung mit Anweisungen von der CPU 19 eingegeben werden.

Die Ausgangsverarbeitungsschaltung 23 weist eine Schal tungsanordnung auf, die imstande ist, als Ausgangsan schlüsse zu dienen, welche verschiedene digitale Signale über zugehörige Digitalsignal-Ausgangsanschlüsse 27a, 27b, . . . in Übereinstimmung mit Anweisungen der CPU 19 nach au ßen erzeugen.

Als nächstes werden Vorteile eines Verwendens des Um lauf-A/D-Wandlers 11 in dem Mikrocomputer 18 erläutert.

Die Eingangsverarbeitungsschaltung 22 empfängt die ana logen Signale, d. h. ein Batteriespannungssignal, ein Kühl wassersignal, ein Drosselöffnungssignal, ein Luftflußmen gensignal, ein Klopfsignal und Magnetspulen-Stromsignale, welche zum Durchführen der Motorsteuerungen und der Getrie besteuerungen erforderlich sind. Eine Zeitdauer der A/D- Wandlung (d. h. eine A/D-Wandlungsdauer) für jedes analoge Signal wird unter Berücksichtigung der Charakteristiken je des analogen Signals und einer erforderlichen Genauigkeit des gewandelten Signals bestimmt. Zum Beispiel sind die Än derungen der Batteriespannung und der Kühlwassertemperatur sehr klein. Daher sind die erforderlichen A/D-Wandlungspe rioden für diese Daten in der Größenordnung von ms.

Jedoch muß der Mikrocomputer 18, auch wenn die A/D- Wandlungsperiode für jedes analoge Signal lang ist, Dut zende von analogen Signalen eingeben. Daher muß der Umlauf wandler 11 eine Wandlungszeit aufweisen, die in einen Be reich von 1 µs bis 20 µs fällt. Weiterhin erfordern neueste Bedürfnisse für weiterentwickelte Motorsteuerungen und Ge triebesteuerungen einen höchst genauen Steuerpegel, der be züglich einer Auflösung gleich 12 Bit ist.

Wenn der herkömmliche 2-Schritt-Umlauf-A/D-Wandler, der in Fig. 11 gezeigt ist, verwendet wird, um eine ausrei chende Wandlungszeit und eine erforderliche Auflösung zu verwirklichen, wird eine A/D-Wandlungsschaltung 1 mit einer Auflösung von 7 Bits und eine Kondensatorgruppenschaltung 4, die aus insgesamt 128 gruppierten Kondensatoren besteht, erforderlich sein. In diesem Fall erfordert die A/D-Wand lungsschaltung 1 von 7 Bits 128 Widerstände und 127 Kompa ratoren (siehe Fig. 2). Anders ausgedrückt wird die Chipfläche, die von dem A/D-Wandler belegt wird, groß. Die Kosten des Mikrocomputers 18 (welcher eine integrierte Schaltung ist) erhöhen sich bedeutsam.

Alternativ steigt, wenn ein A/D-Wandler eines paralle len Typs verwendet wird, die Anzahl der erforderlichen Kom paratoren bis zu 4095. Es ist überflüssig, zu sagen, daß sich die Chipabmessung stark erhöhen wird. Ein A/D-Wandler eines der Reihe nach vergleichenden Typs wird nicht im stande sein, eine ausreichend kurze Wandlungszeit zu ver wirklichen, die gleich mehreren µs ist.

Jedoch macht es das Verwenden des Umlauf-A/D-Wandlers 11, der imstande ist, die 3-Schritt-Umlaufvorgänge durchzu führen, möglich, die ausreichende Wandlungszeit und die er forderliche Auflösung zu erzielen. Weiterhin erfordert der Umlauf-A/D-Wandler 11 eine verhältnismäßig kleine Anzahl von Schaltungskomponenten, d. h. eine A/D-Wandlungsschaltung 1, die eine Auflösung von 5 Bits aufweist, und eine Konden satorgruppenschaltung 4, die aus insgesamt 32 gruppierten Kondensatoren besteht (siehe Fig. 5). Der A/D-Wandler 1 von 5 Bits erfordert 32 Widerstände und 31 Komparatoren (siehe Fig. 2). Daher macht es ein Verwenden des 3-Schritt-Umlauf- A/D-Wandlers 11 möglich, die Anzahl von Kondensatoren und verwandten Schaltungselementen zu verringern.

Anstelle eines Verwendens des vorhergehenden 3-Schritt- Umlauf-A/D-Wandlers 11 läßt die vorliegende Erfindung zu, einen Umlauf-A/D-Wandler zu verwenden, der imstande ist, 4- Schritt-Umlaufvorgänge durchzuführen, so daß die Gesamtan zahl von Schaltungselementen weiter verringert werden kann. Das heißt, der 4-Schritt-Umlauf-A/D-Wandler erfordert eine A/D-Wandlungsschaltung 1, die eine Auflösung von 4 Bits aufweist, und eine Kondensatorgruppenschaltung 4, die aus insgesamt 16 gruppierten Kondensatoren besteht.

Auf diese Weise verringert ein Einbringen des Umlauf- A/D-Wandlers 11 in den Mikrocomputer 18 stark die Chipflä che, die von dem A/D-Wandler belegt wird, während die aus reichende Wandlungszeit erzielt wird und die erforderliche Auflösung verwirklicht wird. Daher können die Kosten eines IC verringert werden. Weiterhin erfordert der Umlauf-A/D- Wandler 11 keine Abtast-und-Halte-Schaltung zum Halten des Ausgangspegels des Operationsverstärkers (siehe Fig. 5).

Dies ist bei einem Erzielen eines genauen Wandlungsergeb nisses vorteilhaft.

Obgleich des fünfte Ausführungsbeispiel den Umlauf-A/D- Wandler 11 an dem Mikrocomputer 18 für die Motorsteuerungen und die Getriebesteuerungen anwendet, ist es jedoch mög lich, den Umlauf-A/D-Wandler 11 an verschiedenen Vorrich tungen anzuwenden, wenn der Auflösungspegel des Umlauf-A/D- Wandlers 11 und die Anzahl der erforderlichen Umlauf schritte angemessen eingestellt oder ausgewählt werden. Es ist überflüssig, zu sagen, daß der Umlauf-A/D-Wandler 11, der in dem Mikrocomputer verwendet wird, durch jeden der zuvor beschriebenen Umlauf-A/D-Wandler 8, 12 und 14 ersetzt werden kann.

Verschiedenartige Ausgestaltungen

Die vorliegende Erfindung ist nicht auf die zuvor be schriebenen ersten bis fünften Ausführungsbeispiele be schränkt und kann deshalb auf die folgende Weise abgeändert oder erweitert werden.

Die A/D-Wandlungsschaltungen 1 und 15 sind nicht auf 3 Bits beschränkt. Die Anzahl der Umlaufschritte, die in den Wandlungsschaltungen 1 und 15 durchgeführt werden, kann ir gendeine von 4, 5, 6, . . . . sein. Die Schrittanzahl 2 ist in dieser Erfindung zulässig. Jedoch ist eine erwünschte Schrittanzahl nicht weniger als drei. Der Typ der A/D-Wand lungsschaltung 1 (und 15) ist nicht auf lediglich den pa rallelen Typ beschränkt und kann deshalb zu einem anderen Typ, wie zum Beispiel einen der Reihe nach vergleichenden Typ, geändert werden.

Gemäß der vorliegenden Erfindung ist es möglich, jeden des Umlauf-A/D-Wandlers 8 des ersten Ausführungsbeispiels und des Umlauf-A/D-Wandlers 12 des dritten Ausführungsbei spiels derart abzuändern, daß sie auf die gleiche Weise wie die Anordnung des Umlauf-A/D-Wandlers 14 des vierten Aus führungsbeispiels differentiell arbeiten.

In jedem der zuvor beschriebenen Ausführungsbeispiele wird die Ausgangsspannung des Operationsverstärkers 3 über die Schalter S8 und S0 bis S7 (S0' bis S3') an die oberen Elektroden der gruppierten Kondensatoren C0 bis C7 (C0' bis C3') angelegt. Jedoch hat es die vorliegende Erfindung zum Inhalt, den Schalter S10 vorzusehen, um den Operationsver stärker 3 und den Kondensator CF zusammenwirkend als eine Halteschaltung arbeiten zu lassen. Weiterhin hat es die vorliegende Erfindung zum Inhalt, den Schalter S11 vorzuse hen, um die Ladungseinstellung als eine Vorverarbeitung vor der Ladungsneuverteilung auf der Grundlage der Haltespan nung durchzuführen. Demgemäß ist ein Anwenden der vorlie genden Erfindung nicht auf die Ladungseinstellung für die gruppierten Kondensatoren C0 bis C7 (C0' bis C3') be schränkt. Zum Beispiel kann die vorliegende Erfindung in einem Fall angewendet werden, in dem ein anderer Kondensa tor mit der Sammelleitung 5 verbunden ist und die Ladungs einstellung für diesen Kondensator auf der Grundlage der vorhergehenden Haltespannung durchgeführt wird.

Die Erfindung kann in mehreren Formen verkörpert wer den, ohne den Inhalt von wesentlichen Charakteristiken von ihr zu verlassen. Die vorliegenden Ausführungsbeispiele, wie sie beschrieben sind, sind deshalb als lediglich veran schaulichend und nicht beschränkend gedacht, da der Umfang der Erfindung durch die beiliegenden Ansprüche, anstelle als durch die ihnen vorhergehende Beschreibung definiert ist. Alle Änderungen, die innerhalb der Grenzen und Schran ken der Ansprüche fallen, oder Äquivalente von derartigen Grenzen und Schranken sind deshalb als durch die Ansprüche umfaßt gedacht.

Claims

1. Ein Umlauf-A/D-Wandler (8, 11, 12, 14), der aufweist:
eine A/D-Wandlungsschaltung (1; 15);
eine Kondensatorgruppenschaltung (4; 4p; 4m), die eine Mehrzahl von gruppierten Kondensatoren (C0-C7; C0'-C3', C0p-C7p, C0m-C7m) aufweist, wobei jeder gruppierte Kondensator eine Sammelelektrode, die mit einer Sammelleitung (5; 5p, 5m) verbunden ist, und eine Nicht-Sammelelektrode aufweist, die als Reaktion auf ein Wandlungsergebnis (n1, n2 . . .) der A/D-Wand lungsschaltung (1; 15) entweder mit einer ersten Re ferenzspannungsleitung (GND) oder einer zweiten Refe renzspannungsleitung (Vref) verbindbar ist;
einen Operationsverstärker (3; 16), der einen Ein gangsanschluß aufweist, der mit der Sammelleitung (5; 5p, 5m) verbunden ist;
einen Integrationsverstärker (CF; CFp; CFm), der zwi schen dem Eingangsanschluß und einem Ausgangsanschluß des Operationsverstärkers (3; 16) angeschlossen ist;
eine Integrations-Initialisierungsschaltung zum Ini tialisieren des Integrationskondensators (CF; CFp, CFm);
eine Schaltungsanordnung (S8, S0-S7; S0'-S3'; S8p, S0p-S7p, S8m, S0m-S7m) zum Eingeben einer Ausgangs spannung des Operationsverstärkers (3; 16) in die A/D-Wandlungsschaltung (1, 15) und in die Nicht-Sam melelektroden der gruppierten Kondensatoren;
ein erstes Schaltnetz (S10; S10p. S10m), das zwischen der Sammelleitung (5; 5p, 5m) und dem Eingangsan schluß des Operationsverstärkers (3; 16) vorgesehen ist; und
ein zweites Schaltnetz (S11; S11b, S11m), das zwi schen der Sammelleitung (5; 5p, 5m) und der ersten Referenzspannungsleitung (GND) vorgesehen ist,
wobei bei der A/D-Wandlung eines dritten oder nach folgenden Schritts eine Ladungseinstellung der grup pierten Kondensatoren (C0-C7; C0'-C3'; C0p-C7p, C0m-C7m) auf der Grundlage der Ausgangsspannung des Ope rationsverstärkers durch Schließen des zweiten Schaltnetzes (S11; S11p, S11m) in einem Zustand, in dem das erste Schaltnetz (S10; S10p, S10m) geöffnet ist, durchgeführt wird und dann der Integrationskon densator (CF; CFp, CFn) durch die Integrations-Ini tialisierungsschaltung initialisiert wird.

2. Der Umlauf-A/D-Wandler (8) nach Anspruch 1, wobei
die Integrations-Initialisierungsschaltung durch ein Integrations-Initialisierungsschaltnetz (S9) gebildet ist, das parallel zu dem Integrationskondensator (CF) geschaltet ist, und
der Integrationskondensator (CF) durch Schließen des Integrations-Initialisierungsschaltnetzes (S9) in ei nem Zustand initialisiert wird, in dem die ersten und zweiten Schaltnetze (S10, S11) geöffnet sind.

3. Der Umlauf-A/D-Wandler (11, 12) nach Anspruch 1, wo bei
ein Versatz-Kompensationskondensator (CIN) zwischen dem Eingangsanschluß des Operationsverstärkers (3) und einem gemeinsamen Verbindungspunkt von einem An schluß des ersten Schaltnetzes (S10) und einem An schluß des Integrationskondensators (CF) angeordnet ist, und
eine Versatzkompensationsspannungs-Ladeschaltung (S15) zum Laden des Versatz-Kompensationskondensators (CIN) auf einen Versatzkompensationsspannungspegel vorgesehen ist.

4. Der Umlauf-A/D-Wandler (11) nach Anspruch 3, wobei
die Integrations-Initialisierungsschaltung aufweist:
ein erstes Integrations-Initialisierungsschaltnetz (S12), das zwischen dem anderen Anschluß des Integra tionskondensators (CF) und dem Ausgangsanschluß des Operationsverstärkers (3) angeschlossen ist;
ein zweites Integrations-Initialisierungsschaltnetz (S13), das zwischen dem anderen Anschluß des Integra tionskondensators (CF) und der ersten Referenzspan nungsleitung (GND) angeschlossen ist; und
ein drittes Integrations-Initialisierungsschaltnetz (S14), das zwischen dem einen Anschluß des Integra tionskondensators (CF) und der ersten Referenzspan nungsleitung (GND) angeschlossen ist, und
die Versatzkompensationsspannungs-Ladeschaltung ein Kompensationsladeschaltnetz (S15) aufweist, das zwi schen den Eingangs- und Ausgangsanschlüssen des Ope rationsverstärkers (3) angeschlossen ist.

5. Der Umlauf-A/D-Wandler (11) nach Anspruch 4, wobei ein Initialisieren des Integrationskondensators (CF) und ein Laden des Versatz-Kompensationskondensators (CIN) durch Schließen des Kompensationsladeschaltnet zes (S15) und der zweiten und dritten Integrations- Initialisierungsschaltnetze (S13, S14), während das erste Integrations-Initialisierungsschaltnetzes (S12) geöffnet wird, in einem Zustand durchgeführt wird, in dem die ersten und zweiten Schaltnetze (S10, S11) ge öffnet sind.

6. Der Umlauf-A/D-Wandler (12) nach Anspruch 3, wobei
die Integrations-Initialisierungsschaltung ein erstes Integrations-Initialisierungsschaltnetz (S12), das zwischen dem anderen Anschluß des Integrationskonden sators (CF) und dem Ausgangsanschluß des Operations verstärkers (3) angeschlossen ist, und ein zweites Integrations-Initialisierungsschaltnetz (S13) auf weist, das zwischen dem anderen Anschluß des Integra tionskondensators (CF) und der ersten Referenzspan nungsleitung (GND) angeschlossen ist,
die Versatzkompensationsspannungs-Ladeschaltung ein Kompensationsladeschaltnetz (S15) aufweist, das zwi schen den Eingangs- und Ausgangsanschlüssen des Ope rationsverstärkers (3) angeschlossen ist, und
die Nicht-Sammelelektroden der gruppierten Kondensa toren (C0'-C3') derart angeordnet sind, daß sie auf machbar sind.

7. Der Umlauf-A/D-Wandler (12) nach Anspruch 6, wobei ein Initialisieren des Integrationskondensators (CF) und ein Laden des Versatz-Kompensationskondensators (CIN) durch Schließen der ersten und zweiten Schalt netze (S10, S11), des Kompensationsladeschaltnetzes (S15) und des zweiten Integrations-Initialisierungs schaltnetzes (S13), während das erste Integrations- Initialisierungsschaltnetzes (S12) geöffnet wird, in einem Zustand durchgeführt werden, in dem die Nicht- Sammelelektroden der gruppierten Kondensatoren geöff net sind.

8. Der Umlauf-A/D-Wandler (11, 12) nach einem der An sprüche 3 bis 7, wobei der Operationsverstärker (3) mit einer vorbestimmten Spannung (V1) vorgespannt wird, welche innerhalb einer Versorgungsspannung ist, die an den Operationsverstärker angelegt wird.

9. Der Umlauf-A/D-Wandler (14) nach Anspruch 1 oder An spruch 2, wobei
die A/D-Wandlungsschaltung (15) derart angeordnet ist, daß sie differentiell betreibbar ist,
die Kondensatorgruppenschaltung (4p), der Integra tionskondensator (CFp) und die Integrations-Initiali sierungsschaltung (S12p, S13p, S14p) zusammenwirkend eine Wandlungsergebnis-Verarbeitungsschaltung auf der nichtinvertierenden Eingangsseite bilden, welche mit einem invertierenden Eingangsanschluß des Operations verstärkers (16) verbunden ist,
eine Wandlungsergebnis-Verarbeitungsschaltung (17m) auf der invertierenden Eingangsseite, die in der An ordnung zu der Wandlungsergebnis-Verarbeitungssschal tung (17p) auf der nichtinvertierenden Eingangsseite identisch ist, mit einem nichtinvertierenden Ein gangsanschluß des Operationsverstärkers (16) verbun den ist, und
die Wandlungsergebnis-Verarbeitungsschaltung (17p) auf der nichtinvertierenden Eingangsseite und die Wandlungsergebnis-Verarbeitungsschaltung (17m) auf der invertierenden Eingangsseite differentiell be treibbar sind.

10. Der Umlauf-A/D-Wandler (14) nach einem der Ansprüche 3 bis 7, wobei
die A/D-Wandlungsschaltung (16) derart angeordnet ist, daß sie differentiell betreibbar ist,
die Kondensatorgruppenschaltung (4p), der Integra tionskondensator (CFp), die Integrations-Initialisie rungsschaltung (S12p, S13p, S14p), der Versatz-Kom pensationskondensator (CINp) und die Versatzkompensa tionsspannungs-Ladeschaltung (S15p) zusammenwirkend eine Wandlungsergebnis-Verarbeitungsschaltung (17p) auf der nichtinvertierenden Eingangsseite bilden, welche mit einem invertierenden Eingangsanschluß des Operationsverstärkers (16) verbunden ist,
eine Wandlungsergebnis-Verarbeitungsschaltung (17m) auf der invertierenden Eingangsseite, die in der An ordnung zu der Wandlungsergebnis-Verarbeitungssschal tung (17p) auf der nichtinvertierenden Eingangsseite identisch ist, mit einem nichtinvertierenden Ein gangsanschluß des Operationsverstärkers (16) verbun den ist, und
die Wandlungsergebnis-Verarbeitungsschaltung (17p) auf der nichtinvertierenden Eingangsseite und die Wandlungsergebnis-Verarbeitungsschaltung (17m) auf der invertierenden Eingangsseite differentiell be treibbar sind.

11. Der Umlauf-A/D-Wandler nach einem der Ansprüche 1 bis 10, wobei die gruppierten Kondensatoren (C0-C7) in ihren Kapa zitätswerten zueinander identisch sind.

12. Der Umlauf-A/D-Wandler nach einem der Ansprüche 1 bis 10, wobei Kapazitätswerte der gruppierten Kondensatoren in Form von 2ⁿ gewichtet sind, wobei n eine Ganzzahl ist.

13. Der Umlauf-A/D-Wandler nach einem der Ansprüche 1 bis 12, wobei
die A/D-Wandlungsschaltung eine Auflösung von "m" Bits aufweist,
die Kapazität des Integrationskondensators auf 1/2^(m-1) gleich einer Summe von Kapazitäten der grup pierten Kondensatoren festgelegt ist, und
insgesamt n Schritte von A/D-Wandlungswerten, die von der A/D-Wandlungsschaltung erzeugt werden, aufeinan derfolgend durch Überlappen um ein Bit und Abschnei den eines niederwertigsten Bit addiert werden, um da durch ein A/D-Wandlungsausgangssignal zu erzeugen, das eine Auflösung von n × (m - 1) Bits aufweist.

14. Der Umlauf-A/D-Wandler nach einem der Ansprüche 1 bis 13, wobei die A/D-Wandlungsschaltung ein paralleler Typ ist.