JP4900065B2 - マルチチャネルサンプルホールド回路およびマルチチャネルａ／ｄ変換器 - Google Patents

Description

本発明は、複数チャネルの中から選択されたチャネルの信号をサンプルホールドするマルチチャネルサンプルホールド回路およびそれを用いたマルチチャネルＡ／Ｄ変換器に関する。

車両のエンジンＥＣＵ(Electronic Control Unit)、ボデーＥＣＵなどで用いられているＡ／Ｄ変換器（例えば特許文献１参照）は、エンジン制御、ボデー制御などに必要な各種車両用センサの出力信号、ＥＣＵ回路電圧、バッテリ電圧などの様々な信号電圧をデジタル値に変換する必要があり、その数は数十以上に上る場合もある。この場合、各信号ごとにＡ／Ｄ変換器（Ａ／Ｄ変換コア）を備えることはＩＣのチップ面積の増大を招き、そのようなチップを作ることは現実的ではない。

このため、通常は図１７に示すようにＩＣ１０１内にマルチプレクサ１０２と１つのＡ／Ｄ変換器１０３を備え、センサ１０４（104a,104b,104c）等から出力される複数の信号の中からマルチプレクサ１０２により選択した信号をＡ／Ｄ変換器１０３でＡ／Ｄ変換するようになっている。すなわち、１つのＡ／Ｄ変換器１０３は、各チャネル（Ｃｈ１〜Ｃｈ３）に時分割で割り当てられて使用されている。マルチプレクサ１０２は、各チャネルの信号入力端子１１０、１２０、１３０とコモンライン１０５との間に設けられたアナログスイッチ１１１、１２１、１３１から構成されており、Ａ／Ｄ変換器１０３は、このコモンライン１０５の電圧を入力とするサンプルホールド回路１０６を備えている。

ところで、車両用のセンサ１０４の中には出力インピーダンスが大きいものもある。例えば、圧電効果を利用したノックセンサのインピーダンスは１００ｋΩ以上となる場合もある。また、センサ１０４とＩＣ１０１の信号入力端子１１０、１２０、１３０との間に比較的大きい抵抗値（１０ｋΩ以上）を持つ抵抗Ｒex1、Ｒex2、Ｒex3を挿入する場合も多い。これは、電磁誘導などによりセンサ１０４とＥＣＵとを接続するワイヤハーネス等に重畳されるサージノイズが、ＩＣ１０１の信号入力端子１１０、１２０、１３０に直接印加されることを防止するとともに、そのノイズによってＩＣ１０１が誤動作することを防止するためである。

さらに、マルチプレクサ１０２のコモンライン１０５には多くのスイッチ１１１、１２１、１３１が接続されているため、これらのスイッチ１１１、１２１、１３１を構成するトランジスタの容量がコモンライン１０５に付加される。また、チャネル数が多いと配線長が長くなるため、コモンライン１０５には比較的大きい寄生容量Ｃcom（例えば５ｐＦ程度）が付加される場合もある。一方、各チャネルの信号入力端子１１０、１２０、１３０とグランドとの間には、それぞれＩＣ１０１の内部、外部を合わせて数ｐＦの容量Ｃt1、Ｃt2、Ｃt3が存在する。これは、ＥＣＵのプリント配線板のパターンまたはＩＣ内部の保護素子などの寄生容量による。

あるチャネルのＡ／Ｄ変換を行うと、コモンライン１０５の寄生容量Ｃcomにはそのチャネルの電圧が充電されるため、次にＡ／Ｄ変換を行うチャネルのスイッチをオンした瞬間に、当該チャネルの電圧に向かって寄生容量Ｃcomの充電が開始される。センサ１０４の出力インピーダンスおよび抵抗Ｒexi（ｉ＝１、２、３、…）が十分に小さければ、寄生容量Ｃcomに充電される電荷はセンサ１０４から速やかに供給される。しかし、インピーダンス（抵抗）が大きい場合には、決められたサンプリング時間内で充電が完了せず変換誤差が生じる。

この現象を防ぐために、コンデンサＣexi（ｉ＝１、２、３、…）を外付けし、等価的なインピーダンスを十分に下げることが行われる。これは、コンデンサＣexiと寄生容量Ｃcomとの間の電荷分配に際して、端子容量（＝Ｃexi＋Ｃti）を十分に大きくすることで電荷分配による影響を小さくしていると考えることができる。この外付けコンデンサＣexiは抵抗Ｒexiとともにサージに対するローパスフィルタとしても機能する。

ところが、チャネル数が多いとコンデンサＣexiなどの外付け部品数が増大し、ＥＣＵのプリント基板面積が増大する。これを防ぐ手段として、特許文献２にコモンラインのプリチャージを行う回路が開示されている。
特開２００７−３６５８０号公報 特開２００２−１１１４６１号公報

特許文献２に記載された構成では、各チャネルごとにボルテージフォロアが必要となるためＩＣ内の回路が増え、チップ面積の増大を招いてしまう。
本発明は上記事情に鑑みてなされたもので、その目的は、信号入力端子の電気的な入力条件によらず、小さいチップ面積で且つ高精度のチャネル切り替えを可能とするマルチチャネルサンプルホールド回路およびそれを用いたマルチチャネルＡ／Ｄ変換器を提供することにある。

請求項１に記載した手段によれば、各チャネルに共通の演算増幅器および制御回路を備え、各チャネルごとに信号電荷設定用コンデンサ、電荷設定用スイッチ、分離用スイッチおよびホールド用スイッチを備えている。

複数チャネルのうちホールド対象チャネル以外のチャネルでは、分離用スイッチとホールド用スイッチを開き、信号電荷設定用コンデンサと演算増幅器とを電気的に切り離す。そして、電荷設定用スイッチを閉じることにより、信号電圧に応じた電荷が信号入力端子から信号電荷設定用コンデンサに至る電荷設定経路を介して信号電荷設定用コンデンサに蓄積される。チャネルを切り替えた後にコンデンサ（寄生容量を含む）への充電を開始する従来構成とは異なり、各チャネルについてサンプルホールドの対象となっていない非選択期間を全て信号電荷設定用コンデンサへの電荷設定期間として使えるため、入力信号源のインピーダンスが高い場合でも、その信号電圧に応じた電荷が精度よく各チャネルごとの信号電荷設定用コンデンサに設定される。

一方、複数チャネルの中から選択されたホールド対象チャネルでは、電荷設定用スイッチを開き信号電荷設定用コンデンサの電荷を保存する。そして、分離用スイッチとホールド用スイッチを閉じることにより、信号電圧に応じた電荷が設定された信号電荷設定用コンデンサが演算増幅器の入出力端子間に接続されてホールドコンデンサとして機能する。従って、信号電荷設定用コンデンサの静電容量のばらつきおよび電荷分配の影響を受けることがなく、非選択期間に十分な時間をかけて電荷設定された信号電荷設定用コンデンサの当該電荷に応じた正確な信号電圧をホールドして出力することができる。また、本手段では各チャネル共通の演算増幅器を唯一つ備えればよく、信号電荷設定用コンデンサの静電容量も小さくできるため、チップ面積を低減することができる。

請求項２に記載した手段によれば、差動形式の信号電圧を高精度にホールドすることができる。また、コモンモードノイズなどを有効に除去することができる。さらに、回路構成を対称とすることにより、各スイッチの切り替え時に発生するフィードスルーなどによる誤差を相殺できる。

請求項３に記載した手段によれば、信号電荷設定用コンデンサと演算増幅器とを電気的に切り離す分離用スイッチと、信号電荷設定用コンデンサを演算増幅器の入出力端子間に接続するホールド用スイッチとが共通のスイッチとされている。これにより、スイッチの数を低減でき、チップ面積を一層低減することができる。

請求項４に記載した手段によれば、オフセット補償コンデンサに演算増幅器の持つオフセット電圧が保持される。ホールド対象チャネルについて、信号電荷設定用コンデンサがオフセット補償コンデンサを介して演算増幅器の入出力端子間に接続されるので、演算増幅器のオフセット電圧が補償され、信号電荷設定用コンデンサの電荷に応じた正確な信号電圧が出力される。

請求項５に記載した手段によれば、各チャネルに共通の演算増幅器、その入出力端子間に接続されたホールドコンデンサ、このホールドコンデンサの電荷を初期化する初期化回路、および制御回路を備え、各チャネルごとに信号電荷設定用コンデンサ、電荷設定用スイッチ、分離用スイッチおよびホールド用スイッチを備えている。

上述した請求項１記載の手段と同様に、複数チャネルのうちホールド対象チャネル以外のチャネルでは、分離用スイッチとホールド用スイッチを開き、信号電荷設定用コンデンサと演算増幅器とを電気的に切り離す。そして、電荷設定用スイッチを閉じることにより、信号電圧に応じた電荷が信号電荷設定用コンデンサに蓄積される。これにより、各チャネルについて非選択期間を全て信号電荷設定用コンデンサへの電荷設定期間として使えるため、信号電圧に応じた電荷が精度よく各チャネルごとの信号電荷設定用コンデンサに設定される。

一方、複数チャネルの中から選択されたホールド対象チャネルでは、電荷設定用スイッチを開き信号電荷設定用コンデンサの電荷を保存する。そして、分離用スイッチとホールド用スイッチを閉じることにより、所定の基準電圧線と演算増幅器の入力端子との間に信号電荷設定用コンデンサが接続されて、当該コンデンサとホールドコンデンサとの間で電荷分配が行われる。各チャネルごとの信号電荷設定用コンデンサと共通のホールドコンデンサとの静電容量比が正確であれば、非選択期間に十分な時間をかけて電荷設定された信号電荷設定用コンデンサの当該電荷に応じた正確な信号電圧をホールドして出力することができる。また、本手段では各チャネル共通の演算増幅器を唯一つ備えればよく、信号電荷設定用コンデンサの静電容量も小さくできるため、チップ面積を低減することができる。

請求項６に記載した手段によれば、差動形式の信号電圧を高精度にホールドすることができる。また、コモンモードノイズなどを有効に除去することができる。さらに、回路構成を対称とすることにより、各スイッチの切り替え時に発生するフィードスルーなどによる誤差を相殺できる。

請求項７に記載した手段によれば、信号電荷設定用コンデンサと演算増幅器とを電気的に切り離す分離用スイッチと、信号電荷設定用コンデンサを所定の基準電圧線と演算増幅器の入力端子との間に接続するホールド用スイッチとが共通のスイッチとされている。これにより、専用のホールド用スイッチは不要となり、スイッチの数を低減でき、チップ面積を一層低減することができる。

請求項８に記載した手段によれば、オフセット補償コンデンサに演算増幅器の持つオフセット電圧が保持される。ホールド対象チャネルについて、所定の基準電圧線と演算増幅器の入力端子との間にオフセット補償コンデンサを介して信号電荷設定用コンデンサが接続されるので、演算増幅器のオフセット電圧が補償され、信号電荷設定用コンデンサの電荷に応じた正確な信号電圧が出力される。

請求項９に記載した手段によれば、マルチチャネルサンプルホールド回路は、複数チャネルの入力信号の中から選択した信号を高精度にサンプルホールドし、Ａ／Ｄ変換器は、そのホールド電圧をＡ／Ｄ変換する。このマルチチャネルＡ／Ｄ変換器を用いると、複数チャネルを順次Ａ／Ｄ変換する際に効率的なサンプリングを行うことができ、入力信号源のインピーダンスが高い場合でも高精度のセトリング（電荷設定）を期待できる。また、チャネル切り替えに伴うサンプルホールド動作の誤差を低減できる。

請求項１０に記載した手段によれば、請求項１ないし４の何れかに記載したマルチチャネルサンプルホールド回路を用いた巡回型のマルチチャネルＡ／Ｄ変換器を実現できる。複数チャネルのうちＡ／Ｄ変換対象チャネル以外のチャネルでは、分離用スイッチとホールド用スイッチを開き、信号電荷設定用コンデンサと演算増幅器とを電気的に切り離す。そして、電荷設定用スイッチを閉じることにより、信号電圧に応じた電荷が信号入力端子からコンデンサに至る電荷設定経路を介して信号電荷設定用コンデンサに蓄積される。

一方、複数チャネルの中から選択されたＡ／Ｄ変換対象チャネルでは、分離用スイッチとホールド用スイッチを閉じることにより、信号電圧に応じた電荷が設定された信号電荷設定用コンデンサが演算増幅器の入出力端子間に接続され、積分コンデンサとアレイコンデンサとの中から選択されたコンデンサに、演算増幅器から出力されるホールド電圧に応じた電荷が設定される。積分コンデンサとアレイコンデンサとの中に非選択のコンデンサがあれば、その電荷は初期化される。その後は、知られた方法によりＡ／Ｄ変換を実行する。

この知られた方法とは、積分コンデンサを演算増幅器の入出力端子間に接続した状態でＡ／Ｄ変換回路の変換結果に応じて各アレイコンデンサの非共通側電極をそれぞれ複数の基準電圧線の何れかに接続することによりアレイコンデンサと積分コンデンサとの間で電荷再分配を行って残余電圧を得た後、さらに必要回数だけ演算増幅器から出力される残余電圧のＡ／Ｄ変換、残余電圧に応じた電荷設定と初期化それに続く電荷再分配を行うものである。本手段によれば、マルチチャネルサンプルホールド回路で用いる演算増幅器と、Ａ／Ｄ変換器の残余電圧生成回路で用いる演算増幅器とを共用化することができ、従来のマルチチャネルＡ／Ｄ変換器に比べてチップ面積を一層低減することができる。

請求項１１に記載した手段によれば、Ａ／Ｄ変換動作において、第１のスイッチを開いて第２のスイッチを閉じた状態で電荷設定と初期化を実行するので、電荷設定期間において演算増幅器と積分コンデンサをホールド回路として動作させることができる。その結果、巡回動作をさせる上で別にサンプルホールド回路を設ける必要がなく、チップサイズを一層低減できる。また、積分コンデンサが接続された演算増幅器をホールド回路として用いるので、新たな誤差が加わることがなく精度の良いＡ／Ｄ変換結果が得られる。

請求項１２に記載した手段によれば、請求項１ないし４の何れかに記載したマルチチャネルサンプルホールド回路を用いた巡回型のマルチチャネルＡ／Ｄ変換器を実現できる。複数チャネルのうちＡ／Ｄ変換対象チャネル以外のチャネルでは、分離用スイッチ、ホールド用スイッチおよび第１のスイッチを開き、電荷設定用スイッチおよび第２のスイッチを閉じ、第２の信号電荷設定用コンデンサの非共通側電極を信号入力端子に接続することにより、信号電圧に応じた電荷が第１、第２の信号電荷設定用コンデンサに蓄積される。

一方、複数チャネルの中から選択されたＡ／Ｄ変換対象チャネルでは、分離用スイッチとホールド用スイッチを閉じることにより、第１の信号電荷設定用コンデンサが演算増幅器の入出力端子間に接続され、第１、第２のスイッチを開いて第２の信号電荷設定用コンデンサの電荷を保存した上でＡ／Ｄ変換回路によりＡ／Ｄ変換を実行する。そして、Ａ／Ｄ変換回路の変換結果に応じて第２の信号電荷設定用コンデンサの非共通側電極を複数の基準電圧線の何れかに接続して電荷再分配を行って残余電圧を得た後、必要回数だけ演算増幅器から出力される残余電圧のＡ／Ｄ変換、残余電圧に応じた電荷設定それに続く電荷再分配を行う。

本手段によれば、マルチチャネルサンプルホールド回路で用いる演算増幅器と、Ａ／Ｄ変換器の残余電圧生成回路で用いる演算増幅器とを共用化することができる。また、マルチチャネルサンプルホールド回路で用いる第１の信号電荷設定用コンデンサを、残余電圧生成回路で用いる積分コンデンサとして機能させることができる。その結果、従来のマルチチャネルＡ／Ｄ変換器に比べてチップ面積を一層低減することができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、車載用制御ＩＣに用いられるマルチチャネルサンプルホールド回路（以下、サンプルホールド回路という）の構成を示している。このサンプルホールド回路１は、各チャネル（Ｃｈ１、Ｃｈ２、Ｃｈ３）の入力端子１０、２０、３０にそれぞれ入力される入力信号Ｖin1、Ｖin2、Ｖin3の中から１つを選択してホールドし、そのホールドした信号電圧Ｖoutを出力端子２から出力するものである。サンプルホールド回路１の後段には、Ａ／Ｄ変換器（図示せず）が接続されている。本実施形態は３チャネルの構成であるが、実際の車載用制御ＩＣでは、本実施形態のチャネル数を拡張することにより、各種車両用センサの出力信号、ＥＣＵ回路電圧、バッテリ電圧など数十以上の信号電圧をマルチプレクスしてホールドすることも可能である。

サンプルホールド回路１は、１つのオペアンプ３と制御回路４を備えている。オペアンプ３の反転入力端子（コモンライン５）と出力端子との間には、何れのチャネルも選択されていない時に出力電圧Ｖoutを０Ｖに固定するためのスイッチＳ１が接続されている。さらに、各チャネルごとに同じ構成を持つスイッチ回路を備えている。

Ｃｈ１では、入力端子１０とグランドとの間に、スイッチＳ１１、コンデンサＣＳ１０およびスイッチＳ１２の直列回路からなる電荷設定経路（信号電荷設定手段に相当）が構成されている。また、コンデンサＣＳ１０の共通側電極とオペアンプ３の反転入力端子との間にはスイッチＳ１３が接続されており、コンデンサＣＳ１０の非共通側電極とオペアンプ３の出力端子との間にはスイッチＳ１４が接続されている。同様に、Ｃｈ２のスイッチ回路はスイッチＳ２１〜Ｓ２４およびコンデンサＣＳ２０から構成されており、Ｃｈ３のスイッチ回路はスイッチＳ３１〜Ｓ３４およびコンデンサＣＳ３０から構成されている。

ここで、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０は、信号電荷設定用コンデンサに相当し、オペアンプ３に接続されたときにはホールドコンデンサとして機能する。オペアンプ３は、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０の何れかが接続された状態でホールド手段として動作する。

スイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２は、電荷設定経路を開閉する電荷設定用スイッチとして機能する。スイッチＳ１３、Ｓ１４は、コンデンサＣＳ１０とオペアンプ３とを電気的に切り離す分離用スイッチおよびコンデンサＣＳ１０をオペアンプ３の入出力端子間に接続するホールド用スイッチとして機能する。また、スイッチＳ１３、Ｓ１４は、コンデンサＣＳ１０を、信号電荷設定手段から切り離してホールド手段にホールドコンデンサとして接続するマルチプレクサ回路として機能する。スイッチＳ２３、Ｓ２４、Ｓ３３、Ｓ３４も同様に、分離用スイッチ、ホールド用スイッチおよびマルチプレクサ回路として機能する。なお、各スイッチはアナログスイッチにより構成されている。

次に、本実施形態の作用について説明する。
初期状態において、全てのチャネルが非選択の状態つまりサンプリング状態にある場合、制御回路４は、スイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびＳ１をオンとし、スイッチＳ１３、Ｓ１４、Ｓ２３、Ｓ２４、Ｓ３３、Ｓ３４をオフとする。この時、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０は、オペアンプ３から電気的に切り離され、それぞれ入力信号Ｖin1、Ｖin2、Ｖin3に応じた電荷が充電される。また、オペアンプ３はボルテージフォロアとして動作し、上述したように出力電圧Ｖoutは０Ｖになる。

この状態からＣｈ１を選択（マルチプレクス）してホールドする場合、制御回路４は、スイッチＳ１１、Ｓ１２、Ｓ１をオフし、続いてスイッチＳ１３、Ｓ１４をオンする。これにより、入力信号Ｖin1により充電されているコンデンサＣＳ１０は、電荷を保存したままオペアンプ３の入出力端子間に接続され、入力信号Ｖin1がホールドされて出力端子２から出力電圧Ｖoutとして出力される。

次にＣｈ１に替えてＣｈ２を選択（マルチプレクス）してホールドする場合、制御回路４は、スイッチＳ１３、Ｓ１４、Ｓ２１、Ｓ２２をオフし、続いてスイッチＳ１１、Ｓ１２、Ｓ２３、Ｓ２４をオンする。これにより、入力信号Ｖin2により充電されているコンデンサＣＳ２０は、電荷を保存したままオペアンプ３の入出力端子間に接続され、入力信号Ｖin2がホールドされて出力端子２から出力電圧Ｖoutとして出力される。また、非選択となったコンデンサＣＳ１０には、再び入力信号Ｖin1による充電が開始される。

以上説明した本実施形態によれば、各チャネルごとに信号電圧Ｖiniに応じた電荷を設定するサンプリング用（信号電荷設定用）のコンデンサＣｓｉ（ｉ＝１、２、３）を備えているので、各チャネルの非ホールド期間を全てサンプリング期間（電荷設定期間）として使え、車両用センサなど入力信号源のインピーダンスが高い場合でも、その信号電圧に応じた電荷が精度よく各チャネルごとのコンデンサＣｓｉに設定される。例えばエンジンＥＣＵなどに用いられる車載用制御ＩＣの場合、多くのセンサの信号は数ｍｓｅｃに一度Ａ／Ｄ変換すればよいため、十分なサンプリング時間を確保できる。

ホールド期間では、十分に電荷設定されたコンデンサＣｓｉがオペアンプ３の入出力端子間に直接接続されてホールドコンデンサとして機能する。また、全チャネルのサンプリング期間および何れかのチャネルのホールド期間を通して、コモンライン５は常に０Ｖとなる。従って、コモンライン５に浮遊容量が存在しても電荷分配による誤差が発生せず、コンデンサＣｓｉの静電容量のばらつきも影響しないため、コンデンサＣＳｉの電荷は正確に保存され、信号電圧Ｖiniを高精度にホールドして出力することができる。

コンデンサＣＳｉの静電容量は非常に小さくすることができるので（例えば１ｐＦ以下）、入力信号源のインピーダンスが高い場合でも電荷設定に要する時間を短縮でき、高精度のサンプルホールドが可能となる。これに伴って、コンデンサＣＳｉのサイズも小さくすることができ、オペアンプの数もチャネル数によらず１個だけであるため、チップ面積を低減することができる。

（第２の実施形態）
次に、本発明の第２の実施形態について図２を参照しながら説明する。
図２は、車載用制御ＩＣに用いられるマルチチャネルサンプルホールド回路の構成を示している。このサンプルホールド回路６も、図１に示すサンプルホールド回路１と同様に、各チャネルの入力端子１０、２０、３０にそれぞれ入力される入力信号Ｖin1、Ｖin2、Ｖin3の中から１つを選択してホールドし、そのホールドした信号電圧Ｖoutを出力端子２から出力するものである。後段にはＡ／Ｄ変換器が接続され、実際の車載用制御ＩＣでは数十以上の信号電圧をマルチプレクスしてホールドするようになっている。なお、図２において、図１と同一構成部分または対応する構成部分には同一符号を付している。

サンプルホールド回路６は、１つのオペアンプ３と制御回路７を備えている。オペアンプ３の反転入力端子（コモンライン５）と出力端子との間には、ホールドコンデンサＣＦとスイッチＳ１とが並列に接続されている。スイッチＳ１は、コンデンサＣＦの電荷を初期化する初期化回路である。

各チャネルは、同じ構成を持つスイッチ回路を備えている。Ｃｈ１では、入力端子１０とグランドとの間に、スイッチＳ１１、コンデンサＣＳ１０およびスイッチＳ１２の直列回路からなる電荷設定経路（信号電荷設定手段に相当）が構成されている。また、コンデンサＣＳ１０の共通側電極とオペアンプ３の反転入力端子との間にはスイッチＳ１３が接続されており、コンデンサＣＳ１０の非共通側電極とグランド（所定の基準電圧線に相当）との間にはスイッチＳ１５が接続されている。同様に、Ｃｈ２のスイッチ回路はスイッチＳ２１〜Ｓ２３、Ｓ２５およびコンデンサＣＳ２０から構成されており、Ｃｈ３のスイッチ回路はスイッチＳ３１〜Ｓ３３、Ｓ３５およびコンデンサＣＳ３０から構成されている。

ここで、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０は、信号電荷設定用コンデンサに相当し、オペアンプ３とコンデンサＣＦとスイッチＳ１とからなる回路は、ホールド手段８として動作する。スイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２は、電荷設定経路を開閉する電荷設定用スイッチとして機能する。スイッチＳ１３、Ｓ１５は、コンデンサＣＳ１０とオペアンプ３とを電気的に切り離す分離用スイッチおよびコンデンサＣＳ１０をグランドとオペアンプ３の反転入力端子との間に接続するホールド用スイッチとして機能する。また、スイッチＳ１３、Ｓ１５は、信号電荷設定手段とホールド手段８とを接続するマルチプレクサ回路として機能する。スイッチＳ２３、Ｓ２５、Ｓ３３、Ｓ３５も同様に、分離用スイッチ、ホールド用スイッチおよびマルチプレクサ回路として機能する。

次に、本実施形態の作用について説明する。
初期状態において、全てのチャネルが非選択の状態つまりサンプリング状態にある場合、制御回路７は、スイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびＳ１をオンとし、スイッチＳ１３、Ｓ１５、Ｓ２３、Ｓ２５、Ｓ３３、Ｓ３５をオフとする。この時、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０は、オペアンプ３から電気的に切り離され、それぞれ入力信号Ｖin1、Ｖin2、Ｖin3に応じた電荷が充電される。また、オペアンプ３はボルテージフォロアとして動作して出力電圧Ｖoutは０Ｖになり、コンデンサＣＦの電荷はゼロに初期化される。

この状態からＣｈ１を選択（マルチプレクス）してホールドする場合、制御回路７は、スイッチＳ１１、Ｓ１２、Ｓ１をオフし、続いてスイッチＳ１３、Ｓ１５をオンする。これにより、入力信号Ｖin1により充電されているコンデンサＣＳ１０は、電荷を保持したままグランドとオペアンプ３の反転入力端子との間に接続され、コンデンサＣＦとの間で電荷分配が行われる。その結果、出力電圧Ｖoutは以下の（１）式のようになる。
Ｖout＝（ＣＳ１０／ＣＦ）・Ｖin1 …（１）

次にＣｈ１に替えてＣｈ２を選択（マルチプレクス）してホールドする場合、制御回路７は、スイッチＳ１３、Ｓ１５をオフ、スイッチＳ１１、Ｓ１２をオンするとともに、スイッチＳ１をオンしてコンデンサＣＦの電荷をゼロに初期化する。初期化後、スイッチＳ１、Ｓ２１、Ｓ２２をオフし、続いてスイッチＳ２３、Ｓ２５をオンする。これにより、入力信号Ｖin2により充電されているコンデンサＣＳ２０は、電荷を保持したままグランドとオペアンプ３の反転入力端子との間に接続され、コンデンサＣＦとの間で電荷分配が行われる。その結果、出力電圧Ｖoutは以下の（２）式のようになる。非選択となったコンデンサＣＳ１０には、再び入力信号Ｖin1による充電が開始される。
Ｖout＝（ＣＳ２０／ＣＦ）・Ｖin2 …（２）

以上説明した本実施形態によれば、第１の実施形態と同様に、各チャネルごとにサンプリング用のコンデンサＣｓｉを備えているので、各チャネルの非ホールド期間を全てサンプリング期間として使え、信号電圧に応じた電荷が精度よく各チャネルごとのコンデンサＣｓｉに設定される。

ホールド期間では、十分に電荷設定されたコンデンサＣｓｉがグランドとオペアンプ３の反転入力端子との間に接続され、コンデンサＣＦとの間で（信号電荷設定手段とホールド手段８との間で）電荷分配が行われる。また、全チャネルのサンプリング期間および何れかのチャネルのホールド期間を通して、コモンライン５は常に０Ｖとなる。従って、コンデンサＣｓｉとＣＦとの静電容量比の精度を高めれば、コモンライン５に浮遊容量が存在しても電荷分配による誤差が発生せず、信号電圧Ｖiniを高精度にホールドして出力することができる。

コンデンサＣＳｉ、ＣＦの静電容量は非常に小さくすることができるので、入力信号源のインピーダンスが高い場合でも電荷設定に要する時間を短縮でき、高精度のサンプルホールドが可能となる。これに伴って、コンデンサＣＳｉのサイズも小さくでき、オペアンプの数もチャネル数によらず１個だけであるため、チップ面積を低減することができる。また、コンデンサＣＳｉとＣＦとの容量比を適宜設定することにより、ゲインを持たせることができる。

（第３の実施形態）
図３は、図１に示すサンプルホールド回路１を差動構成としたマルチチャネルサンプルホールド回路を示している。サンプルホールド回路５１は、差動出力型のオペアンプ５２と制御回路５３を備えている。オペアンプ５２の反転入力端子（コモンライン５ｐ）と非反転出力端子との間にはスイッチＳ１ｐが接続されており、非反転入力端子（コモンライン５ｍ）と反転出力端子との間にはスイッチＳ１ｍが接続されている。

非反転側の入力端子１０ｐ、２０ｐ、３０ｐとオペアンプ５２との間、反転側の入力端子１０ｍ、２０ｍ、３０ｍとオペアンプ５２との間には、それぞれ図１に示すスイッチＳ１１〜Ｓ３４およびコンデンサＣＳ１０〜ＣＳ３０からなるスイッチ回路と同様の回路が接続されている。非反転側、反転側の各素子には、それぞれ符号の最後に「ｐ」、「ｍ」を付している。

本実施形態によれば、車両用センサからの差動出力信号もサンプルホールドすることができ、第１の実施形態と同様の作用および効果が得られる。また、非反転信号側と反転信号側のレイアウトは対称構造とされ、しかも同一タイミングで動作させるので、例えば各スイッチの切り替え時にフィードスルーによる不要電荷の注入があっても、差動動作によりその電荷注入による誤差を相殺することができる。

（第４の実施形態）
図４は、図２に示すサンプルホールド回路６を差動構成としたマルチチャネルサンプルホールド回路を示している。サンプルホールド回路５４は、差動出力型のオペアンプ５２と制御回路５５を備えている。オペアンプ５２の反転入力端子と非反転出力端子との間には、ホールドコンデンサＣＦｐとスイッチＳ１ｐとが並列に接続されており、オペアンプ５２の非反転入力端子と反転出力端子との間には、ホールドコンデンサＣＦｍとスイッチＳ１ｍとが並列に接続されている。

非反転側の入力端子１０ｐ、２０ｐ、３０ｐとオペアンプ５２との間、反転側の入力端子１０ｍ、２０ｍ、３０ｍとオペアンプ５２との間には、それぞれ図２に示すスイッチＳ１１〜Ｓ３５およびコンデンサＣＳ１０〜ＣＳ３０からなるスイッチ回路と同様の回路が接続されている。非反転側、反転側の各素子には、それぞれ符号の最後に「ｐ」、「ｍ」を付している。

本実施形態によれば、車両用センサからの差動出力信号もサンプルホールドすることができ、第２の実施形態と同様の作用および効果が得られる。また、非反転信号側と反転信号側のレイアウトは対称構造とされ、しかも同一タイミングで動作させるので、例えば各スイッチの切り替え時にフィードスルーによる不要電荷の注入があっても、差動動作によりその電荷注入による誤差を相殺することができる。

（第５の実施形態）
図５は、図１に示すサンプルホールド回路を用いたマルチチャネル巡回型Ａ／Ｄ変換器の構成を示している。このＡ／Ｄ変換器５６は、各チャネルの入力端子１０、２０、３０、４０にそれぞれ入力される入力信号Ｖin1、Ｖin2、Ｖin3、Ｖin4の中から１つを選択してホールドし、そのホールドした信号電圧をＡ／Ｄ変換して６ビットのＡ／Ｄ変換値を出力するもので、マルチチャネルサンプルホールド回路５７、３ビットのＡ／Ｄ変換回路５８、３ビットのマルチプライングＤ／Ａ変換器５９および制御回路６０から構成されている。オペアンプ３とスイッチＳ１は、サンプルホールド回路５７とマルチプライングＤ／Ａ変換器５９とで共用されている。サンプルホールド回路５７は、４チャネル（Ｃｈ１〜Ｃｈ４）の構成である点およびオペアンプ３とスイッチＳ１を共用している点を除き図１に示すサンプルホールド回路１と同じ構成である。

マルチプライングＤ／Ａ変換器５９（残余電圧生成回路）は、オペアンプ３、コンデンサアレイ回路６１、コンデンサＣＦ、スイッチＳ１〜Ｓ５、Ｓ５０〜Ｓ５７から構成されている。コンデンサアレイ回路６１は、互いに等しい静電容量Ｃを有する８個のアレイコンデンサＣＳ５０〜ＣＳ５７により構成されている。これらコンデンサＣＳ５０〜ＣＳ５７の下部電極（共通側電極）はそれぞれコモンライン５ａに接続されており、上部電極（非共通側電極）はそれぞれスイッチＳ５０〜Ｓ５７を介して複数の基準電圧線（Ｖrefp（５Ｖ）、Ｖrefm（０Ｖ）の各電圧線）およびオペアンプ３の出力端子うちの何れかに接続されるようになっている。

コモンライン５ａは、スイッチＳ２（第１のスイッチに相当）を介してオペアンプ３の反転入力端子（コモンライン５ｂ）に接続されるとともに、スイッチＳ３（第２のスイッチに相当）を介してグランド（所定の電圧線に相当）に接続されている。また、オペアンプ３の反転入力端子と出力端子との間にはスイッチＳ１が接続されており、オペアンプ３の出力端子と反転入力端子との間には、各コンデンサＣＳ５０〜ＣＳ５７の２倍の静電容量２Ｃを有するコンデンサＣＦ（積分コンデンサに相当）とスイッチＳ４とが直列に接続されている。Ａ／Ｄ変換時におけるコンデンサＣＦ、ＣＳ５０〜ＣＳ５７への電荷設定方法によっては、コンデンサＣＦとスイッチＳ４との接続点とグランドとの間に設けられたスイッチＳ５は不要となる場合がある。

Ａ／Ｄ変換回路５８は、Ｖrefp（５Ｖ）とＶrefm（０Ｖ）を基準電圧としてＭ＝３ビットのデジタル変換値を出力するもので、図６に示す構成を備えている。ＶrefpとＶrefmの基準電圧線の間には抵抗Ｒ０〜Ｒ７が直列に接続されており、抵抗Ｒ０とＲ１、抵抗Ｒ１とＲ２、…、抵抗Ｒ６とＲ７の各接続点は、それぞれコンパレータＣＭＰ１、ＣＭＰ２、…、ＣＭＰ７の非反転入力端子に接続されている。また、コンパレータＣＭＰ１〜ＣＭＰ７の反転入力端子は、オペアンプ３の出力端子に接続されている。ここで、抵抗Ｒ０〜Ｒ７の抵抗値としては、例えば、抵抗Ｒ１〜Ｒ６を所定の抵抗値Ｒ［Ω］としたときに、抵抗Ｒ０を１．５Ｒ［Ω］、抵抗Ｒ７を０．５Ｒ［Ω］となるように設定している。

コンパレータＣＭＰ１〜ＣＭＰ７から出力されるハイレベルまたはロウレベルを有する出力信号はラッチ回路６２に入力される。このラッチ回路６２は、ラッチ信号がハイレベルになると、その時のコンパレータＣＭＰ１〜ＣＭＰ７の出力信号を保持して、その保持した出力信号をエンコーダ６３に出力するようになっている。そして、エンコーダ６３は、ラッチ回路６２からの信号に基づいて「０００」〜「１１１」までのＡ／Ｄ変換値を生成して出力する。

図７は、Ａ／Ｄ変換器５６のマルチプレクス動作、サンプルホールド動作およびＡ／Ｄ変換動作を示す第１のタイミング図である。この場合にはスイッチＳ５は不要であり、設けた場合には常にオフとする。時刻ｔ１以前において、制御回路６０は、サンプルホールド回路５７のスイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２およびＳ１をオンとし、スイッチＳ１３、Ｓ１４、Ｓ２３、Ｓ２４、Ｓ３３、Ｓ３４、Ｓ４３、Ｓ４４をオフとする。この時、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０、ＣＳ４０は、オペアンプ３から電気的に切り離され、それぞれ入力信号Ｖin1、Ｖin2、Ｖin3、Ｖin4に応じた電荷が充電される。

一方、マルチプライングＤ／Ａ変換器５９では、スイッチＳ１、Ｓ２、Ｓ４をオン、スイッチＳ３をオフとし、スイッチＳ５０〜Ｓ５７をオペアンプ３の出力端子側（サンプリング側）に切り替える。これにより、コンデンサＣＦ、ＣＳ５０〜ＣＳ５７の電荷がゼロに初期化される。

制御回路６０は、時刻ｔ１にＣｈ１のホールド動作を開始する。すなわち、スイッチＳ１、Ｓ２、Ｓ４、Ｓ１１、Ｓ１２をオフし、続いてスイッチＳ３、Ｓ１３、Ｓ１４をオンする。これにより、サンプルホールド回路５７は、Ｃｈ１の入力信号Ｖin1を選択（マルチプレクス）してホールドする。ホールド電圧が整定した後、制御回路６０は、Ａ／Ｄ変換回路５８のラッチ回路６２に対しハイレベルのラッチ信号を出力し（時刻ｔ２の直前）、Ａ／Ｄ変換値をシフト加算回路(図示せず)に入力する。このホールド期間において、コンデンサＣＳ５０〜ＣＳ５７は、オペアンプ３から出力されるホールド電圧（Ｖin1）により充電（電荷設定）され、コンデンサＣＦは電荷ゼロの初期化状態を維持する。

制御回路６０は、時刻ｔ２にスイッチＳ３をオフした後、スイッチＳ１３、Ｓ１４をオフし、続いてスイッチＳ２、Ｓ４、Ｓ１１、Ｓ１２をオンするとともにＡ／Ｄ変換値に応じてスイッチＳ５０〜Ｓ５７をＶrefp側またはＶrefm側に切り替える。この切替方法については、特許第３４５８８１２号に示されている。これにより、Ｃｈ１が再びサンプリング状態になるとともに、コンデンサＣＦ、ＣＳ５０〜ＣＳ５７の間で電荷再分配が行われる。

制御回路６０は、電荷再分配が完了した後の時刻ｔ３にスイッチＳ２をオフし、Ａ／Ｄ変換のいわゆる残余電圧をホールドした後スイッチＳ３をオンする。その後、ハイレベルのラッチ信号を出力し（時刻ｔ４の直前）、２回目のＡ／Ｄ変換値をシフト加算回路に入力して１回目のＡ／Ｄ変換値に対し１ビット重ねて加算する。この時刻ｔ３からｔ４までの期間において、コンデンサＣＳ５０〜ＣＳ５７は、オペアンプ３から出力される残余電圧により電荷設定される。

制御回路６０は、時刻ｔ４にスイッチＳ３をオフしてコンデンサＣＳ５０〜ＣＳ５７の電荷を保存するとともに、スイッチＳ１をオンしてコンデンサＣＦの電荷をゼロに初期化する。その後、時刻ｔ５にスイッチＳ１をオフしてからスイッチＳ２をオンするとともに２回目のＡ／Ｄ変換値に応じてスイッチＳ５０〜Ｓ５７をＶrefp側またはＶrefm側に切り替える。これにより、コンデンサＣＦ、ＣＳ５０〜ＣＳ５７の間で２回目の電荷再分配が行われる。電荷再分配が完了した後ハイレベルのラッチ信号を出力し（時刻ｔ６の直前）、３回目のＡ／Ｄ変換値をシフト加算回路に入力して１ビット重ねて加算する。これによりＣｈ１のＡ／Ｄ変換が終了する。時刻ｔ６からｔ７の期間は、スイッチＳ１をオンしてコンデンサＣＦの電荷をゼロに初期化するために必要となる。

図８は、Ａ／Ｄ変換器５６のマルチプレクス動作、サンプルホールド動作およびＡ／Ｄ変換動作を示す第２のタイミング図である。この場合にはスイッチＳ５が必要となる。この第２の方法は、上述した第１の方法に対し、コンデンサＣＦ、ＣＳ５０〜ＣＳ５７に対する電荷設定方法が異なる。

制御回路６０は、時刻ｔ１１にＣｈ１のホールド動作を開始するが、スイッチＳ５をオンすることにより、コンデンサＣＦはオペアンプ３から出力されるホールド電圧（Ｖin1）により電荷設定される。一方、スイッチＳ５０〜Ｓ５７のうち２つのスイッチ例えばスイッチＳ５６、Ｓ５７をＶrefm側に切り替える。これにより、コンデンサＣＳ５０〜ＣＳ５５はホールド電圧（Ｖin1）により電荷設定されるが、コンデンサＣＳ５６、ＣＳ５７の電荷はゼロに初期化される。

つまり、第１の方法ではコンデンサＣＳ５０〜ＣＳ５７の８Ｃの容量に電荷設定をしたのに対し、第２の方法ではコンデンサＣＦとＣＳ５０〜ＣＳ５５の８Ｃの容量に電荷設定をする点が異なる。これは、時刻ｔ１３〜ｔ１４の期間における電荷設定でも同様である。サンプルホールド動作、Ａ／Ｄ変換動作の電荷再分配については第１の方法と同様である。この第２の方法によれば、図７における時刻ｔ４〜ｔ５、ｔ６〜ｔ７に相当するコンデンサＣＦの初期化期間が不要になる。ここでｔ１５からｔ１６の区間はｔ１０からｔ１１の区間と同じ状態である。

以上説明した本実施形態によれば、入力信号源のインピーダンスが高い場合でも、サンプリング時間を短縮でき且つチャネル切り替えに伴うサンプルホールド動作の誤差を低減でき、高精度のＡ／Ｄ変換値を得られる。また、サンプルホールド回路５７とマルチプライングＤ／Ａ変換器５９とでオペアンプ３を共用しているので、回路規模を小さくでき、チップ面積を低減することができる。さらに、第１、第２のスイッチＳ２、Ｓ３を付加することにより、マルチプライングＤ／Ａ変換器５９にサンプルホールド回路を付加する必要がなくなり、より高精度で回路規模の小さいＡ／Ｄ変換器５６が得られる。

（第６の実施形態）
図９は、図１に示すサンプルホールド回路を用いた１０ビットマルチチャネル巡回型Ａ／Ｄ変換器の構成を示しており、図５と同一部分には同一符号を付している。このＡ／Ｄ変換器６４は、マルチチャネルサンプルホールド回路５７、１．５ビットのＡ／Ｄ変換回路６５、１．５ビットのマルチプライングＤ／Ａ変換器６６および制御回路６７から構成されている。コンデンサＣＦを充電するため、スイッチＳ５が必要となる。

サンプルホールド回路５７のスイッチＳ１３、Ｓ２３、Ｓ３３、Ｓ４３とコモンライン５ｂとの間にはスイッチＳ６が設けられている。このスイッチＳ６は、Ａ／Ｄ変換サイクルにおいて、コモンライン５ｂに付加されるスイッチＳ１３、Ｓ２３、Ｓ３３、Ｓ４３の寄生容量による速度低下を防止するために設けられており、必ずしも必要なものではない。Ａ／Ｄ変換回路６５は、図１０に示すように１．５ビットである点を除いて、図６に示す３ビットのＡ／Ｄ変換回路と同様に構成されている。ラッチ回路６９およびエンコーダ７０は２ビットの構成である。Ａ／Ｄ変換器６４のその他の部分は、ビット数の違いを除いて図５に示すＡ／Ｄ変換器５６と同じ構成である。

図１１は、Ａ／Ｄ変換器６４のマルチプレクス動作、サンプルホールド動作およびＡ／Ｄ変換動作を示すタイミング図である。このタイミングは、図８に示したタイミングとほぼ同じであり、以下異なる部分についてのみ説明する。制御回路６７は、時刻ｔ２１にスイッチＳ６をオンにしてＣｈ１のホールド動作を開始する。このホールド期間において、コンデンサＣＦ、ＣＳ５０、ＣＳ５１（全部で４Ｃの容量）は、オペアンプ３から出力されるホールド電圧（Ｖin1）により充電（電荷設定）される。

制御回路６７は、時刻ｔ２２にサンプルホールド回路５７をマルチプライングＤ／Ａ変換器６６から切り離す。この時、スイッチＳ６をオフにして、コモンライン５ｂからスイッチＳ１３、Ｓ２３、Ｓ３３、Ｓ４３を切り離し、コモンライン５ｂに付加される寄生容量を低減する。以降、電荷再分配によりオペアンプ３から出力される残余電圧をマルチプライングＤ／Ａ変換器６６に巡回させながら合計で１０回のＡ／Ｄ変換を実行し、１０ビットのＡ／Ｄ変換値を得る（〜時刻ｔ２８）。本実施形態によっても第５の実施形態と同様の作用および効果を得られる。

（第７の実施形態）
図１２は、図１に示すサンプルホールド回路を用いたマルチチャネル巡回型Ａ／Ｄ変換器の構成を示している。このＡ／Ｄ変換器７１は、各チャネルの入力端子１０、２０、…にそれぞれ入力される入力信号Ｖin1、Ｖin2、…の中から１つを選択してホールドし、そのホールドした信号電圧をＡ／Ｄ変換して１０ビットのＡ／Ｄ変換値を出力するものである。図１、図９と同一の構成部分または対応する構成部分には同一符号を付している。

Ａ／Ｄ変換器７１は、オペアンプ３、１．５ビットのＡ／Ｄ変換回路６５、制御回路７２を有しており、さらに各チャネルごとに同じ構成を持つスイッチ回路を備えている。本実施形態では、図１に示すサンプルホールド回路１のオペアンプ３、スイッチＳ１、コンデンサＣＳ１０、ＣＳ２０、…（図１２ではＣＦ１１、ＣＦ２１、…）が、マルチプライングＤ／Ａ変換器の構成要素と共用されている。

Ｃｈ１のスイッチ回路において、コンデンサＣＦ１１は、図１に示すサンプルホールド回路１の電荷設定用コンデンサＣＳ１０および図９に示すマルチプライングＤ／Ａ変換器６６の積分コンデンサＣＦの機能を併せ持つもので、本発明でいう第１の信号電荷設定用コンデンサに相当する。また、コンデンサＣＳ１１は、図９に示すマルチプライングＤ／Ａ変換器６６のアレイコンデンサＣＳ５０、ＣＳ５１の機能を持つもので、本発明でいう第２の信号電荷設定用コンデンサに相当する。

スイッチＳ１、Ｓ１１〜Ｓ１４、コンデンサＣＦ１１およびオペアンプ３からなる回路構成は、図１に示すサンプルホールド回路１と同じである。後述するように、Ａ／Ｄ変換の巡回動作の期間、スイッチＳ１３、Ｓ１４をオン状態に維持し、コンデンサＣＦ１１を積分コンデンサ（ホールドコンデンサ）として機能させている。

コンデンサＣＳ１１の上部電極（非共通側電極）は、スイッチＳ１８を介して入力端子１０、オペアンプ３の出力端子および複数の基準電圧線（Ｖrefp（５Ｖ）、Ｖref（２．５Ｖ）、Ｖrefm（０Ｖ）の各電圧線）のうちの何れかに接続されるようになっている。図９とは異なり、アレイコンデンサに相当するコンデンサＣＳ１１は１つしか存在せず、その替わりに基準電圧線が３本存在する。Ａ／Ｄ変換動作では、１．５ビットのＡ／Ｄ変換回路６５が出力する３値のＡ／Ｄ変換値に応じて、コンデンサＣＳ１１の非共通側電極を３つの基準電圧線の何れかに切り替える。

コンデンサＣＳ１１の下部電極（共通側電極）とオペアンプ３の反転入力端子との間にはスイッチＳ１６（第１のスイッチに相当）が接続されており、コンデンサＣＳ１１の共通側電極とグランドとの間にはスイッチＳ１７（第２のスイッチに相当）が接続されている。他のチャネルも同様の構成を備えている。

図１３は、Ａ／Ｄ変換器７１のマルチプレクス動作、サンプルホールド動作およびＡ／Ｄ変換動作を示すタイミング図である。時刻ｔ３１以前は何れのチャネルも選択しておらず、制御回路７２は、Ｃｈ１についてスイッチＳ１、Ｓ１１、Ｓ１２、Ｓ１７をオンとし、スイッチＳ１３、Ｓ１４、Ｓ１６をオフとする。また、スイッチＳ１８を入力端子１０側に切り替える。他のチャネルも同様である。これにより、コンデンサＣＦ１１、ＣＳ１１には入力信号Ｖin1に応じた電荷が充電され、コンデンサＣＦ２１、ＣＳ２１には入力信号Ｖin2に応じた電荷が充電される。

制御回路７２は、時刻ｔ３１にＣｈ１のホールド動作およびＡ／Ｄ変換動作を開始する。すなわち、スイッチＳ１、Ｓ１１、Ｓ１２、Ｓ１７をオフし、続いてスイッチＳ１３、Ｓ１４をオンする。これにより、コンデンサＣＦ１１が接続されたオペアンプ３は、入力信号Ｖin1をホールドして出力する。また、コンデンサＣＳ１１の電荷は保存される。ホールド電圧が整定した後、制御回路７２は、Ａ／Ｄ変換回路６５のラッチ回路６９に対しハイレベルのラッチ信号を出力し（時刻ｔ３２の直前）、Ａ／Ｄ変換値をシフト加算回路(図示せず)に入力する。なお、このときのスイッチＳ１、Ｓ１１〜Ｓ１４のオンオフ状態は、Ａ／Ｄ変換が終了するまで維持される。

制御回路７２は、時刻ｔ３２にスイッチＳ１６をオンするとともにＡ／Ｄ変換値に応じてスイッチＳ１８をＶrefp側、Ｖref側またはＶrefm側に切り替える。これにより、コンデンサＣＦ１１とＣＳ１１との間で電荷再分配が行われる。

制御回路７２は、電荷再分配が完了した後の時刻ｔ３３にスイッチＳ１６をオフし、Ａ／Ｄ変換のいわゆる残余電圧をホールドした後スイッチＳ１７をオンし、スイッチＳ１８をオペアンプ３の出力側に切り替える。その後、ハイレベルのラッチ信号を出力し（時刻ｔ３４の直前）、２回目のＡ／Ｄ変換値をシフト加算回路に入力して１回目のＡ／Ｄ変換値に対し１ビット重ねて加算する。この時刻ｔ３３からｔ３４までの期間において、コンデンサＣＳ１１は、オペアンプ３から出力される残余電圧により電荷設定される。

制御回路７２は、時刻ｔ３４以降もスイッチＳ１６、Ｓ１７、Ｓ１８を切り替えながら、コンデンサＣＦ１１、ＣＳ１１の電荷再分配、Ａ／Ｄ変換回路６５によるＡ／Ｄ変換、残余電圧によるコンデンサＣＳ１１への電荷設定を繰り返し実行し、合計で１０回のＡ／Ｄ変換を実行して１０ビットのＡ／Ｄ変換値を得る（〜時刻ｔ３８）。

本実施形態によっても、第１、第５、第９の各実施形態と同様の作用および効果が得られる。さらに、本実施形態ではオペアンプ３、スイッチＳ１およびコンデンサＣＦ１１が、サンプルホールド回路と巡回型Ａ／Ｄ変換器のマルチプライングＤ／Ａ変換器とで共用されている。従って、より回路規模を縮小することができる。

（第８の実施形態）
図１４は、車載用制御ＩＣに用いられるマルチチャネルサンプルホールド回路の構成を示している。このサンプルホールド回路７３も、図２に示すサンプルホールド回路６と同様に、各チャネルの入力端子１０、２０、３０にそれぞれ入力される入力信号Ｖin1、Ｖin2、Ｖin3の中から１つを選択してホールドし、そのホールドした信号電圧Ｖoutを出力端子２から出力するものである。ただし、後述するように入出力の極性が反転する。この図１４において、図２と同一構成部分または対応する構成部分には同一符号を付している。

各チャネルは、同じ構成を持つスイッチ回路を備えている。Ｃｈ１では、入力端子１０とＶrefの基準電圧線（所定の基準電圧）との間に、スイッチＳ１１とコンデンサＣＳ１０の直列回路からなる電荷設定経路（信号電荷設定手段に相当）が構成されている。また、スイッチＳ１１とコンデンサＣＳ１０との接続点は、スイッチＳ１３を介してオペアンプ３の反転入力端子に接続されている。同様に、Ｃｈ２のスイッチ回路はスイッチＳ２１、Ｓ２３およびコンデンサＣＳ２０から構成されており、Ｃｈ３のスイッチ回路はスイッチＳ３１、Ｓ３３およびコンデンサＣＳ３０から構成されている。

ここで、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０は、信号電荷設定用コンデンサに相当し、オペアンプ３とコンデンサＣＦとスイッチＳ１とからなる回路は、ホールド手段８として動作する。スイッチＳ１１、Ｓ２１、Ｓ３１は、電荷設定経路を開閉する電荷設定用スイッチとして機能する。スイッチＳ１３は、コンデンサＣＳ１０とオペアンプ３とを電気的に切り離す分離用スイッチおよびコンデンサＣＳ１０を基準電圧線とオペアンプ３の反転入力端子との間に接続するホールド用スイッチとして機能する。また、スイッチＳ１３は、信号電荷設定手段とホールド手段８とを接続するマルチプレクサ回路として機能する。スイッチＳ２３、Ｓ３３も同様に、分離用スイッチ、ホールド用スイッチおよびマルチプレクサ回路として機能する。

次に、本実施形態の作用について説明する。
初期状態において、全てのチャネルが非選択の状態つまりサンプリング状態にある場合、制御回路７４は、スイッチＳ１１、Ｓ２１、Ｓ３１およびＳ１をオンとし、スイッチＳ１３、Ｓ２３、Ｓ３３をオフとする。この時、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０は、オペアンプ３から電気的に切り離され、それぞれ入力信号Ｖin1、Ｖin2、Ｖin3に応じた電荷が充電される。また、オペアンプ３はボルテージフォロアとして動作して出力電圧Ｖoutは０Ｖになり、コンデンサＣＦの電荷はゼロに初期化される。

この状態からＣｈ１を選択（マルチプレクス）してホールドする場合、制御回路７４は、スイッチＳ１１、Ｓ１をオフし、続いてスイッチＳ１３をオンする。これにより、入力信号Ｖin1により充電されているコンデンサＣＳ１０は、電荷を保持したまま基準電圧線とオペアンプ３の反転入力端子との間に接続され、コンデンサＣＦとの間で電荷分配が行われる。その結果、出力電圧Ｖoutは以下の（３）式のようになる。
Ｖout＝−（ＣＳ１０／ＣＦ）・Ｖin1 …（３）

次にＣｈ１に替えてＣｈ２を選択（マルチプレクス）してホールドする場合、制御回路７４は、スイッチＳ１３をオフ、スイッチＳ１１をオンするとともに、スイッチＳ１をオンしてコンデンサＣＦの電荷をゼロに初期化する。初期化後、スイッチＳ１、Ｓ２１をオフし、続いてスイッチＳ２３をオンする。これにより、入力信号Ｖin2により充電されているコンデンサＣＳ２０は、電荷を保持したまま基準電圧線とオペアンプ３の反転入力端子との間に接続され、コンデンサＣＦとの間で電荷分配が行われる。その結果、出力電圧Ｖoutは以下の（４）式のようになる。非選択となったコンデンサＣＳ１０には、再び入力信号Ｖin1による充電が開始される。
Ｖout＝−（ＣＳ２０／ＣＦ）・Ｖin2 …（４）

以上説明した本実施形態によれば、信号電圧Ｖiniが反転されてホールドされるので入出力電圧の極性は異なるが、ホールドコンデンサＣＦを用いて構成された第２の実施形態に対してスイッチの数を低減することができる。その他、第２の実施形態と同様の効果が得られる。

（第９の実施形態）
図１５に示すマルチチャネルサンプルホールド回路７５は、図１に示すマルチチャネルサンプルホールド回路１に対し、コンデンサＣINとスイッチＳ７が追加されたものである。コンデンサＣIN（オフセット補償コンデンサに相当）は、コモンライン５に設けられており、オペアンプ３のオフセット電圧に応じた電荷を保持するようになっている。スイッチＳ７は、コモンライン５とグランドとの間に接続されている。

サンプリング状態では、制御回路７６は、スイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ１およびＳ７をオンとし、スイッチＳ１３、Ｓ１４、Ｓ２３、Ｓ２４、Ｓ３３、Ｓ３４をオフとする。この時、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０にそれぞれ入力信号Ｖin1、Ｖin2、Ｖin3に応じた電荷が充電されるとともに、コンデンサＣINにオペアンプ３のオフセット電圧に応じた電荷が充電される。

この状態からＣｈ１を選択（マルチプレクス）してホールドする場合、制御回路７６は、スイッチＳ１２、Ｓ１をオフし、その直後にスイッチＳ１１、Ｓ７をオフする。この時、コンデンサＣＳ１０には入力信号Ｖin1がホールドされ、コンデンサＣINにはオペアンプ３のオフセット電圧がホールドされる。その後、スイッチＳ１３、Ｓ１４をオンすると、コンデンサＣＳ１０はコンデンサＣINを介してオペアンプ３の入出力端子間に接続され、セトリングのための時間が経過した後、ホールドされた入力信号Ｖin1が出力端子２から出力電圧Ｖoutとして出力される。

コンデンサＣINにはオペアンプ３のオフセット電圧がホールドされているので、コンデンサＣINを介したオペアンプ３は、オフセット電圧ゼロの理想オペアンプとして動作する。本実施形態によればオペアンプ３のオフセット電圧が補償されるので、信号電圧Ｖiniをより高精度にホールドして出力することができる。

（第１０の実施形態）
図１６に示すマルチチャネルサンプルホールド回路７７は、図２に示すマルチチャネルサンプルホールド回路６に対し、コンデンサＣINとスイッチＳ７が追加されたものである。コンデンサＣINはコモンライン５に設けられており、スイッチＳ７はコモンライン５とグランドとの間に接続されている。

サンプリング状態では、制御回路７８は、スイッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ１およびＳ７をオンとし、スイッチＳ１３、Ｓ１５、Ｓ２３、Ｓ２５、Ｓ３３、Ｓ３５をオフとする。この時、コンデンサＣＳ１０、ＣＳ２０、ＣＳ３０にそれぞれ入力信号Ｖin1、Ｖin2、Ｖin3に応じた電荷が充電されるとともに、コンデンサＣINにオペアンプ３のオフセット電圧に応じた電荷が充電される。

この状態からＣｈ１を選択（マルチプレクス）してホールドする場合、制御回路７８は、スイッチＳ１２、Ｓ１をオフし、その直後にスイッチＳ１１、Ｓ７をオフする。この時、コンデンサＣＳ１０には入力信号Ｖin1がホールドされ、コンデンサＣINにはオペアンプ３のオフセット電圧がホールドされる。その後、スイッチＳ１３、Ｓ１５をオンすると、コンデンサＣＳ１０はコンデンサＣINを介してグランドとオペアンプ３の反転入力端子との間に接続され、セトリングのための時間が経過した後、ホールドされた入力信号Ｖin1が出力端子２から出力電圧Ｖoutとして出力される。

コンデンサＣINにはオペアンプ３のオフセット電圧がホールドされているので、コンデンサＣINを介したオペアンプ３は、オフセット電圧ゼロの理想オペアンプとして動作する。本実施形態によればオペアンプ３のオフセット電圧が補償されるので、信号電圧Ｖiniをより高精度にホールドして出力することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１ないし第４、第８ないし第１０の各実施形態に示したマルチチャネルサンプルホールド回路１、６、５１、５４、７３、７５、７７の後段に接続されるＡ／Ｄ変換器は、巡回型に限られず例えばパイプライン型、遂次比較型などであってもよい。

各実施形態では分離用スイッチとホールド用スイッチとを共通化したが、それぞれ別個のスイッチとしてもよい。
第５ないし第７の実施形態に示したマルチチャネルＡ／Ｄ変換器は、差動構成であってもよい。また、回路構成は複雑化するが、第１、第２のスイッチを除いて、マルチプライングＤ／Ａ変換器の出力と入力との間にサンプルホールド回路を設けてもよい。

図３、図４に示すマルチチャネルサンプルホールド回路５１、５４および図５、図９、図１２に示すマルチチャネル巡回型Ａ／Ｄ変換器５６、６４、７１においても、コンデンサＣIN（オフセット補償コンデンサ）を設けることができる。

本発明の第１の実施形態を示すマルチチャネルサンプルホールド回路の構成図 本発明の第２の実施形態を示す図１相当図 本発明の第３の実施形態を示す図１相当図 本発明の第４の実施形態を示す図１相当図 本発明の第５の実施形態を示すマルチチャネル巡回型Ａ／Ｄ変換器の構成図 ３ビットＡ／Ｄ変換回路の構成図 第１の電荷設定方法による動作タイミングを示す図 第２の電荷設定方法による動作タイミングを示す図 本発明の第６の実施形態を示す図５相当図 １．５ビットＡ／Ｄ変換回路の構成図 動作タイミングを示す図 本発明の第７の実施形態を示す図５相当図 図１１相当図 本発明の第８の実施形態を示す図１相当図 本発明の第９の実施形態を示す図１相当図 本発明の第１０の実施形態を示す図１相当図 従来技術を示すＡ／Ｄ変換器の構成図

符号の説明

図面中、１、６、５１、５４、７３、７５、７７はマルチチャネルサンプルホールド回路、３、５２はオペアンプ（演算増幅器、ホールド手段）、４、７、５３、５５、６０、６７、７２、７４、７６、７８は制御回路、８はホールド手段、１０、１０ｐ、１０ｍ、２０、２０ｐ、２０ｍ、３０、３０ｐ、３０ｍ、４０は入力端子（信号入力端子）、５６、６４、７１はマルチチャネルＡ／Ｄ変換器、５８、６５はＡ／Ｄ変換回路、６１、６８はコンデンサアレイ回路、ＣＦ、ＣＦｐ、ＣＦｍはコンデンサ（ホールドコンデンサ、積分コンデンサ）、ＣＦ１１、ＣＦ２１はコンデンサ（第１の信号電荷設定用コンデンサ）、ＣＳ１１、ＣＳ２１はコンデンサ（第２の信号電荷設定用コンデンサ）、ＣＳ１０、ＣＳ１０ｐ、ＣＳ１０ｍ、ＣＳ２０、ＣＳ２０ｐ、ＣＳ２０ｍ、ＣＳ３０、ＣＳ３０ｐ、ＣＳ３０ｍ、ＣＳ４０はコンデンサ（信号電荷設定用コンデンサ）、ＣＳ５０〜ＣＳ５７はアレイコンデンサ、Ｓ１、Ｓ１ｐ、Ｓ１ｍはスイッチ（初期化回路）、ＣINはコンデンサ（オフセット補償コンデンサ）、Ｓ２、Ｓ１６はスイッチ（第１のスイッチ）、Ｓ３、Ｓ１７はスイッチ（第２のスイッチ）、Ｓ１１、Ｓ１１ｐ、Ｓ１１ｍ、Ｓ１２、Ｓ１２ｐ、Ｓ１２ｍ、Ｓ２１、Ｓ２１ｐ、Ｓ２１ｍ、Ｓ２２、Ｓ２２ｐ、Ｓ２２ｍ、Ｓ３１、Ｓ３１ｐ、Ｓ３１ｍ、Ｓ３２、Ｓ３２ｐ、Ｓ３２ｍ、Ｓ４１、Ｓ４２はスイッチ（電荷設定用スイッチ）、Ｓ１３、Ｓ１３ｐ、Ｓ１３ｍ、Ｓ１４、Ｓ１４ｐ、Ｓ１４ｍ、Ｓ１５、Ｓ１５ｐ、Ｓ１５ｍ、Ｓ２３、Ｓ２３ｐ、Ｓ２３ｍ、Ｓ２４、Ｓ２４ｐ、Ｓ２４ｍ、Ｓ２５、Ｓ２５ｐ、Ｓ２５ｍ、Ｓ３３、Ｓ３３ｐ、Ｓ３３ｍ、Ｓ３４、Ｓ３４ｐ、Ｓ３４ｍ、Ｓ３５、Ｓ３５ｐ、Ｓ３５ｍはスイッチ（分離用スイッチ、ホールド用スイッチ、マルチプレクサ回路）である。

Claims (12)

1. 演算増幅器および制御回路を備えるとともに、各チャネルごとに信号電荷設定用コンデンサ、各チャネルの信号入力端子から前記信号電荷設定用コンデンサに至る電荷設定経路を開閉する電荷設定用スイッチ、前記信号電荷設定用コンデンサと前記演算増幅器とを電気的に切り離す分離用スイッチ、および前記信号電荷設定用コンデンサを前記演算増幅器の入出力端子間に接続するホールド用スイッチを備え、
   前記制御回路は、前記複数チャネルの中から選択したホールド対象チャネルについて、前記電荷設定用スイッチを開き、前記分離用スイッチと前記ホールド用スイッチを閉じることにより前記信号電荷設定用コンデンサを前記演算増幅器の入出力端子間に接続し、その他のチャネルについて、前記分離用スイッチと前記ホールド用スイッチを開くことにより前記信号電荷設定用コンデンサと前記演算増幅器とを切り離し、前記電荷設定用スイッチを閉じることを特徴とするマルチチャネルサンプルホールド回路。
2. 前記演算増幅器は差動出力可能に構成され、
   各チャネルごとに、前記演算増幅器の各差動入出力端子に対し前記信号電荷設定用コンデンサ、前記電荷設定用スイッチ、前記分離用スイッチ、および前記ホールド用スイッチがそれぞれ設けられていることを特徴とする請求項１記載のマルチチャネルサンプルホールド回路。
3. 前記分離用スイッチと前記ホールド用スイッチは共通のスイッチとされていることを特徴とする請求項１または２記載のマルチチャネルサンプルホールド回路。
4. 前記演算増幅器のオフセット電圧に応じた電荷を保持するオフセット補償コンデンサを備え、
   前記制御回路は、前記ホールド対象チャネルについて、前記信号電荷設定用コンデンサを前記オフセット補償コンデンサを介して前記演算増幅器の入出力端子間に接続することを特徴とする請求項１ないし３の何れかに記載のマルチチャネルサンプルホールド回路。
5. 演算増幅器、この演算増幅器の入出力端子間に接続されたホールドコンデンサ、このホールドコンデンサの電荷を初期化する初期化回路、および制御回路を備えるとともに、各チャネルごとに信号電荷設定用コンデンサ、各チャネルの信号入力端子から前記信号電荷設定用コンデンサに至る電荷設定経路を開閉する電荷設定用スイッチ、前記信号電荷設定用コンデンサと前記演算増幅器とを電気的に切り離す分離用スイッチ、および所定の基準電圧線と前記演算増幅器の入力端子との間に前記信号電荷設定用コンデンサを接続するホールド用スイッチを備え、
   前記制御回路は、前記複数チャネルの中から選択したホールド対象チャネルについて、前記電荷設定用スイッチを開き、前記分離用スイッチと前記ホールド用スイッチを閉じることにより前記所定の基準電圧線と前記演算増幅器の入力端子との間に前記信号電荷設定用コンデンサを接続し、その他のチャネルについて、前記分離用スイッチと前記ホールド用スイッチを開くことにより前記信号電荷設定用コンデンサと前記演算増幅器とを切り離し、前記電荷設定用スイッチを閉じることを特徴とするマルチチャネルサンプルホールド回路。
6. 前記演算増幅器は差動出力可能に構成され、その演算増幅器の各入出力端子間にはそれぞれ前記ホールドコンデンサおよび前記初期化回路が設けられ、
   各チャネルごとに、前記演算増幅器の各差動入力端子に対し前記信号電荷設定用コンデンサ、前記電荷設定用スイッチ、前記分離用スイッチ、および前記ホールド用スイッチがそれぞれ設けられていることを特徴とする請求項５記載のマルチチャネルサンプルホールド回路。
7. 前記分離用スイッチと前記ホールド用スイッチは共通のスイッチとされていることを特徴とする請求項５または６記載のマルチチャネルサンプルホールド回路。
8. 前記演算増幅器のオフセット電圧に応じた電荷を保持するオフセット補償コンデンサを備え、
   前記制御回路は、前記ホールド対象チャネルについて、前記所定の基準電圧線と前記演算増幅器の入力端子との間に前記オフセット補償コンデンサを介して前記信号電荷設定用コンデンサを接続することを特徴とする請求項５ないし７の何れかに記載のマルチチャネルサンプルホールド回路。
9. 請求項１ないし８の何れかに記載のマルチチャネルサンプルホールド回路と、このマルチチャネルサンプルホールド回路から出力されるホールド電圧を入力電圧としてＡ／Ｄ変換を実行するＡ／Ｄ変換器とから構成されていることを特徴とするマルチチャネルＡ／Ｄ変換器。
10. Ａ／Ｄ変換回路、演算増幅器、この演算増幅器の入出力端子間に接続可能な積分コンデンサ、１または複数のアレイコンデンサを有し、当該各アレイコンデンサの一端が共通側電極として前記演算増幅器に接続可能とされ、他端が非共通側電極として複数の基準電圧線および前記演算増幅器の出力端子のうちの何れかに接続されるコンデンサアレイ回路、および制御回路を備えるとともに、各チャネルごとに信号電荷設定用コンデンサ、各チャネルの信号入力端子から前記信号電荷設定用コンデンサに至る電荷設定経路を開閉する電荷設定用スイッチ、前記信号電荷設定用コンデンサと前記演算増幅器とを電気的に切り離す分離用スイッチ、および前記信号電荷設定用コンデンサを前記演算増幅器の入出力端子間に接続するためのホールド用スイッチを備え、
    前記制御回路は、複数チャネルの中から選択したＡ／Ｄ変換対象チャネルについて、前記電荷設定用スイッチを開き、前記分離用スイッチと前記ホールド用スイッチを閉じることにより前記信号電荷設定用コンデンサを前記演算増幅器の入出力端子間に接続した上で、前記Ａ／Ｄ変換回路によりＡ／Ｄ変換を実行し、前記積分コンデンサと前記アレイコンデンサとの中から選択したコンデンサに対し前記演算増幅器から出力される電圧に応じた電荷を設定するとともに残る非選択のコンデンサを初期化し、その後、前記分離用スイッチと前記ホールド用スイッチを開くことにより前記信号電荷設定用コンデンサを前記演算増幅器から切り離し、前記積分コンデンサを前記演算増幅器の入出力端子間に接続した状態で前記Ａ／Ｄ変換回路の変換結果に応じて前記各アレイコンデンサの非共通側電極をそれぞれ前記複数の基準電圧線の何れかに接続して電荷再分配を行い、以降必要回数だけ前記演算増幅器から出力される残余電圧の前記Ａ／Ｄ変換回路によるＡ／Ｄ変換、前記残余電圧による前記電荷設定と前記初期化および前記電荷再分配を行うことによりＡ／Ｄ変換を実行し、前記Ａ／Ｄ変換対象チャネル以外のチャネルについて、前記分離用スイッチと前記ホールド用スイッチを開くことにより前記信号電荷設定用コンデンサと前記演算増幅器とを切り離し、前記電荷設定用スイッチを閉じることを特徴とするマルチチャネルＡ／Ｄ変換器。
11. 前記アレイコンデンサの共通側電極と前記演算増幅器の入力端子との間に接続された第１のスイッチと、前記アレイコンデンサの共通側電極と所定の電圧線との間に接続された第２のスイッチとを備え、
    前記制御回路は、前記第１のスイッチを開いて前記第２のスイッチを閉じた状態で前記選択したコンデンサに対する電荷設定と前記非選択のコンデンサに対する初期化を実行し、その後、前記第２のスイッチを開いて前記第１のスイッチを閉じるとともに前記積分コンデンサを前記演算増幅器の入出力端子間に接続した状態で前記電荷再分配を実行し、前記第１のスイッチを開いて前記第２のスイッチを閉じることにより前記電荷設定を実行することを特徴とする請求項１０記載のマルチチャネルＡ／Ｄ変換器。
12. Ａ／Ｄ変換回路、演算増幅器および制御回路を備えるとともに、各チャネルごとに第１の信号電荷設定用コンデンサ、各チャネルの信号入力端子から前記第１の信号電荷設定用コンデンサに至る電荷設定経路を開閉する電荷設定用スイッチ、前記第１の信号電荷設定用コンデンサと前記演算増幅器とを電気的に切り離す分離用スイッチ、前記第１の信号電荷設定用コンデンサを前記演算増幅器の入出力端子間に接続するホールド用スイッチ、一端が非共通側電極として複数の基準電圧線、前記信号入力端子および前記演算増幅器の出力端子のうちの何れかに接続される第２の信号電荷設定用コンデンサ、この第２の信号電荷設定用コンデンサの共通側電極と前記演算増幅器の入力端子との間に接続された第１のスイッチ、および前記第２の信号電荷設定用コンデンサの共通側電極と所定の電圧線との間に接続された第２のスイッチを備え、
    前記制御回路は、複数チャネルの中から選択したＡ／Ｄ変換対象チャネルについて、前記電荷設定用スイッチを開き、前記分離用スイッチと前記ホールド用スイッチを閉じることにより前記第１の信号電荷設定用コンデンサを前記演算増幅器の入出力端子間に接続し、前記第１および第２のスイッチを開いた状態とした上で前記Ａ／Ｄ変換回路によりＡ／Ｄ変換を実行し、その後、前記第１のスイッチを閉じて前記Ａ／Ｄ変換回路の変換結果に応じて前記第２の信号電荷設定用コンデンサの非共通側電極を前記複数の基準電圧線の何れかに接続して電荷再分配を行い、以降必要回数だけ前記演算増幅器から出力される残余電圧の前記Ａ／Ｄ変換回路によるＡ／Ｄ変換、前記残余電圧による前記第２の信号電荷設定用コンデンサへの電荷設定および前記電荷再分配を行うことによりＡ／Ｄ変換を実行し、前記Ａ／Ｄ変換対象チャネル以外のチャネルについて、前記分離用スイッチと前記ホールド用スイッチを開くことにより前記第１の信号電荷設定用コンデンサと前記演算増幅器とを切り離し、前記第１のスイッチを開き、前記電荷設定用スイッチと前記第２のスイッチを閉じ、前記第２の信号電荷設定用コンデンサの非共通側電極を前記信号入力端子に接続することを特徴とするマルチチャネルＡ／Ｄ変換器。

Images