JPH08125495A - アナログ入力選択回路 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチトキャパシタ回路における処理効率
を損なうことなく入力回路にパッシブフィルタを用いる
ことができるアナログ入力選択回路を提供する。 【構成】 複数の入力回路（９１，９２，９３）からの
信号Ｂ１，Ｂ２，Ｂ３の何れかを選択してスイッチトキ
ャパシタ回路４０に入力するための信号Ｃとして出力す
るアナログ入力選択回路（３００）において、容量がス
イッチトキャパシタ回路４０の入力容量と同じであり且
つその充放電周期がスイッチトキャパシタ回路のサンプ
ルホールドと同期された充放電回路３１０，３２０，３
３０を備え、信号Ｂ１，Ｂ２，Ｂ３がスイッチトキャパ
シタ回路４０の入力として選択されていないときには充
放電回路３１０，３２０，３３０の入力とされる。これ
により、信号Ｂ１等の選択切り換えが行われても入力回
路の負荷状態が変わらず、スイッチトキャパシタ回路の
入力信号が常に処理可能な状態に保たれるので、待ち時
間を設ける必要がない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アナログ入力選択回
路に関し、特に、スイッチトキャパシタ回路の効率を損
なうことなく入力回路にパッシブフィルタを用いること
ができるアナログ入力選択回路に関するものである。

【０００２】

【従来の技術】複数のアナログ信号を入力する多チャン
ネルのＡ／Ｄ変換器等にはその前段部分の回路としてセ
レクタ回路等のアナログ入力選択回路が用いられる。こ
のアナログ入力選択回路は制御信号に応じて複数のアナ
ログ信号のうち何れかの信号を選択して後段部分のＡ／
Ｄ変換回路等に送出するものであり、これによって回路
規模の大きいＡ／Ｄ変換回路等の共用化を図っている。
ここで、Ａ／Ｄ変換回路等を用いた演算回路の例として
特開平２−１３８６０９が知られている。これは、受け
た入力信号を高速でスイッチングするスイッチトキャパ
シタ回路でサンプルホールドしてから演算等を行うＡ／
Ｄ変換回路やＳＣＦ（スイッチトキャパシタフィルタ）
回路を応用したものである。このようなスイッチトキャ
パシタ回路を含む回路では、そのサンプリングクロック
により入力信号をサンプルして処理するので、（サンプ
リングクロックの整数倍）±（フィルタ等の通過帯域）
の周波数帯域の信号はそのまま通過帯域に折り返され
る。そこで、かかる折り返しノイズを防止するため、一
般に、スイッチトキャパシタ回路の前段には入力回路が
挿入され、この入力回路として、Ａ／Ｄ変換回路やＳＣ
Ｆ等の通過帯域より高域側を遮断するローパスフィルタ
（ＬＰＦ）が用いられる。このため、スイッチトキャパ
シタ回路を用いた多チャンネルのＡ／Ｄ変換器は、複数
のアナログ信号のそれぞれに対応して設けられた複数の
ローパスフィルタと、各ローパスフィルタを介する複数
のアナログ信号のうちから何れかの信号を選択して出力
するセレクタと、このセレクタの出力を入力するスイッ
チトキャパシタ回路等から構成される。

【０００３】図３に、従来の３チャンネルのＡ／Ｄ変換
器のブロック図を示す。信号発生源１１からのアナログ
信号Ａ１はＬＰＦ２１で低域濾波されてアナログ信号Ｂ
１となってセレクタ回路３０の入力とされ、信号発生源
１２からのアナログ信号Ａ２はＬＰＦ２２で低域濾波さ
れてアナログ信号Ｂ２となってセレクタ回路３０の他の
入力とされ、信号発生源１３からのアナログ信号Ａ３は
ＬＰＦ２３で低域濾波されてアナログ信号Ｂ３となって
セレクタ回路３０のその他の入力とされる。

【０００４】セレクタ回路３０は、制御回路６０からの
制御信号Ｓ１に応じてオンすると信号Ｂ１を信号Ｃとし
てスイッチトキャパシタ回路４０に出力するスイッチ回
路３１と、制御回路６０からの制御信号Ｓ２に応じてオ
ンすると信号Ｂ２を信号Ｃとしてスイッチトキャパシタ
回路４０に出力するスイッチ回路３２と、制御回路６０
からの制御信号Ｓ３に応じてオンすると信号Ｂ３を信号
Ｃとしてスイッチトキャパシタ回路４０に出力するスイ
ッチ回路３３とから構成される。そして、制御信号Ｓ
１，Ｓ２，Ｓ３が例えば４ＫＨｚで順次出力されること
に対応して、４ＫＨｚで信号Ｂ１，Ｂ２，Ｂ３を順次切
り換えながら選択して信号Ｃを生成し、この信号Ｃをス
イッチトキャパシタ回路４０の入力信号とするために出
力する。

【０００５】スイッチトキャパシタ回路４０は、例えば
１ｐＦのコンデンサ４１を有し、制御回路６０から４Ｋ
Ｈｚよりも高周波数の例えば２ＭＨｚのクロックＣＫを
受け、信号Ｃに応じたコンデンサ４１の充放電をクロッ
クＣＫに同期したタイミングで行う。この充放電により
信号Ｃをサンプルホールドして信号Ｄとし、信号Ｄを後
段のＡ／Ｄ変換回路５０に送出する。これによって、ア
ナログ信号Ａ１，Ａ２，Ａ３が、４ＫＨｚで切り換えら
れながら、順次繰り返しＡ／Ｄ変換される。

【０００６】図４に、ＬＰＦ２１としてアクティブフィ
ルタ７０を採用した場合について、セレクタ回路３０に
よってアクティブフィルタ７０を介する信号Ａ１が選択
されているときの信号Ａ１に係る信号経路部分を示す。
アクティブフィルタ７０は、折り返しノイズを防止する
ためのものであり、そのカットオフ周波数が例えば２０
ＫＨｚとされて、スイッチトキャパシタ回路４０のクロ
ック周波数２ＭＨｚで−40ｄＢ程度の十分な減衰を行
う。このように、ＬＰＦ２１等にアクティブフィルタが
通常採用されるのは、その出力インピーダンスが小さい
からである。

【０００７】すなわち、この場合、アクティブフィルタ
７０から見たスイッチトキャパシタ回路４０は、その容
量が１ｐＦであってスイッチングが２ＭＨｚであること
から、これらの積に対応して等価的に抵抗Ｒｉ＝５００
ＫΩとみなされる。このためアクティブフィルタ７０の
負荷状態は、セレクタ回路３０における４ＫＨｚのスイ
ッチングに対応して、ハイインピーダンスと５００ＫΩ
とで変動することとなる。これに対し、ＬＰＦ２１等の
出力インピーダンスが小さければ、その負荷変動が信号
Ｂ１等に与える信号レベル変動等の不所望な影響を無視
できるからである。

【０００８】

【発明が解決しようとする課題】しかし、アクティブフ
ィルタ７０は、アンプ等を含むことから回路規模が大き
くなるという欠点も持ち合わせている。殊に、回路のＩ
Ｃ化を図ったときでも、セレクタ回路３０やスイッチト
キャパシタ回路４０等はＩＣに内蔵されて小型化される
が、回路規模の大きなＬＰＦが複数のアナログ信号のそ
れぞれに個別に外付けされると、全体の回路規模は依然
として大きなままである。このため、入力回路としてア
クティブフィルタを用いるのは、ＩＣ化等による回路の
小型化には不都合なこととなる。

【０００９】これに対し、入力回路としてパッシブフィ
ルタを用いるのは、アンプ等が不要で外付け回路の規模
が削減できるという利点がある一方、セレクタ回路にお
けるスイッチングによる負荷変動が信号レベルに与える
影響の排除が困難であるという欠点がある。例えば、抵
抗ＲｆとコンデンサＣ８０とからなるＣＲ積分回路をロ
ーパスフィルタとして採用し、この出力側に対し抵抗Ｒ
ｏをコンデンサＣ８０に並列に接続した回路８０が考え
られる（図５参照）。これは、抵抗Ｒｏの接続によって
回路８０の出力インピーダンスを十分に下げ、これによ
って負荷変動の影響を小さくしようとするものである。
しかし、そのためには抵抗Ｒｏが負荷抵抗Ｒｉよりも十
分に小さい必要がある一方、信号の絶対的なレベルが
（Ｒｏ／（Ｒｆ＋Ｒｏ））となることから、負荷変動の
影響を小さくしようとして抵抗Ｒｏを小さくすると抵抗
Ｒｏの値に連動して信号レベルそのものが極めて小さく
なってしまうという問題がある。

【００１０】また、例えば５ＫΩの抵抗Ｒｆと１６００
ｐＦのコンデンサＣ９０とで構成されるＣＲ積分回路だ
けからなる回路９０をローパスフィルタとして採用する
ことも考えられ（図６参照）、この場合には回路規模が
最も小さいという利点がある。しかし、この構成では、
セレクタ回路におけるスイッチングによる負荷変動が信
号レベルに直接影響してしまう。具体的にアナログ信号
Ａ１の値が電圧Ｖである場合について説明すると、制御
信号Ｓ１がインアクティブで回路９０の出力信号Ｂ１が
電圧Ｖの状態から（図７における時刻ｔ０参照）、制御
信号Ｓ１がアクティブとなってスイッチ回路３１がオン
すると（図７における時刻ｔ１参照）回路９０の負荷状
態がハイインピーダンスからＲｉに変わって信号Ｂ１が
電圧Ｖから（Ｒｉ／（Ｒｆ＋Ｒｉ））×Ｖに向かって降
下する。この降下速度は抵抗ＲｆとコンデンサＣ９０と
の時定数τに依存して決まるが、この時定数τが８μｓ
であり信号Ｂ１が安定するまでの時間として５τを採用
すると、信号Ｂ１の有効な処理が行えるようになるまで
には、スイッチ回路３１のオンから４０μｓ経過を待た
なければならない（図７における時刻ｔ２参照）。この
ため、制御信号Ｓ１がアクティブとなってからインアク
ティブとなるまで（図７における時刻ｔ３参照）の１２
５μｓのうちでＡ／Ｄ変換等の有効な処理を行えるの
は、８５μｓに限られてしまうこととなる。これでは信
号処理結果の信頼性の低下等を招くことにもなりかねな
いので、各サイクルでの有効な処理時間として１２５μ
ｓを確保しようとすると、各サイクルの周期を１６５μ
ｓ（４０μｓ＋１２５μｓ）としてセレクタ回路３０に
おけるスイッチングの周波数を４ＫＨｚから約３ＫＨｚ
に下げる必要がある。このように、この構成の場合に
は、入力回路の規模は小さくて済むが、処理効率が低く
なるという問題がある。

【００１１】この発明は、上記従来技術における未解決
の課題に着目してなされたものであり、スイッチトキャ
パシタ回路における処理効率を損なうことなく入力回路
にパッシブフィルタを用いることができるアナログ入力
選択回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明に係るアナログ入力選択回路は、複
数の入力回路からの信号の何れかを選択してスイッチト
キャパシタ回路に入力するための信号として出力するア
ナログ入力選択回路において、容量が前記スイッチトキ
ャパシタ回路の入力容量と同じであり且つその充放電周
期が前記スイッチトキャパシタ回路のサンプルホールド
と同期された充放電回路を備え、前記複数の入力回路か
らの信号のうち前記スイッチトキャパシタ回路の入力と
して選択されていない信号が前記充放電回路に入力され
るものである。

【００１３】

【作用】請求項１記載の発明に係るアナログ入力選択回
路にあっては、充放電回路を備えるが、この充放電回路
は、その容量がスイッチトキャパシタ回路の入力容量と
同じであり、しかもその充放電周期がスイッチトキャパ
シタ回路のサンプルホールドと同期されたものである。
ここで、入力側から見た回路の負荷としての等価抵抗す
なわち入力インピーダンスは容量とスイッチング周波数
との積に依存して決まることから、このような充放電回
路は、その入力インピーダンスがスイッチトキャパシタ
回路の入力インピーダンスに一致する。そして、アナロ
グ入力選択回路の選択切り換えによって入力回路からの
信号がスイッチトキャパシタ回路への入力とされていな
いときにはスイッチトキャパシタ回路と入力インピーダ
ンスの等しい充放電回路への入力とされる。

【００１４】そこで、入力回路から見た負荷状態は、ア
ナログ入力選択回路により選択されているかいないかに
係わらず、一定の状態となる。このように負荷状態が変
化しないので、負荷が変動すると出力信号レベルが影響
を受けやすいパッシブフィルタを入力回路として用いた
場合であっても、入力回路の出力状態すなわちアナログ
入力選択回路を介してのスイッチトキャパシタ回路の入
力状態はいつでも安定している。そこで、スイッチトキ
ャパシタ回路における処理を入力状態の安定まで待ち合
わせるという必要がない。

【００１５】したがって、スイッチトキャパシタ回路の
効率を損なうことなく入力回路にパッシブフィルタを用
いることができるアナログ入力選択回路を提供すること
ができる。

【００１６】

【実施例】図１にこの発明のアナログ入力選択回路の一
実施例として、３チャンネルのＡ／Ｄ変換器のブロック
図を示す。この回路は、３つのアナログ信号Ａ１，Ａ
２，Ａ３を発生する３つの信号発生源１１，１２，１３
と、アナログ信号Ａ１，Ａ２，Ａ３のそれぞれに対応し
て設けられ低域通過濾波を行う３組のローパスフィルタ
９１，９２，９３（入力回路）と、各ローパスフィルタ
９１，９２，９３を経た３つのアナログ信号Ｂ１，Ｂ
２，Ｂ３のうちから何れか１つの信号を制御回路６０か
らの制御信号Ｓ１，Ｓ２，Ｓ３に応じて選択して出力す
るセレクタ回路３００（アナログ入力選択回路）と、こ
のセレクタ回路３００の出力信号Ｃを入力してこれをサ
ンプルホールドし信号Ｄとして出力するスイッチトキャ
パシタ回路４０（スイッチトキャパシタ）と、スイッチ
トキャパシタ回路４０からの信号ＤをＡ／Ｄ変換するＡ
／Ｄ変換回路５０とから構成される。

【００１７】制御回路６０は、例えばシーケンサやマイ
クロプロセッサ等で構成され、クロックＣＫと、制御信
号Ｓ１，Ｓ２，Ｓ３と、を発生する。クロックＣＫは、
スイッチトキャパシタ回路４０におけるサンプルホール
ドのタイミングを定める例えば２ＭＨｚのパルス信号で
あり、スイッチトキャパシタ回路４０に送出される。ま
た、制御信号Ｓ１，Ｓ２，Ｓ３は、チャンネル切り換え
タイミングを制御するためのパルス信号である。例えば
４ＫＨｚの周波数で３チャンネルの切り換えを行うため
に、先ず１２５μｓの期間は制御信号Ｓ１のみがアクテ
ィブにされ、次の１２５μｓの期間は制御信号Ｓ２のみ
がアクティブにされ、さらに次の１２５μｓの期間は制
御信号Ｓ３のみがアクティブとされる。そして、これが
繰り返されて、制御信号Ｓ１，Ｓ２，Ｓ３は順次アクテ
ィブとなる。この制御信号Ｓ１，Ｓ２，Ｓ３は、セレク
タ回路３００に送出される。

【００１８】ローパスフィルタ９１は、信号発生源１１
からのアナログ信号Ａ１を受ける入力ラインに一端が接
続され他端が信号Ｂ１の出力ラインに接続された例えば
５ＫΩの抵抗Ｒ９１と、一端が信号Ｂ１の出力ラインに
接続され他端が接地された例えば１６００ｐＦのコンデ
ンサＣ９１とからなるパッシブフィルタである。抵抗Ｒ
９１の抵抗値とコンデンサＣ９１の容量は、スイッチト
キャパシタ回路４０における周波数２ＭＨｚのスイッチ
ングによって発生する折り返しノイズを防止するため
に、フィルタとしてのカットオフ周波数が２０ＫＨｚと
なるように定められている。これにより、スイッチトキ
ャパシタ回路４０のクロック周波数２ＭＨｚを超える周
波数域においては−40ｄＢ以上の十分な減衰が施された
信号Ｂ１を生成する。この信号Ｂ１はセレクタ回路３０
０に送出される。

【００１９】ローパスフィルタ９２も、同様に５ＫΩの
抵抗と１６００ｐＦのコンデンサとからなるパッシブフ
ィルタであり、折り返しノイズを防止するために信号発
生源１２からのアナログ信号Ａ２に対し２ＭＨｚを超え
る周波数域において十分な減衰を施して信号Ｂ２を生成
する。ローパスフィルタ９３も、やはり同様の構成のパ
ッシブフィルタであり、信号発生源１３からのアナログ
信号Ａ３に対し２ＭＨｚを超える周波数域において十分
な減衰が施された信号Ｂ３を生成する。信号Ｂ２，Ｂ３
もセレクタ回路３００に送出される。このように入力回
路としてのローパスフィルタ９１，９２，９３がアンプ
等を含まないパッシブフィルタであるから、これらがＩ
Ｃ化の対象外となってＩＣに外付けされた場合であって
も全体の回路規模はあまり大きくならないで済む。

【００２０】セレクタ回路３００は、一端が信号Ｂ１の
ラインに接続され他端が信号Ｃの出力ラインに接続され
制御回路６０からの制御信号Ｓ１によって制御される常
開スイッチ回路３１と、一端が信号Ｂ２のラインに接続
され他端が信号Ｃの出力ラインに接続され制御回路６０
からの制御信号Ｓ２によって制御される常開スイッチ回
路３２と、一端が信号Ｂ３のラインに接続され他端が信
号Ｃの出力ラインに接続され制御回路６０からの制御信
号Ｓ３によって制御される常開スイッチ回路３３と、ス
イッチ回路３１と同じく信号Ｂ１を受ける充放電回路３
１０と、スイッチ回路３２と同じく信号Ｂ２を受ける充
放電回路３３０と、スイッチ回路３３と同じく信号Ｂ３
を受ける充放電回路３３０とから構成される。

【００２１】スイッチ回路３１は、具体的には例えばソ
ースが信号Ｂ１のラインに接続されドレインが信号Ｃの
出力ラインに接続されゲートに制御信号Ｓ１を受けるエ
ンハンスメントタイプのＭＯＳトランジスタで構成さ
れ、制御信号Ｓ１がアクティブであることに応じてオン
するとスイッチが閉状態となって信号Ｂ１を信号Ｃとし
てスイッチトキャパシタ回路４０に出力する。一方制御
信号Ｓ１がインアクティブであるときには開状態となり
信号Ｂ１と信号Ｃとを切り離す。スイッチ回路３２，３
３も、同様であり、それぞれ制御信号Ｓ２，Ｓ３に応じ
てオンすると信号Ｂ２，Ｂ３を信号Ｃとしてスイッチト
キャパシタ回路４０に出力する。そこで、制御信号Ｓ
１，Ｓ２，Ｓ３が４ＫＨｚで順次アクティブとなること
に対応して、ローパスフィルタ９１，９２，９３からの
信号Ｂ１，Ｂ２，Ｂ３を４ＫＨｚで順次切り換えながら
選択して信号Ｃとし、この信号Ｃをスイッチトキャパシ
タ回路４０の入力信号とするために出力する。

【００２２】スイッチトキャパシタ回路４０は、ソース
が信号Ｃのラインに接続されゲートにクロックＣＫを受
けるデプレッションタイプのＭＯＳトランジスタで構成
された常閉スイッチ回路４２と、ソースがスイッチ回路
４２のトランジスタのドレインに接続されドレインが接
地されゲートがクロックＣＫを受けるエンハンスメント
タイプのＭＯＳトランジスタで構成された常開スイッチ
回路４３と、一端がスイッチ回路４２のトランジスタの
ドレインに接続された例えば容量１ｐＦのコンデンサ４
１と、ソースがコンデンサ４１の他端に接続されドレイ
ンが接地されゲートにクロックＣＫを受けるデプレッシ
ョンタイプのＭＯＳトランジスタで構成された常閉スイ
ッチ回路４４と、ソースがコンデンサ４１の他端に接続
されドレインが信号Ｄの出力ラインに接続されゲートが
クロックＣＫを受けるエンハンスメントタイプのＭＯＳ
トランジスタで構成された常開スイッチ回路４５とから
なる。

【００２３】そして、２ＭＨｚのクロックＣＫが“Ｌ”
（ロー）のときにはスイッチ回路４２，４４が閉じると
ともにスイッチ回路４３，４５が開いて信号Ｃによって
コンデンサ４１を充電し、クロックＣＫが“Ｈ”（ハ
イ）のときにはスイッチ回路４２，４４が開くとともに
スイッチ回路４３，４５が閉じてコンデンサ４１に蓄え
られた電荷を放出する。これを繰り返して信号Ｃに応じ
たコンデンサ４１の充放電をクロックＣＫに同期したタ
イミングで行う。この充放電により信号Ｃを２ＭＨｚで
サンプルホールドして信号Ｄとし、信号Ｄを後段のＡ／
Ｄ変換回路５０に送出する。これによって、アナログ信
号Ａ１，Ａ２，Ａ３が、４ＫＨｚで切り換えられなが
ら、順次繰り返しＡ／Ｄ変換される。なお、信号Ｃ側か
ら見たスイッチトキャパシタ回路４０は、その入力容量
が１ｐＦであってスイッチングが２ＭＨｚであることか
ら、これらの積に対応して等価的に抵抗Ｒｉ＝５００Ｋ
Ωとみなされる。

【００２４】セレクタ回路３００における充放電回路３
１０は、ソースが信号Ｂ１のラインに接続されゲートが
制御信号Ｓ１を受けるデプレッションタイプのＭＯＳト
ランジスタで構成された常閉スイッチ回路３１１と、ソ
ースがスイッチ回路３１１のトランジスタのドレインに
接続されゲートにクロックＣＫを受けるデプレッション
タイプのＭＯＳトランジスタで構成された常閉スイッチ
回路３１２と、ソースがスイッチ回路３１２のトランジ
スタのドレインに接続されドレインが接地されゲートに
クロックＣＫを受けるエンハンスメントタイプのＭＯＳ
トランジスタで構成された常開スイッチ回路３１３と、
一端がスイッチ回路３１２のトランジスタのドレインに
接続され他端が接地されたコンデンサ３１４とからな
る。

【００２５】ここで、スイッチ回路３１１は、制御信号
Ｓ１がインアクティブのときには閉状態となって信号Ｂ
１を充放電回路３１０に入力しスイッチ回路３１２を介
してコンデンサ３１４に送出する。一方制御信号Ｓ１が
アクティブであるときには開状態となり信号Ｂ１をコン
デンサ３１４等から切り離す。これにより、ローパスフ
ィルタ９１からの信号Ｂ１が、スイッチトキャパシタ回
路４０の入力として選択されていないときには、充放電
回路３１０の入力とされる。

【００２６】また、コンデンサ３１４は、容量が１ｐＦ
であり、これはコンデンサ４１の容量と同じである。そ
して、クロックＣＫが“Ｌ”のときにはスイッチ回路３
１２が閉じスイッチ回路３１３が開いて信号Ｂ１によっ
てコンデンサ３１４が充電され、クロックＣＫが“Ｈ”
のときにはスイッチ回路３１２が開きスイッチ回路３１
３が閉じてコンデンサ３１４に蓄えられた電荷が放出さ
れる。これを繰り返して信号Ｂ１に応じたコンデンサ３
１４の充放電をクロックＣＫに同期したタイミングで行
う。これにより、充放電回路３１０の充放電周期がスイ
ッチトキャパシタ回路４０のサンプルホールドと同期さ
れる。また、信号Ｂ１側から見た充放電回路３１０は、
その容量が１ｐＦであってスイッチングが２ＭＨｚであ
ることから、これらの積に対応して等価的に抵抗Ｒｉ＝
５００ＫΩとみなされる。

【００２７】セレクタ回路３００における充放電回路３
２０，３３０は、充放電回路３１０と同様の構成である
が、制御信号Ｓ１の代わりにそれぞれ制御信号Ｓ２，Ｓ
３を受ける点と、信号Ｂ１の代わりにそれぞれ信号Ｂ
２，Ｂ３を入力する点で充放電回路３１０と相違する。
そこで、重複説明は割愛するが、充放電回路３２０は、
容量がスイッチトキャパシタ回路４０の入力容量と同じ
であり且つその充放電周期がスイッチトキャパシタ回路
４０のサンプルホールドと同期されたものであって、ロ
ーパスフィルタ９２からの信号Ｂ２がスイッチトキャパ
シタ回路４０の入力として選択されていないときにはそ
の信号Ｂ３が入力されるものである。また、充放電回路
３３０は、容量がスイッチトキャパシタ回路４０の入力
容量と同じであり且つその充放電周期がスイッチトキャ
パシタ回路４０のサンプルホールドと同期されたもので
あって、ローパスフィルタ９３からの信号Ｂ３がスイッ
チトキャパシタ回路４０の入力として選択されていない
ときにはその信号Ｂ３が入力されるものである。さら
に、信号Ｂ２側から見た充放電回路３２０および信号Ｂ
３側から見た充放電回路３３０も、充放電回路３１０と
同様に等価的に抵抗Ｒｉ＝５００ＫΩとみなされる。

【００２８】このような構成の回路についてその動作を
説明する。信号発生源１１からのアナログ信号Ａ１はロ
ーパスフィルタ９１によって低域通過濾波されて折り返
しノイズの発生しない信号Ｂ１とされ、この信号Ｂ１は
常時セレクタ回路３００に送出される。同様に信号発生
源１２からのアナログ信号Ａ２はローパスフィルタ９２
を介してやはり折り返しノイズの発生しない信号Ｂ２と
され、信号発生源１３からのアナログ信号Ａ３はローパ
スフィルタ９３によって折り返しノイズの発生しない信
号Ｂ３とされ、これらの信号Ｂ２，Ｂ３も常時セレクタ
回路３００に送出される。

【００２９】そして、３つの信号Ｂ１，Ｂ２，Ｂ３を入
力するセレクタ回路３００では、先ず制御信号Ｓ１がア
クティブで制御信号Ｓ２，Ｓ３がインアクティブの１２
５μｓの期間には、信号Ｂ１がスイッチ回路３１を介し
て信号Ｃとされてスイッチトキャパシタ回路４０に送出
される一方、信号Ｂ２は充放電回路３２０に入力され、
信号Ｂ３は充放電回路３３０に入力される。そこで、こ
のときローパスフィルタ９１，９２，９３の負荷は、そ
れぞれスイッチトキャパシタ回路４０の５００ｋΩ、充
放電回路３２０の５００ｋΩ、充放電回路３３０の５０
０ｋΩであり、何れも同じＲｉ＝５００ｋΩである。そ
して、この期間には、アナログ信号Ａ１がＡ／Ｄ変換さ
れる。

【００３０】次の１２５μｓの期間には、制御信号Ｓ２
がアクティブで制御信号Ｓ１，Ｓ３がインアクティブと
なる。そして、これに応じて信号Ｂ２がスイッチ回路３
２を介して信号Ｃとされてスイッチトキャパシタ回路４
０に送出される一方、信号Ｂ１は充放電回路３１０に入
力され、信号Ｂ３は充放電回路３３０に入力される。そ
こで、このときローパスフィルタ９１，９２，９３の負
荷は、それぞれ充放電回路３１０の５００ｋΩ、スイッ
チトキャパシタ回路４０の５００ｋΩ、充放電回路３３
０の５００ｋΩであり、何れも同じＲｉ＝５００ｋΩで
ある。そして、この期間には、アナログ信号Ａ２がＡ／
Ｄ変換される。

【００３１】ここで、制御信号Ｓ２がインアクティブか
らアクティブに変化したときの信号Ｂ２の状態について
詳述する。この変化の前後で信号Ａ２が電圧Ｖである
と、この変化の前後いずれでもローパスフィルタ９２の
負荷はＲｉ＝５００ｋΩで同じである。このように制御
信号Ｓ２が変化してもローパスフィルタ９２の負荷が変
動しないので、この変化の前後いずれにおいても信号Ｂ
２は電圧（Ｒｉ／（Ｒ９１＋Ｒｉ））×Ｖで安定してい
る。また、信号Ａ２の値が変化しているときでも信号Ｂ
２は制御信号Ｓ２の変化に係わらず信号Ａ２の値に対し
て高周波成分を除きその（Ｒｉ／（Ｒ９１＋Ｒｉ））倍
で追従する。そこで、信号Ｂ２が選択されてスイッチト
キャパシタ回路４０に送出される信号Ｃは、制御信号Ｓ
２がアクティブに変化した直後からアナログ信号Ａ２に
正確に対応したものとなる。したがって、制御信号Ｓ２
がアクティブになったときの１２５μｓの期間につい
て、信号Ｂ２の安定を待つための期間を設ける必要はな
く、全期間で信号Ｂ２すなわちアナログ信号Ａ２の有効
な処理を行うことができる。

【００３２】さらに次の１２５μｓの期間には、制御信
号Ｓ３がアクティブで制御信号Ｓ１，Ｓ２がインアクテ
ィブとなる。そして、これに応じて信号Ｂ３がスイッチ
回路３３を介して信号Ｃとされてスイッチトキャパシタ
回路４０に送出される一方、信号Ｂ１は充放電回路３１
０に入力され、信号Ｂ２は充放電回路３２０に入力され
る。そして、このときは、ローパスフィルタ９１，９
２，９３の負荷はＲｉ＝５００ｋΩで同じであり、アナ
ログ信号Ａ３がＡ／Ｄ変換される。また、信号Ｂ２につ
いて上述したのと同様に、このときの信号Ｂ３の状態は
制御信号Ｓ３の変化に係わらずアナログ信号Ａ３に正確
に対応したものとなる。したがって、この１２５μｓの
期間についても、信号Ｂ３の安定を待つための期間を設
ける必要はなく、全期間で信号Ｂ３すなわちアナログ信
号Ａ３の有効な処理を行うことができる。

【００３３】以後、１２５μｓごとに切り換えられなが
らその全期間で同様にしてアナログ信号Ａ１，Ａ２，Ａ
３が順次Ａ／Ｄ変換される。この結果、セレクタ回路３
００におけるスイッチングの周波数が４ＫＨｚに維持さ
れる。すなわち、入力回路として回路規模の小さいパッ
シブフィルタを用いても、入力回路としてアクティブフ
ィルタを用いたときと同じ処理効率を確保することがで
きる。

【００３４】図２にこの発明のアナログ入力選択回路の
他の実施例として、２チャンネルのＡ／Ｄ変換器のブロ
ック図を示す。この回路は、基本的には、上述の実施例
における３チャンネルのＡ／Ｄ変換器からアナログ信号
Ａ３に関する回路を除去したものである。そこで、再度
の説明は割愛するが、２チャンネルであることからセレ
クタ回路３０００の入力が信号Ｂ１，Ｂ２に限られこれ
らが交互に選択されることを利用して充放電回路の節約
を図っている点は相違するのでこれを説明する。

【００３５】すなわち、セレクタ回路３０００における
充放電回路３１００は、ソースが信号Ｂ１のラインに接
続されゲートが制御信号Ｓ１を受けるデプレッションタ
イプのＭＯＳトランジスタで構成された常閉スイッチ回
路３１１と、ソースがスイッチ回路３１１のトランジス
タのドレインに接続されゲートにクロックＣＫを受ける
デプレッションタイプのＭＯＳトランジスタで構成され
た常閉スイッチ回路３１２と、ソースがスイッチ回路３
１２のトランジスタのドレインに接続されドレインが接
地されゲートにクロックＣＫを受けるエンハンスメント
タイプのＭＯＳトランジスタで構成された常開スイッチ
回路３１３と、一端がスイッチ回路３１２のトランジス
タのドレインに接続され他端が接地されたコンデンサ３
１４とを有する。これらからなる部分は上述した充放電
回路３１０と同じ構成でありほぼ同様に動作する。ただ
し、充放電回路３１００は、これだけでなく、さらにソ
ースが信号Ｂ２のラインに接続されドレインがスイッチ
回路３１２のトランジスタのソースに接続されゲートが
制御信号Ｓ１を受けるエンハンスメントタイプのＭＯＳ
トランジスタで構成された常開スイッチ回路３２０１を
も有する。なお、上述のセレクタ回路３００においては
制御信号Ｓ２を受けるためエンハンスメントタイプのＭ
ＯＳトランジスタで構成されていた常開スイッチ回路３
２は、このセレクタ回路３０００においては制御信号Ｓ
2 の反転信号でもある制御信号Ｓ１を受けるためデプレ
ッションタイプのＭＯＳトランジスタで構成された常閉
スイッチ回路３００２で置換されている。

【００３６】これにより、制御信号Ｓ１がアクティブの
ときには信号Ｂ１がスイッチトキャパシタ回路４０の入
力として選択される一方で信号Ｂ２が充放電回路３１０
０に入力され、逆に制御信号Ｓ１がインアクティブのと
きには信号Ｂ２がスイッチトキャパシタ回路４０の入力
として選択される一方で信号Ｂ１が充放電回路３１００
に入力される。したがって、充放電回路３１００は、信
号Ｂ１のための充放電回路として機能するとともに信号
Ｂ２のための充放電回路としても機能する。

【００３７】なお、これらの実施例においては充放電回
路３１０等がセレクタ回路３００等の中に設けられてい
るが、このような必要は必ずしもなく、充放電回路３１
０等はセレクタ回路３００等に含まれず入力回路９１等
とセレクタ回路３００等との間に追加されたものとして
もよい。さらに、セレクタ回路は２入力，３入力のもの
に限られず４以上の入力があっても同様にして本発明は
適用可能である。

【００３８】また、スイッチ回路３１１等は、ＭＯＳト
ランジスタに限られるものではなく、バイポーラトラン
ジスタその他の素子や回路等によって構成してもよい。
さらに、本実施例におけるＡ／Ｄ変換回路はスイッチト
キャパシタを前段回路とする回路の一例に過ぎず、受け
た入力信号を高速でスイッチングするスイッチトキャパ
シタ回路でサンプルホールドしてから演算等を行う回路
であればよい。例えばスイッチトキャパシタ回路を有す
るＤ／Ａ変換回路やＳＣＦ（スイッチトキャパシタフィ
ルタ）回路等に対しても、この発明は好適である。

【００３９】

【発明の効果】以上説明したように、請求項１の発明に
係るアナログ入力選択回路にあっては、等価抵抗値がス
イッチトキャパシタ回路に一致する充放電回路を備え、
入力回路の選択切り換えが行われても入力回路の負荷状
態が変わらないようにしている。これにより、スイッチ
トキャパシタ回路の入力信号が、常に処理可能な状態に
保たれる。

【００４０】したがって、スイッチトキャパシタ回路の
効率を損なうことなく入力回路にパッシブフィルタを用
いることができるアナログ入力選択回路を提供すること
ができる。

【図面の簡単な説明】

【図１】 この発明のアナログ入力選択回路の一実施例
としての３チャンネルのＡ／Ｄ変換器のブロック図であ
る。

【図２】 この発明のアナログ入力選択回路の他の実施
例としての２チャンネルのＡ／Ｄ変換器のブロック図で
ある。

【図３】 従来の３チャンネルのＡ／Ｄ変換器のブロッ
ク図である。

【図４】 その入力回路としてアクティブフィルタを用
いたときのブロック図である。

【図５】 入力回路としてパッシブフィルタを用いたと
きのブロック図である。

【図６】 入力回路として他のパッシブフィルタを用い
たときのブロック図である。

【図７】 その動作説明のための信号波形図である。

【符号の説明】

１１，１２，１３ 信号発生源 ２１，２２，２３ ローパスフィルタ ３０ セレクタ回路 ３１，３２，３３ スイッチ回路 ４０ スイッチトキャパシタ回路 ４１ コンデンサ ４２，４３，４４，４５ スイッチ回路 ５０ Ａ／Ｄ変換回路 ６０ 制御回路 ７０ アクティブフィルタ ８０，９０ ローパスフィルタ ９１，９２，９３ ローパスフィルタ ３００ セレクタ回路 ３１０，３２０，３３０ 充放電回路 ３１１，３１２，３１３ スイッチ回路 ３１４ コンデンサ ３０００ セレクタ回路 ３１００ 充放電回路 ３００２，３２０１ スイッチ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の入力回路からの信号の何れかを選択
   してスイッチトキャパシタ回路に入力するための信号と
   して出力するアナログ入力選択回路において、容量が前
   記スイッチトキャパシタ回路の入力容量と同じであり且
   つその充放電周期が前記スイッチトキャパシタ回路のサ
   ンプルホールドと同期された充放電回路を備え、前記複
   数の入力回路からの信号のうち前記スイッチトキャパシ
   タ回路の入力として選択されていない信号が前記充放電
   回路に入力されることを特徴とするアナログ入力選択回
   路。