JPS5928459Y2 - 残響装置 - Google Patents

Description

【考案の詳細な説明】 この考案はＢＢＤもしくはＣＣＤによるアナログシフト
レジスタもしくはディジタルシフトレジスタ等から成る
遅延素子を用いて、入力信号を遅延して得られた出力信
号を該入力信号に混合することによって残響効果を得る
所謂残響装置の改良に関する。

第１図は残響装置の従来例を示す回路ブロック図である
。

図によって該残響装置の動作を説明すると、入力信号端
子１に入力された音声信号もしくは楽音信号は贋信号除
去用低域通過フィルタ２およびミクサ３を経て遅延素子
４に至るが、該遅延素子４の出力信号として現われる遅
延した音声信号もしくは楽音信号を信号線５を介してミ
クサ３にフィードバックし、上記遅延した信号を遅延し
ていない音声信号もしくは楽音信号に混合することによ
って低域通過フィルタ９の出力側に得られる信号と、別
途上記入力信号端子１より増幅器１０に入力して該増幅
器１０の出力側に得られる信号とを混合することによっ
て出力信号端子１１からはあたかも残響音を伴った音声
もしくは楽音の得られる音響幼果を有する音声信号もし
くは楽音信号が得られることはよく知られている。

今、入力信号端子１に第２図イに示す［とく、同図口の
如きクロック信号の周波数に近接する周波数の正弦波信
号を印加した場合、遅延素子４の出力として得られる信
号波形は、同図イにおいて点線で示したような信号が上
記入力信号端子１に印加された場合に同遅延素子４の出
力として得られる階段波形へと全く同じであり、該入力
信号端子１に印加される該両人力信号を区別することが
できない。

そこで、上記第２図イに点線で示した贋信号が入力した
かの如き結果をもたらす該正弦波信号のような周波数成
分の混入を防止するために、遅延素子へ供給するクロッ
ク信号の周波数の略月以下の特定の周波数を遮断周波数
とする低域通過フィルタ２を入力信号端子１とミクサ３
との間に介在させている。

第２図において横軸は時間、縦軸は信号波形の振幅を示
す。

また、階段波形ハはクロック信号口の１周期ごとにイの
正弦波形をサンプリングして遅延素子４を構成するアナ
ログもしくはディジタルシフトレジスタの各段等に保持
すべき電圧の波形である。

一方、遅延素子４の出力側においては、第３図イにおい
て点線で示した該遅延素子４の入力信号に対して口に示
したクロック信号でシフトした場合、同図イにおいて実
線で示したような階段波形が現われる。

同図においで横軸および縦軸は第２図と同じである。

従って、出力信号端子１１に現われる出力波形はクロッ
ク周波数の成分を含むから、これを除去して他の電子回
路に対する雑音混入を防止するために、クロック周波数
の略Ａ以下の特定の周波数を遮断周波数とするクロック
周波数成分除去用低域通過フィルタ９を遅延素子４と出
力信号端子１１との間に介在させている。

かかる従来の構成において、操作子８を操作してクロッ
ク信号発生器６からクロック信号供給線７を通じて遅延
素子４に供給されるクロック信号の周波数を変化させる
と、遅延素子４に贋信号をもたらす入力信号の周波数お
よび該遅延素子４の出力信号が含有するクロック信号成
分の周波数も付随的に変化する。

従って、贋信号除去用低域通過フィルタ２およびクロッ
ク周波数成分除去用低域通過フィルタ９の遮断周波数は
、最低のクロック周波数の略尾以下に定めなければなら
ない。

該両フィルタの遮断周波数を上記のような低周波域に定
めることは、クロック周波数が高くなった場合にも全系
の通過周波数帯域が該両フィルタの通過帯域によって制
限されるために、音声信号もしくは楽音信号の忠実度が
損なわれるという大きな欠点を伴っていた。

この考案は上述の如き欠点を除くために、贋信号除去用
低域通過フィルタ２およびクロック周波数成分除去用低
域通過フィルタ９の遮断周波数をクロック信号の周波数
に応じて変化せしめるように構成した残響装置を提供す
るものである。

第４図はこの考案の一実施例を示す残響装置の回路フロ
ック図である。

同図において４０１は入力信号端子、４０２は贋信号除
去用低域通過フィルタである。

４０３は贋信号除去用可変遮断周波数低域通過フィルタ
であって、その遮断周波数は該フィルタに供給される遮
断周波数制御パルスのデユーティレシオに従って変化す
る。

４０４はミクサ、４０５は遅延素子、４０６は信号線で
あって、それぞれ、第１図における３、４および５に対
応する。

４０７はクロック信号発生器、４０Ｂは該クロック信号
発生器４０７から上記遅延素子４０５に至るクロック信
号供給線、４０９は操作子であって、それぞれ第１図に
おける６、７および８に対応する。

４１０はクロック周波数成分除去用可変遮断周波数低域
通過フィルタであって、その遮断周波数は該フィルタに
供給される遮断周波数制御パルスのデユーティレシオに
従って変化する。

４１１はクロック周波数成分除去用低域通過フィルタ、
４１５は前記各フィルタ４０３゜４１０に供給する制御
パルスを発生する制御パルス発生器、４１４は前記操作
子４０９と連動して制御パルスの周波数を変化させる操
作子、４１２は増幅器、４１３は出力信号端子である。

今、例えば操作子４０９を操作してクロック信号発生回
路４０７の出力信号であるクロック信号の周波数を変化
させると、今一つの操作子４１４は上記操作子４０９と
連動するため、制御パルス発生器４０５の出力信号であ
ぬ制御パルスの周波数は、クロック信号発生器４０７の
出力信号であるクロック信号の周波数と一定の関係で変
化させることが可能である。

かかる制御パルス発生器４１５の出力信号を贋信号除去
用可変遮断周波数低域通過フィルタ４０３とクロック周
波数成分除去用可変遮断周波数低域通過フィルタ４１０
とへ供給すると、該各フィルタの遮断周波数は制御パル
スの周波数に対応して変化し、従ってクロック信号の周
波数に対応して変化する。

通常、遅延素子４０５に供給されるクロック信号の周波
数は５ＫＨ２〜１００ ＫＨ２に設定するのが効果的と
されているが、金談りロンク信号の周波数が５ＫＨ２で
ある場合、贋信号除去用可変遮断周波数低域通過フィル
タ４０３の遮断周波数を２５ＫＨ２以下にすべきである
ということは従来例における贋信号除去用低域通過フィ
ルタの機能から明らかである。

しかし、この考案の実施例による回路構成では、贋信号
除去用可変遮断周波数低域通過フィルタ４０３自体も、
遅延素子４０５の場合と同様の作用効果によって贋信号
が入力したかの如き結果をもたらす周波数成分を有する
入力信号の混入が起り得るから、該入力信号の混入を排
除するために、該フィルタ４０３に供給される遮断周波
数制御パルスの周波数の略％以下の特定周波数を遮断周
波数とする贋信号除去用低域通過フィルタ４０２を入力
信号端子４０１と上記フィルタ４０３との間に介在させ
ている。

該フィルタ４０２の遮断周波数は固定的であるために、
遅延素子４０５の遅延時間を変化させるために操作子４
０９を操作して該遅延素子４０５に供給されるクロック
信号の周波数が高くなり、結果として贋信号除去用可変
遮断周波数低域通過フィルタ４０３の遮断周波数も高く
なっている場合には、全系の通過帯域が上記フィルタ４
０２の遮断周波数によって制限を受けることにより、音
声信号もしくは楽音信号の忠実度が損なわれるので、該
フィルタ４０２の遮断周波数は２０ＫＨ２程度に設定す
ることが推奨される。

従って、逆に該フィルタ４０２が贋信号除去用可変遮断
周波数低域通過フィルタ４０３自体にかかわる贋信号の
除去に有効に作用するためには、該贋信号除去用可変遮
断周波数低域通過フィルタ４０３に供給される遮断周波
数制御パルスの周波数は、遅延素子４０５に供給される
クロック信号の周波数が下限の５ＫＨ２になった場合で
あっても略４０ＫＨ２以上でなければならない。

上記は、クロック周波数成分除去用フィルタ４１０，４
１１についても同様に適用される。

第５図は可変遮断周波数低域通過フィルタ４０３゜４１
０の回路構成を示す。

同図において、５１はＦＥＴよる成るアナログスイッチ
であって、抵抗器５２、コンデンサ５３で構成される積
分回路の入力側に挿入されている。

５４も同様に、ＦＥＴより成るアナログスイッチであっ
て、抵抗器５５、コンデンサ５６で構成される積分回路
の入力側に挿入されている。

５７は演算増幅器である。５１′乃至５７′は、それぞ
れ５１乃至５７と同一の構成要素である。

また、４０１乃至４１５はそれぞれ第４図に示された構
成要件と同一である。

今、アナログスイッチ５１．５４が導通状態にある場合
、抵抗器５２，５５、コンデンサ５３，５６、および演
算増幅器５７は典形的な低域通過アクティブフィルタを
構成する。

その電気的特性はバタワース特性としてよく知られてい
る。

かかる構成のアクティブフィルタにおいて、アナログス
イッチ５１．５４を断続することによって、その断続動
のデユーティレシオに比例して該フィルタの遮断周波数
を変化せしめることができる。

このようにして遮断周波数を変化せしめる動作の基本原
理を第６図に示す単純な積分回路をモデルとして説明す
る。

同図において、６１は入力端子、６２はスイッチ、６３
は抵抗器、６４はコンデンサ、６５は出力端子であって
、例えば第５図におけるアナログスイッチ５４、抵抗器
５５、コンデンサ５６に相当する構成である。

今、スイッチ６２が閉じている場合に、入力端子６１に
ステップ電圧■１が印加されると、出力端子６５には指
数関数でもって上昇するインデイシャル応答電圧■２が
得られる。

かかるインデイシャル応答電圧の時間に対する変化を第
７図イにおいて点線７１でもって示す。

同図において横軸は時間を、縦軸は電圧を表わす。

さて、スイッチ６２を第７図口に示すようなデユーティ
レシオでもって開閉する場合には、点線７１に相当する
インデイシャル応答曲線は実線７２に示すようなものと
なる。

同様に、該スイッチを第７図へに示すようなデユーティ
レシオでもって開閉する場合には、同図において実線７
３に示すようなインデイシャル応答が得られる。

同図において、７４は該応答曲線の水平部分であって、
スイッチ６２が開いている期間中、コンデンサ６４の端
子間電圧が一定値に維持されるために形成される。

一方、７５は該応答曲線の上昇部分であって、スイッチ
６２が閉じている期間中、コンデンサ６４の端子間電圧
が充電によって増加するために形成される。

これらの応答曲線を時間の関数でもって表示すると、点
線で示される応答曲線は、 である。

ここに、Ｒ・・・・・・抵抗器６３の抵抗値 Ｃ・・・・・・コンデンサ６４の静電容量ｔ・・・・・
・ステップ電圧■１印加後の経過時間また、スイッチ６
２が単位時間に閉じる回数をｆ１該スインチが閉じてい
る時間を、Ｊｔとすると、単位時間内に該スイッチが閉
じている時間はＪｔＸｆとなるために、実線で示される
応答曲線は、で近似的に表示される。

したがって、ｊｊｔが一定の場合、これらの応答曲線の
時定数は等価的にｆに比例して変化することが容易に理
解できる。

全く同様に、第５図に示すような可変遮断周波数アクテ
ィブフィルタにおいても、抵抗器５２、コンデンサ５３
から成る積分回路の入力をアナログスインチ５１でもっ
て、更に抵抗器５５、コンデンサ５６から成る積分回路
の入力をアナログスイッチ５４でもって断続することに
よって、それぞれの積分回路の時定数を該アナログスイ
ッチのデユーティレシオ、即ち制御パルスの周波数に比
例するごとくに変化せしめ、結局、該フィルタの遮断周
波数をも制御パルスの周波数に比例して変化せしめるこ
とができる。

このとき、該フィルタの遮断周波数と制御パルス周波数
との間に正確な比例関係を得るためには、２以上の積分
回路の各段ごとにその入力側にアナログスイッチを設け
るとよい。

例えば、３次系のアクテイフフィルタにおいては、第８
図に示すような構成となり、３個のアナログスイッチが
必要である。

同図において８１は入力端子、８２，８５．８８はアナ
ログスイッチ、８３．８６．８９は抵抗器、８４．８７
゜９０はコンデンサ、９１は演算増幅器、９２は出力端
子である。

以上の如く、この考案による残響装置は、アナログもし
くはディジタルシフトレジスタ等から戒る遅延素子の入
力側に接続された贋信号除去用低域通過フィルタおよび
該遅延素子の出力側に接続されたクロック周波数成分除
去用低域通過フィルタの各遮断周波数を、該遅延素子に
供給されるクロンク信号の周波数に応じて変化させるこ
とができるので、該遅延素子に供給されるクロンク信号
の周波数が高くなった場合でも、全系を通過する信号に
対して十分な通過帯域が確保されるために、音声信号も
しくは楽音信号の忠実度を良好に保つことができ。

【図面の簡単な説明】

第１図は残響装置の従来例を示す回路ブロック図である
。 １・・・・・・入力信号端子、２・・・・・・贋信号除
去用低域通過フィルタ、３・・・・・・ミクサ、４・・
・・・・遅延素子、５・・・・・・信号線、６・・・・
・・クロック信号発生器、７・・・・・・クロック信号
供給線、８・・・・・・操作子、９・・・・・・クロッ
ク周波数成分除去用低域通過フィルり、１０・・・・・
・増幅器、１１・・・・・・出力信号端子、第２図は入
力信号と贋信号との関係を示す。 第３図は出力信号とクロック周波数成分との関係を示す
。 第４図はこの考案の一実施例を示す残響装置の回路ブロ
ック図である。 ４０１・・・・・・入力信号端子、４０２・・・・・・
贋信号除去用低域通過フィルタ、４０３・・・・・・贋
信号除去用可変遮断周波数低域通過フィルタ、４０４・
・・・・・ミクサ、４０５・・・・・・遅延素子、４０
６・・・・・・信号線、４０７・・・・・・クロック信
号発生器、４０８・・・・・・クロック信号供給線、４
０９・・・・・・操作子、４１０・・・・・・クロック
周波数成分除去用可変遮断周波数低域通過フィルタ、４
１１・・・・・・クロック周波数成分除去用低域通過フ
ィルタ、４１２・・・・・・増幅器、４１３・・・・・
・出力信号端子、４１４・・・・・・操作子、４１５・
・・・・・制御パルス発生器。 第５図は可変遮断周波数低域通過フィルタ４０３゜４１
０の回路構成を示す。 ４０１〜４１５・・・・・・第４図に同じ。 ５１，５４゜５１’、５４’・・・・・・アナログスイ
ッチ、５２．５５ 。 ５２’、５５’・・・・・・抵抗器、５３，５６．５３
’、５６’・・・・・・コンデンサ、５７，５７’・・
・・・・演算増幅器、第６図は可変遮断周波数低域フィ
ルタの動作原理を説明するための積分回路を示す。 ６１・・・・・・入力端子、６２・・・・・・スイッチ
、６３・・・・・・抵抗器、６４・・・・・・コンデン
サ、６５・・・・・・出力端子。 第７図は第６図に示す積分回路のインデイシャル応答曲
線を示す。 同図において横軸は時間を、縦軸は波形振幅を示す。 第８図は可変遮断周波数低域通過フィルタの他の構成例
を示す。 ８２．８５．８８・・・・・・アナログスイッチ、８１
８６．８９・・・・・・抵抗器、８４，８７，９０・・
・・・・コンデンサ、９１・・・・・・演算増幅器、８
１・・・・・・入力端子、９２・・・・・・出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. アナログもしくはディジタルシフトレジスタ等から成る
   遅延素子と、該遅延素子へクロック信号を供給する可変
   周波数パルス発生器であるクロック信号発生器と、該遅
   延素子の入力側へ贋信号除去用フィルタと、同出力側に
   はクロック周波数成分除去用フィルタと、上記各フィル
   タへ遮断周波数制御用パルス信号を供給する可変周波数
   パルス発生器であるパルス信号発生器とを用意し、上記
   各フィルタはパルス信号を印加されて該パルス信号の周
   波数に応じて遮断周波数が変化するものであって、上記
   パルス信号発生器の出力パルス信号の周波数を変化させ
   る操作子と、上記遅延素子へ供給するクロック信号の周
   波数を変化させる操作子とを連動させるごとくなし、前
   記各フィルタの遮断周波数が該クロック信号の周波数変
   化に応じて変化するようにしたことを特徴とする残響装
   置