JP3645359B2 - アナログミュート回路 - Google Patents
アナログミュート回路 Download PDFInfo
- Publication number
- JP3645359B2 JP3645359B2 JP14536696A JP14536696A JP3645359B2 JP 3645359 B2 JP3645359 B2 JP 3645359B2 JP 14536696 A JP14536696 A JP 14536696A JP 14536696 A JP14536696 A JP 14536696A JP 3645359 B2 JP3645359 B2 JP 3645359B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- low
- pass filter
- analog
- analog mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 238000001914 filtration Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばオーディオ装置などに用いられるアナログミュート回路に関するものである。
【０００２】
【従来の技術】
例えば、オーディオ装置などは、入力した２つのＰＷＭ信号に対してフィルタリング処理および加減算処理を行うローパスフィルタ回路を内蔵している。
図９は、従来のローパスフィルタ回路の回路図である。
図９に示すように、従来のローパスフィルタ回路は、ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）を入力し、このＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）に対してフィルタリングを行った後に、オペアンプにてフィルタリングおよび加減算を行い、その加減算結果を出力する。
【０００３】
図９に示すローパスフィルタ回路では、ＰＷＭ信号Ｌ１（ｔ）が、抵抗１およびコンデンサ７で構成されるローパスフィルタによって高調波成分が除去された後に、抵抗２を介してオペアンプ１１の−端子に入力される。また、ＰＷＭ信号Ｌ２（ｔ）が、抵抗３およびコンデンサ８で構成されるローパスフィルタによって高調波成分が除去された後に、抵抗４を介してオペアンプ１１の＋端子の入力される。ここで、抵抗２，４，５，６、コンデンサ９，１０およびオペアンプ１１によって加減算回路が構成されている。オペアンプ１１の電源接続用ピンには、＋１５Ｖと−１５Ｖが印加してある。コンデンサ９，１０は、周波数に対して安定化し、発振を防止するために設けてある。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述した図９に示すローパスフィルタ回路では、ＰＷＭ信号Ｌ１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とが異なる位相および振幅の波形をした信号であることから、これらの信号に含まれる雑音成分の特性も異なる。その結果、オペアンプ１１にて加減算が行われたときに、雑音レベルが相殺されない状態で増幅され、雑音レベルの影響が出力信号に大きく現れ、所望の波形の信号を得ることができないという問題がある。特に、ＳＮ比を測定するときや、無信号の部分を再生するときなどに、出力信号に生じる雑音レベルの影響が大きくなる。
【０００５】
本発明は、上述した従来技術に鑑みてなされ、ＳＮ比を測定するときなどに、出力信号に生じる雑音レベルの影響を抑えることができるアナログミュート回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明のアナログミュート回路は、第１及び第２の入力信号に含まれる高周波成分をそれぞれ除去するための第１及び第２のローパスフィルタ回路と、上記第１及び第２のローパスフィルタ回路からの出力信号を入力し、所定の演算処理を行って出力信号を供給する演算回路と、制御信号に応じて、上記第１のローパスフィルタ回路の出力点と上記第２のローパスフィルタ回路の出力点とを作動的にほぼ同電位とする制御回路とを有する。
【０００７】
また、上記制御回路は、好ましくは、上記第１のローパスフィルタ回路の出力点と上記第２のローパスフィルタ回路の出力点とを接続するトランスファゲートである。更に、好ましくは、上記第１及び第２のローパスフィルタ回路にそれぞれ入力される上記第１及び第２の入力信号がＰＷＭ信号である。
【０００８】
本発明のアナログミュート回路では、例えば、ＳＮ比を測定するときなどに、制御信号（ミュート信号）によって制御回路を導通状態にする。これによって、第１及び第２のローパスフィルタ回路の出力点がほぼ同電位に保持される。このとき、それぞれローパスフィルタ回路の出力点に現れる信号の雑音レベルはほぼ同じになる。そのため、これらの信号を用いて演算回路にて演算処理を行うと、雑音レベルが相殺され、雑音による影響が少ない良好な演算結果が得られる。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態に係わるアナログミュート回路について説明する。
第１実施形態
図１は、本実施形態のアナログミュート回路３０の回路図である。
図１に示すように、アナログミュート回路３０は、図９に示すローパスフィルタ回路のＡ点とＢ点との間に、ミュート信号φに応じて導通／非導通状態となるトランスファゲート１４を挿入した構成となっている。
アナログミュート回路３０は、ＰＷＭ信号Ｌ１（ｔ）の高調波成分を除去する抵抗１およびコンデンサ７で構成されるローパスフィルタと、ＰＷＭ信号Ｌ２（ｔ）の高調波成分を除去する抵抗３およびコンデンサ８で構成されるローパスフィルタを有する。
ここで、ＰＷＭ信号Ｌ１（ｔ）は、図２に示すように、−１１〜＋１１の２３値で１ｋＨｚを表現するＰＷＭ信号である。また、ＰＷＭ信号Ｌ２（ｔ）は、図３に示すように、−１１〜＋１１の２３値で１ｋＨｚを表現するＰＷＭ信号である。尚、アナログミュート回路３０に入力されるＰＷＭ信号Ｌ１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とは、通常、位相および振幅が異なっている。
【００１０】
抵抗１およびコンデンサ７で構成されるローパスフィルタの出力点であるＡ点は、抵抗２を介してオペアンプ１１の−端子に接続してある。
抵抗３およびコンデンサ８で構成されるローパスフィルタの出力点であるＢ点は、抵抗４を介してオペアンプ１１の＋端子に接続してある。
抵抗２，４，５，６、コンデンサ９，１０およびオペアンプ１１によって加減算回路が構成されている。オペアンプ１１は、電源接続用ピンに＋１５Ｖおよび−１５Ｖを印加する対称電源方式を採用している。コンデンサ９，１０は、周波数に対して安定化し、発振を防止するために設けてある。
【００１１】
また、Ａ点とＢ点とは、トランスファゲート１４を介して作動的に接続される。トランスファゲート１４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを並列に接続し、これらのゲートにコントロール信号φ，φ￣をそれぞれ印加する構成になっている。具体的には、ミュート信号φがアナログミュート回路３０に印加され、このミュート信号φをインバータ１２によって反転したコントロール信号φ￣がトランスファゲート１４のＰＭＯＳトランジスタのゲートに印加される。また、インバータ１２からの出力されたコントロール信号φ￣は、インバータ１３で反転され、この反転したコントロール信号φがトランスファゲート１４のＮＭＯＳトランジスタのゲートに印加される。
【００１２】
トランスファゲート１４は、ミュート信号φがハイレベルのときに、導通状態となり、Ａ点とＢ点とを導通（ショート）させる。Ａ点とＢ点とが導通状態になると、Ａ点に現れるＰＷＭ信号の波形と、Ｂ点に現れるＰＷＭ信号の波形とが、同じになる。このミュート信号φは、例えばユーザによる設定操作に応じて、アナログミュート回路３０のＳＮ比を測定するときにハイレベルに設定される。
また、トランスファゲート１４は、ミュート信号φがローレベルのときに、非導通状態となり、Ａ点とＢ点とが非導通となる。
【００１３】
次に、図１に示すアナログミュート回路３０の動作について説明する。
先ず、ＳＮ特性を測定する時以外の動作について説明する。
ユーザによる設定操作に応じて、アナログミュート回路３０にローレベルのミュート信号φが入力され、トランスファゲート１４は非導通状態になる。
このとき、図１に示すＡ点およびＢ点には、それぞれ図４に示す波形４０ａ，４０ｂが現れる。トランスファゲート１４が非導通状態であることから、図４に示すように、波形４０ａと波形４０ｂとは、位相および振幅がずれている。
波形４０ａ，４０ｂの信号がそれぞれオペアンプ１１の−端子および＋端子に入力され、加減算が行われると、図１に示す出力端子ＯＵＴに現れる波形は、図４，図５に示す波形４１のように位相および振幅がランダムに変化した波形になる。そのため、ＳＮ特性は悪い。
【００１４】
次に、ＳＮ特性を測定する時の動作について説明する。
ＳＮ特性を測定するときには、ユーザによる設定操作に応じて、ハイレベルのミュート信号φが入力され、トランスファゲート１４は導通状態になる。
このとき、トランスファゲート１４が導通状態であることから、図１に示すＡ点およびＢ点はほぼ同電位になり、Ａ点およびＢ点には位相および振幅がほば等しい図４に示す波形４１ａ，４１ｂが現れる。
波形４１ａ，４１ｂの信号がオペアンプ１１の−端子および＋端子に入力され、加減算が行われると、図１に示す出力端子ＯＵＴに現れる出力信号の波形は、図４，図５に示す波形４２のように、波形４１に比べて振幅が約１／３ほどの規則正しい波形になる。また、この出力信号の波形４２は、波形４１に比べて、低周波のノイズが除去されている。そのため、良好なＳＮ特性が得られている。
【００１５】
以上説明したように、本実施形態に係わるアナログミュート回路によれば、ＳＮ特性を測定するときに、ミュート信号φをハイレベルにすることで、ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）に含まれる雑音レベルを相殺することができ、雑音による影響が抑制された良好な信号を出力端子ＯＵＴから得ることができる。
【００１６】
第２実施形態
図６は、本実施形態のアナログミュート回路３１の回路図である。
図６において、図１と同じ符号を付した構成要素は、図１に示すものと同じである。
図６に示すように、アナログミュート回路３１は、オペアンプ１１の電源接続用ピンに＋５Ｖおよび０Ｖが印加されていること、０Ｖと＋５Ｖとを抵抗３２，３３で分圧した接続点Ｃに抵抗６およびコンデンサ１０の一端側が接続してあることを除いて、前述した図１に示すアナログミュート回路３０と同じである。
【００１７】
すなわち、アナログミュート回路３１は、片電源方式を採用しており、０〜＋５Ｖの範囲内で動作する。
アナログミュート回路３１の動作は、動作電圧を除いて、前述した第１実施形態のアナログミュート回路３０の動作と同じである。
アナログミュート回路３１によっても前述した第１実施形態のアナログミュート回路３０と同様の効果を得ることができる。
【００１８】
第３実施形態
図７は、本実施形態のアナログミュート回路３４の回路図である。
図７において、図１および図６と同じ符号を付した構成要素は、図１および図６に示すものと同じである。
図７に示すように、アナログミュート回路３４は、図６に示すアナログミュート回路３１のようにＡ点とＢ点とがトランスファゲート１４を介して接続されているのではなく、Ａ点およびＢ点がそれぞれトランスファゲート１４ａ，１４ｂを介してＣ点と接続されている。
【００１９】
アナログミュート回路３４は、片電源方式を採用しており、０〜＋５Ｖの範囲内で動作する。
アナログミュート回路３４では、ミュート信号φがハイレベルのときに、Ｃ点のＤＣレベルがＡ点およびＢ点に印加され、Ａ点とＢ点とがほぼ同電位になる。アナログミュート回路３４によっても前述したアナログミュート回路３０，３１と同様の効果を得ることができる。
【００２０】
第４実施形態
図８は、本実施形態のアナログミュート回路３５の回路図である。
図８において、図１および図７と同じ符号を付した構成要素は、図１および図７に示すものと同じである。
図８に示すように、アナログミュート回路３５は、基本的には、図７に示すアナログミュート回路３４と同じであるが、トランスファゲート１４ａ，１４ｂが、オペアンプ３６ａ，３６ｂを介して接続点Ｃに接続してある点が、アナログミュート回路３４と異なる。
ここで、オペアンプ３６ａ，３６ｂは、ボルテージフォロアを構成している。
【００２１】
アナログミュート回路３５は、片電源方式を採用しており、０〜＋５Ｖの範囲内で動作する。
アナログミュート回路３５の動作は、基本的に、前述した第３実施形態のアナログミュート回路３４の動作と同じである。
アナログミュート回路３５によっても、基本的には前述したアナログミュート回路３０，３４と同様の効果が得られるが、アナログミュート回路３５によれば、ボルテージフォロアとなるオペアンプ３６ａ，３６ｂを用いたことで、トランスファゲート１４ａ，１４ｂが導通状態のときの入力インピーダンスをアナログミュート回路３４に比べて小さくすることができる。
【００２２】
本発明は上述した実施形態には限定されない。例えば、上述した実施形態では、ＳＮ特性を測定するときにミュート信号φをハイレベルにする場合について例示したが、例えば、無信号の部分を再生するときなどに、ミュート信号φがハイレベルになるように制御してもよい。このようにすれば、無信号部分の再生時に、出力信号に生じる雑音レベルの影響を抑制することができる。
また、本発明のアナログミュート回路は、ミュート信号に応じて、複数のローパスフィルタ回路の出力点を作動的に同電位に保持することができれば、上述した図１および図６〜８に示す回路構成には限定されない。
【００２３】
【発明の効果】
以上説明したように、本発明のアナログミュート回路によれば、ＳＮ特性を測定するときや、無信号の部分を再生するときなどに、ミュート信号φをハイレベルにすることで、入力した複数のＰＷＭ信号に含まれる雑音レベルを相殺することができ、雑音による影響が抑制された良好な信号を演算回路から出力することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係わるアナログミュート回路の回路図である。
【図２】図２は、図１に示すＰＷＭ信号Ｌ１（ｔ）の波形図である。
【図３】図３は、図１に示すＰＷＭ信号Ｌ２（ｔ）の波形図である。
【図４】図４は、図１に示すアナログミュート回路の各点に現れる信号の波形図である。
【図５】図５は、図１に示すアナログミュート回路の出力端子に現れる信号の波形図である。
【図６】図６は、本発明の第２実施形態に係わるアナログミュート回路の回路図である。
【図７】図７は、本発明の第３実施形態に係わるアナログミュート回路の回路図である。
【図８】図８は、本発明の第４実施形態に係わるアナログミュート回路の回路図である。
【図９】図９は、従来のローパスフィルタ回路の回路図である。
【符号の説明】
１，２，３，４，５，６…抵抗
７，８，９，１０…コンデンサ
１１…オペアンプ
１２，１３…インバータ
１４…トランスファゲート
【発明の属する技術分野】
本発明は、例えばオーディオ装置などに用いられるアナログミュート回路に関するものである。
【０００２】
【従来の技術】
例えば、オーディオ装置などは、入力した２つのＰＷＭ信号に対してフィルタリング処理および加減算処理を行うローパスフィルタ回路を内蔵している。
図９は、従来のローパスフィルタ回路の回路図である。
図９に示すように、従来のローパスフィルタ回路は、ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）を入力し、このＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）に対してフィルタリングを行った後に、オペアンプにてフィルタリングおよび加減算を行い、その加減算結果を出力する。
【０００３】
図９に示すローパスフィルタ回路では、ＰＷＭ信号Ｌ１（ｔ）が、抵抗１およびコンデンサ７で構成されるローパスフィルタによって高調波成分が除去された後に、抵抗２を介してオペアンプ１１の−端子に入力される。また、ＰＷＭ信号Ｌ２（ｔ）が、抵抗３およびコンデンサ８で構成されるローパスフィルタによって高調波成分が除去された後に、抵抗４を介してオペアンプ１１の＋端子の入力される。ここで、抵抗２，４，５，６、コンデンサ９，１０およびオペアンプ１１によって加減算回路が構成されている。オペアンプ１１の電源接続用ピンには、＋１５Ｖと−１５Ｖが印加してある。コンデンサ９，１０は、周波数に対して安定化し、発振を防止するために設けてある。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述した図９に示すローパスフィルタ回路では、ＰＷＭ信号Ｌ１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とが異なる位相および振幅の波形をした信号であることから、これらの信号に含まれる雑音成分の特性も異なる。その結果、オペアンプ１１にて加減算が行われたときに、雑音レベルが相殺されない状態で増幅され、雑音レベルの影響が出力信号に大きく現れ、所望の波形の信号を得ることができないという問題がある。特に、ＳＮ比を測定するときや、無信号の部分を再生するときなどに、出力信号に生じる雑音レベルの影響が大きくなる。
【０００５】
本発明は、上述した従来技術に鑑みてなされ、ＳＮ比を測定するときなどに、出力信号に生じる雑音レベルの影響を抑えることができるアナログミュート回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明のアナログミュート回路は、第１及び第２の入力信号に含まれる高周波成分をそれぞれ除去するための第１及び第２のローパスフィルタ回路と、上記第１及び第２のローパスフィルタ回路からの出力信号を入力し、所定の演算処理を行って出力信号を供給する演算回路と、制御信号に応じて、上記第１のローパスフィルタ回路の出力点と上記第２のローパスフィルタ回路の出力点とを作動的にほぼ同電位とする制御回路とを有する。
【０００７】
また、上記制御回路は、好ましくは、上記第１のローパスフィルタ回路の出力点と上記第２のローパスフィルタ回路の出力点とを接続するトランスファゲートである。更に、好ましくは、上記第１及び第２のローパスフィルタ回路にそれぞれ入力される上記第１及び第２の入力信号がＰＷＭ信号である。
【０００８】
本発明のアナログミュート回路では、例えば、ＳＮ比を測定するときなどに、制御信号（ミュート信号）によって制御回路を導通状態にする。これによって、第１及び第２のローパスフィルタ回路の出力点がほぼ同電位に保持される。このとき、それぞれローパスフィルタ回路の出力点に現れる信号の雑音レベルはほぼ同じになる。そのため、これらの信号を用いて演算回路にて演算処理を行うと、雑音レベルが相殺され、雑音による影響が少ない良好な演算結果が得られる。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態に係わるアナログミュート回路について説明する。
第１実施形態
図１は、本実施形態のアナログミュート回路３０の回路図である。
図１に示すように、アナログミュート回路３０は、図９に示すローパスフィルタ回路のＡ点とＢ点との間に、ミュート信号φに応じて導通／非導通状態となるトランスファゲート１４を挿入した構成となっている。
アナログミュート回路３０は、ＰＷＭ信号Ｌ１（ｔ）の高調波成分を除去する抵抗１およびコンデンサ７で構成されるローパスフィルタと、ＰＷＭ信号Ｌ２（ｔ）の高調波成分を除去する抵抗３およびコンデンサ８で構成されるローパスフィルタを有する。
ここで、ＰＷＭ信号Ｌ１（ｔ）は、図２に示すように、−１１〜＋１１の２３値で１ｋＨｚを表現するＰＷＭ信号である。また、ＰＷＭ信号Ｌ２（ｔ）は、図３に示すように、−１１〜＋１１の２３値で１ｋＨｚを表現するＰＷＭ信号である。尚、アナログミュート回路３０に入力されるＰＷＭ信号Ｌ１（ｔ）とＰＷＭ信号Ｌ２（ｔ）とは、通常、位相および振幅が異なっている。
【００１０】
抵抗１およびコンデンサ７で構成されるローパスフィルタの出力点であるＡ点は、抵抗２を介してオペアンプ１１の−端子に接続してある。
抵抗３およびコンデンサ８で構成されるローパスフィルタの出力点であるＢ点は、抵抗４を介してオペアンプ１１の＋端子に接続してある。
抵抗２，４，５，６、コンデンサ９，１０およびオペアンプ１１によって加減算回路が構成されている。オペアンプ１１は、電源接続用ピンに＋１５Ｖおよび−１５Ｖを印加する対称電源方式を採用している。コンデンサ９，１０は、周波数に対して安定化し、発振を防止するために設けてある。
【００１１】
また、Ａ点とＢ点とは、トランスファゲート１４を介して作動的に接続される。トランスファゲート１４は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを並列に接続し、これらのゲートにコントロール信号φ，φ￣をそれぞれ印加する構成になっている。具体的には、ミュート信号φがアナログミュート回路３０に印加され、このミュート信号φをインバータ１２によって反転したコントロール信号φ￣がトランスファゲート１４のＰＭＯＳトランジスタのゲートに印加される。また、インバータ１２からの出力されたコントロール信号φ￣は、インバータ１３で反転され、この反転したコントロール信号φがトランスファゲート１４のＮＭＯＳトランジスタのゲートに印加される。
【００１２】
トランスファゲート１４は、ミュート信号φがハイレベルのときに、導通状態となり、Ａ点とＢ点とを導通（ショート）させる。Ａ点とＢ点とが導通状態になると、Ａ点に現れるＰＷＭ信号の波形と、Ｂ点に現れるＰＷＭ信号の波形とが、同じになる。このミュート信号φは、例えばユーザによる設定操作に応じて、アナログミュート回路３０のＳＮ比を測定するときにハイレベルに設定される。
また、トランスファゲート１４は、ミュート信号φがローレベルのときに、非導通状態となり、Ａ点とＢ点とが非導通となる。
【００１３】
次に、図１に示すアナログミュート回路３０の動作について説明する。
先ず、ＳＮ特性を測定する時以外の動作について説明する。
ユーザによる設定操作に応じて、アナログミュート回路３０にローレベルのミュート信号φが入力され、トランスファゲート１４は非導通状態になる。
このとき、図１に示すＡ点およびＢ点には、それぞれ図４に示す波形４０ａ，４０ｂが現れる。トランスファゲート１４が非導通状態であることから、図４に示すように、波形４０ａと波形４０ｂとは、位相および振幅がずれている。
波形４０ａ，４０ｂの信号がそれぞれオペアンプ１１の−端子および＋端子に入力され、加減算が行われると、図１に示す出力端子ＯＵＴに現れる波形は、図４，図５に示す波形４１のように位相および振幅がランダムに変化した波形になる。そのため、ＳＮ特性は悪い。
【００１４】
次に、ＳＮ特性を測定する時の動作について説明する。
ＳＮ特性を測定するときには、ユーザによる設定操作に応じて、ハイレベルのミュート信号φが入力され、トランスファゲート１４は導通状態になる。
このとき、トランスファゲート１４が導通状態であることから、図１に示すＡ点およびＢ点はほぼ同電位になり、Ａ点およびＢ点には位相および振幅がほば等しい図４に示す波形４１ａ，４１ｂが現れる。
波形４１ａ，４１ｂの信号がオペアンプ１１の−端子および＋端子に入力され、加減算が行われると、図１に示す出力端子ＯＵＴに現れる出力信号の波形は、図４，図５に示す波形４２のように、波形４１に比べて振幅が約１／３ほどの規則正しい波形になる。また、この出力信号の波形４２は、波形４１に比べて、低周波のノイズが除去されている。そのため、良好なＳＮ特性が得られている。
【００１５】
以上説明したように、本実施形態に係わるアナログミュート回路によれば、ＳＮ特性を測定するときに、ミュート信号φをハイレベルにすることで、ＰＷＭ信号Ｌ１（ｔ），Ｌ２（ｔ）に含まれる雑音レベルを相殺することができ、雑音による影響が抑制された良好な信号を出力端子ＯＵＴから得ることができる。
【００１６】
第２実施形態
図６は、本実施形態のアナログミュート回路３１の回路図である。
図６において、図１と同じ符号を付した構成要素は、図１に示すものと同じである。
図６に示すように、アナログミュート回路３１は、オペアンプ１１の電源接続用ピンに＋５Ｖおよび０Ｖが印加されていること、０Ｖと＋５Ｖとを抵抗３２，３３で分圧した接続点Ｃに抵抗６およびコンデンサ１０の一端側が接続してあることを除いて、前述した図１に示すアナログミュート回路３０と同じである。
【００１７】
すなわち、アナログミュート回路３１は、片電源方式を採用しており、０〜＋５Ｖの範囲内で動作する。
アナログミュート回路３１の動作は、動作電圧を除いて、前述した第１実施形態のアナログミュート回路３０の動作と同じである。
アナログミュート回路３１によっても前述した第１実施形態のアナログミュート回路３０と同様の効果を得ることができる。
【００１８】
第３実施形態
図７は、本実施形態のアナログミュート回路３４の回路図である。
図７において、図１および図６と同じ符号を付した構成要素は、図１および図６に示すものと同じである。
図７に示すように、アナログミュート回路３４は、図６に示すアナログミュート回路３１のようにＡ点とＢ点とがトランスファゲート１４を介して接続されているのではなく、Ａ点およびＢ点がそれぞれトランスファゲート１４ａ，１４ｂを介してＣ点と接続されている。
【００１９】
アナログミュート回路３４は、片電源方式を採用しており、０〜＋５Ｖの範囲内で動作する。
アナログミュート回路３４では、ミュート信号φがハイレベルのときに、Ｃ点のＤＣレベルがＡ点およびＢ点に印加され、Ａ点とＢ点とがほぼ同電位になる。アナログミュート回路３４によっても前述したアナログミュート回路３０，３１と同様の効果を得ることができる。
【００２０】
第４実施形態
図８は、本実施形態のアナログミュート回路３５の回路図である。
図８において、図１および図７と同じ符号を付した構成要素は、図１および図７に示すものと同じである。
図８に示すように、アナログミュート回路３５は、基本的には、図７に示すアナログミュート回路３４と同じであるが、トランスファゲート１４ａ，１４ｂが、オペアンプ３６ａ，３６ｂを介して接続点Ｃに接続してある点が、アナログミュート回路３４と異なる。
ここで、オペアンプ３６ａ，３６ｂは、ボルテージフォロアを構成している。
【００２１】
アナログミュート回路３５は、片電源方式を採用しており、０〜＋５Ｖの範囲内で動作する。
アナログミュート回路３５の動作は、基本的に、前述した第３実施形態のアナログミュート回路３４の動作と同じである。
アナログミュート回路３５によっても、基本的には前述したアナログミュート回路３０，３４と同様の効果が得られるが、アナログミュート回路３５によれば、ボルテージフォロアとなるオペアンプ３６ａ，３６ｂを用いたことで、トランスファゲート１４ａ，１４ｂが導通状態のときの入力インピーダンスをアナログミュート回路３４に比べて小さくすることができる。
【００２２】
本発明は上述した実施形態には限定されない。例えば、上述した実施形態では、ＳＮ特性を測定するときにミュート信号φをハイレベルにする場合について例示したが、例えば、無信号の部分を再生するときなどに、ミュート信号φがハイレベルになるように制御してもよい。このようにすれば、無信号部分の再生時に、出力信号に生じる雑音レベルの影響を抑制することができる。
また、本発明のアナログミュート回路は、ミュート信号に応じて、複数のローパスフィルタ回路の出力点を作動的に同電位に保持することができれば、上述した図１および図６〜８に示す回路構成には限定されない。
【００２３】
【発明の効果】
以上説明したように、本発明のアナログミュート回路によれば、ＳＮ特性を測定するときや、無信号の部分を再生するときなどに、ミュート信号φをハイレベルにすることで、入力した複数のＰＷＭ信号に含まれる雑音レベルを相殺することができ、雑音による影響が抑制された良好な信号を演算回路から出力することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係わるアナログミュート回路の回路図である。
【図２】図２は、図１に示すＰＷＭ信号Ｌ１（ｔ）の波形図である。
【図３】図３は、図１に示すＰＷＭ信号Ｌ２（ｔ）の波形図である。
【図４】図４は、図１に示すアナログミュート回路の各点に現れる信号の波形図である。
【図５】図５は、図１に示すアナログミュート回路の出力端子に現れる信号の波形図である。
【図６】図６は、本発明の第２実施形態に係わるアナログミュート回路の回路図である。
【図７】図７は、本発明の第３実施形態に係わるアナログミュート回路の回路図である。
【図８】図８は、本発明の第４実施形態に係わるアナログミュート回路の回路図である。
【図９】図９は、従来のローパスフィルタ回路の回路図である。
【符号の説明】
１，２，３，４，５，６…抵抗
７，８，９，１０…コンデンサ
１１…オペアンプ
１２，１３…インバータ
１４…トランスファゲート
Claims (3)
- 第１及び第２の入力信号に含まれる高周波成分をそれぞれ除去するための第１及び第２のローパスフィルタ回路と、
上記第１及び第２のローパスフィルタ回路からの出力信号を入力し、所定の演算処理を行って出力信号を供給する演算回路と、
制御信号に応じて、上記第１のローパスフィルタ回路の出力点と上記第２のローパスフィルタ回路の出力点とを作動的にほぼ同電位とする制御回路と、
を有するアナログミュート回路。 - 上記制御回路は、上記第１のローパスフィルタ回路の出力点と上記第２のローパスフィルタ回路の出力点とを接続するトランファゲートである請求項１に記載のアナログミュート回路。
- 上記第１及び第２のローパスフィルタ回路にそれぞれ入力される上記第１及び第２の入力信号がＰＷＭ信号である請求項１又は２に記載のアナログミュート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14536696A JP3645359B2 (ja) | 1996-06-07 | 1996-06-07 | アナログミュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14536696A JP3645359B2 (ja) | 1996-06-07 | 1996-06-07 | アナログミュート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326643A JPH09326643A (ja) | 1997-12-16 |
| JP3645359B2 true JP3645359B2 (ja) | 2005-05-11 |
Family
ID=15383558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14536696A Expired - Fee Related JP3645359B2 (ja) | 1996-06-07 | 1996-06-07 | アナログミュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645359B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102024116149A1 (de) * | 2024-06-10 | 2025-12-11 | Cariad Se | PWM-gesteuerte Stromquelle mit definiertem Nullpunkt |
-
1996
- 1996-06-07 JP JP14536696A patent/JP3645359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09326643A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3902740B2 (ja) | 直接変換受信器およびその中で利用されるように適合されたフィルター | |
| KR940704082A (ko) | 스위칭 증폭기 | |
| JP5789180B2 (ja) | 全差動型帰還増幅回路および電気機器 | |
| JP3645359B2 (ja) | アナログミュート回路 | |
| JPH0794963A (ja) | パルス幅変調増幅器 | |
| TWI710214B (zh) | 具有高通濾波器的電路 | |
| JPH04111510A (ja) | 増幅回路 | |
| EP0730344A1 (en) | Single pole negative feedback for class-D amplifier | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JPS5926673Y2 (ja) | ノイズ除去回路 | |
| JP2004179900A (ja) | コモンモードノイズ除去回路 | |
| JPH01246912A (ja) | ローパスフィルタ | |
| JP2001111358A (ja) | アナログ演算増幅回路 | |
| JPH039391Y2 (ja) | ||
| JP3784383B2 (ja) | 信号出力装置及びステレオ装置 | |
| CN109716647B (zh) | 包括补偿电路的放大装置 | |
| JP3071700U (ja) | オーディオ信号出力回路 | |
| JP2536653B2 (ja) | 絶縁増幅器のコモンモ―ドノイズ防止回路 | |
| KR930002029Y1 (ko) | Vdp의 음성노이즈 제거회로 | |
| JP2543039B2 (ja) | サンプルホ−ルド回路 | |
| JP3876145B2 (ja) | 減算回路 | |
| JP2512037B2 (ja) | 出力信号切換装置 | |
| CN120200564A (zh) | 放大器电路 | |
| JPH0273712A (ja) | Ｅｆｍ信号用波形整形回路 | |
| JPH0998067A (ja) | ９０度移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |