JPS5926673Y2 - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPS5926673Y2 JPS5926673Y2 JP17258378U JP17258378U JPS5926673Y2 JP S5926673 Y2 JPS5926673 Y2 JP S5926673Y2 JP 17258378 U JP17258378 U JP 17258378U JP 17258378 U JP17258378 U JP 17258378U JP S5926673 Y2 JPS5926673 Y2 JP S5926673Y2
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- input terminal
- output
- output terminal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は、Ｄ／Ａ（テ゛ジタル→アナログ）変換器に接
続されるノイズ除去回路に関する。
続されるノイズ除去回路に関する。
従来のノイズ除去回路は、第１図に示すように、入力端
子１にコード信号が並列に供給されるＤ／Ａ変換器２の
出力端子にアナログスイッチ３の一方の入力端４ａを接
続し、その他方の入力端４ｂを接地し、その出力端４Ｃ
をバッファアンプ５に接続し、更にバッファアンプ５に
対してローパスフィルタ６を接続する構成とされており
、出力端子７にアナログ出力が取り出される。
子１にコード信号が並列に供給されるＤ／Ａ変換器２の
出力端子にアナログスイッチ３の一方の入力端４ａを接
続し、その他方の入力端４ｂを接地し、その出力端４Ｃ
をバッファアンプ５に接続し、更にバッファアンプ５に
対してローパスフィルタ６を接続する構成とされており
、出力端子７にアナログ出力が取り出される。
Ｄ／Ａ変換器２を構成する各スイッチの切替時間に差が
あるために、入力コードが’（０１１・・・・・・１１
）から（１００・・・・・・００）に変化する際に第２
図Ａに示すように過渡的なスパイク状のノイズ（グリッ
チ）が発生する。
あるために、入力コードが’（０１１・・・・・・１１
）から（１００・・・・・・００）に変化する際に第２
図Ａに示すように過渡的なスパイク状のノイズ（グリッ
チ）が発生する。
このノイズは、ローパスフィルタ６によって除去するこ
とが不可能であり、アナログスイッチ３及びバッファア
ンプ５からなるノイズ除去回路（デグリッチ回路と呼ば
れる）が設けられている。
とが不可能であり、アナログスイッチ３及びバッファア
ンプ５からなるノイズ除去回路（デグリッチ回路と呼ば
れる）が設けられている。
つまりアナログスイッチ３は、入力コードの供給されて
いる期間Ｔ１のうちの中央部Ｔ２においてのみ、その入
力端４ａと出力端４Ｃとが接続されるオン状態となり、
これによってバッファアンプ５の出力には、第２図Ｂに
示すようにノイズを含まないパルス振幅変調波状の出力
が取り出される。
いる期間Ｔ１のうちの中央部Ｔ２においてのみ、その入
力端４ａと出力端４Ｃとが接続されるオン状態となり、
これによってバッファアンプ５の出力には、第２図Ｂに
示すようにノイズを含まないパルス振幅変調波状の出力
が取り出される。
かかる従来のノイズ除去回路は、アナログスイッチ３の
オン状態でその入力端４ａ及び出力端４Ｃ間に印加され
るオン電圧のレベルは、Ｄ／Ａ変換器２の出力に他なら
ないので、入力端子１に与えられるコード信号に応じて
このオン電圧のレベルは種々の値に変化する。
オン状態でその入力端４ａ及び出力端４Ｃ間に印加され
るオン電圧のレベルは、Ｄ／Ａ変換器２の出力に他なら
ないので、入力端子１に与えられるコード信号に応じて
このオン電圧のレベルは種々の値に変化する。
アナログスイッチ３として用いられるＣ−ＭＯＳ等にお
いては、オン電圧によってオン抵抗等のスイッチング特
性が変動する。
いては、オン電圧によってオン抵抗等のスイッチング特
性が変動する。
この変動のために出力波形がひずみ、またアナログスイ
ッチ３のオン、オフによる信号のスリューレイトが極め
て高いためにバッファアンプ５が歪むことによっても出
力波形がひずむ。
ッチ３のオン、オフによる信号のスリューレイトが極め
て高いためにバッファアンプ５が歪むことによっても出
力波形がひずむ。
本考案は、かかる従来のノイズ除去回路の欠点を除去す
るようにしたものである。
るようにしたものである。
以下、本考案の一実施例について第３図を参照して説明
する。
する。
本例では、Ｄ／Ａ変換器２の出力端子とアナログスイッ
チ３の入力端４ｄとを抵抗器８を介して接続し、そのオ
フ時に接続される一方の出力端４ｅを接地し、そのオン
時に接続される他方の出力端４ｆを演算増幅器９の反転
入力端子と接続する。
チ３の入力端４ｄとを抵抗器８を介して接続し、そのオ
フ時に接続される一方の出力端４ｅを接地し、そのオン
時に接続される他方の出力端４ｆを演算増幅器９の反転
入力端子と接続する。
演算増幅器９の非反転入力端子を接地し、その出力端子
と反転入力端子との間に帰還抵抗１０とコンデンサ１１
との並列回路を挿入する。
と反転入力端子との間に帰還抵抗１０とコンデンサ１１
との並列回路を挿入する。
演算増幅器９に対してローパスフィルタ６が接続され、
出力端子７にアナログ出力が得られる。
出力端子７にアナログ出力が得られる。
上述の本考案の一実施例において、Ｄ／Ａ変換器２の出
力端子から抵抗器８、アナログスイッチ３（オン状態で
入力端４ｄ及び出力端４ｆが接続されている）及び演算
増幅器９を見た入力インピーダンスは、演算増幅器９の
電圧利得が充分に大きければ、抵抗器８の値に略々等し
くなる。
力端子から抵抗器８、アナログスイッチ３（オン状態で
入力端４ｄ及び出力端４ｆが接続されている）及び演算
増幅器９を見た入力インピーダンスは、演算増幅器９の
電圧利得が充分に大きければ、抵抗器８の値に略々等し
くなる。
つまり、Ｄ／Ａ変換器２から出力電流を流したときに、
その電圧降下は、殆ど抵抗器８の両端でなされ、（アナ
ログスイッチ３の入力端４ｄ→その出力端４ｆ→接地）
の経路を電流が流れることによる電圧降下は非常に小さ
くなり、演算増幅器９の反転入力端は、実用上、接地点
と同電位である。
その電圧降下は、殆ど抵抗器８の両端でなされ、（アナ
ログスイッチ３の入力端４ｄ→その出力端４ｆ→接地）
の経路を電流が流れることによる電圧降下は非常に小さ
くなり、演算増幅器９の反転入力端は、実用上、接地点
と同電位である。
従ってＤ／Ａ変換器２の出力電圧が入力コードによって
変化するときでも、アナログスイッチ３の入力端４ｄと
出力端４ｆとの間に印加されるオン電圧が殆ど変化しな
い。
変化するときでも、アナログスイッチ３の入力端４ｄと
出力端４ｆとの間に印加されるオン電圧が殆ど変化しな
い。
このように本考案に依れば、アナログスイッチ３のオン
電圧が入力コードによらず略々一定であるので、アナロ
グスイッチ３のオン抵抗等が変動することを防止でき、
出力波形がひずむことを防止することができる。
電圧が入力コードによらず略々一定であるので、アナロ
グスイッチ３のオン抵抗等が変動することを防止でき、
出力波形がひずむことを防止することができる。
また、演算増幅器９の帰還路にコンデンサ１１を挿入す
ることにより、高い周波数領域での演算増幅器９のゲイ
ンを下げ、バッファアンプ５に対する人力のスリューレ
イトを下げているので、バッファアンプ５のトランジェ
ント歪を防止することができる。
ることにより、高い周波数領域での演算増幅器９のゲイ
ンを下げ、バッファアンプ５に対する人力のスリューレ
イトを下げているので、バッファアンプ５のトランジェ
ント歪を防止することができる。
このようにして本考案に依れば、頗る低歪のノイズ除去
回路を実現することができる。
回路を実現することができる。
本考案の一実施例における回路素子の値の一例を下記に
示す。
示す。
抵抗器８；ＩＯＫΩ抵抗器１０：１０にΩ コンデンサ
１１ ： １０００ｐＦ なお、抵抗器８は、アナログスイッチ３のショート防止
のために設けられており、Ｄ／Ａ変換器２の信号源イン
ピーダンスが成る程度大きければ、特に設ける必要はな
い。
１１ ： １０００ｐＦ なお、抵抗器８は、アナログスイッチ３のショート防止
のために設けられており、Ｄ／Ａ変換器２の信号源イン
ピーダンスが成る程度大きければ、特に設ける必要はな
い。
第１図は従来のノイズ除去回路の構成を示すブロック図
、第２図はその説明に用いる波形図、第３図は本考案の
一実施例の構成を示すブロック図である。 ２はＤ／Ａ変換器、３はアナログスイッチ、７はアナロ
グ出力の取り出される出力端子、９は演算増幅器である
。
、第２図はその説明に用いる波形図、第３図は本考案の
一実施例の構成を示すブロック図である。 ２はＤ／Ａ変換器、３はアナログスイッチ、７はアナロ
グ出力の取り出される出力端子、９は演算増幅器である
。
Claims (1)
- アナログスイッチの入力端子にＤ／Ａ変換器の出力端子
を接続し、上記アナログスイッチの一方の出力端子を接
地すると共に、その他方の出力端子を演算増幅器の反転
入力端子に接続し、この演算増幅器の非反転入力端子を
接地し、上記演算増幅器の出力端子と上記反転入力端子
との間にコンデンサを挿入し、上記アナログスイッチの
上記入力端子は、上記Ｄ／Ａ変換器に入力コードが供給
されている期間よりも短い期間だけ上記他方の入力端子
と導通するように制御され、上記演算増幅器の出力端子
から上記Ｄ／Ａ変換器の出力を得るようにしたノイズ除
去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17258378U JPS5926673Y2 (ja) | 1978-12-14 | 1978-12-14 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17258378U JPS5926673Y2 (ja) | 1978-12-14 | 1978-12-14 | ノイズ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5588542U JPS5588542U (ja) | 1980-06-18 |
| JPS5926673Y2 true JPS5926673Y2 (ja) | 1984-08-02 |
Family
ID=29177507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17258378U Expired JPS5926673Y2 (ja) | 1978-12-14 | 1978-12-14 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926673Y2 (ja) |
-
1978
- 1978-12-14 JP JP17258378U patent/JPS5926673Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5588542U (ja) | 1980-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320090B2 (ja) | ||
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| EP0135081A2 (en) | Noise reduction by linear interpolation using a dual function amplifier circuit | |
| EP0686323B1 (en) | One-bit analog-to-digital converters and digital-to-analog converters using an adaptive filter having two regimes of operation | |
| JPS5926673Y2 (ja) | ノイズ除去回路 | |
| KR950008135B1 (ko) | 신호발생장치 | |
| JPS5943852B2 (ja) | 信号ホ−ルド回路 | |
| US5343197A (en) | Digital-to-analog converter | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| US4547742A (en) | Amplifier circuit with surge suppression | |
| JPS5830787B2 (ja) | 信号処理回路 | |
| JP2543039B2 (ja) | サンプルホ−ルド回路 | |
| JP2967433B2 (ja) | スイッチ回路 | |
| JPS6151444B2 (ja) | ||
| JPH0522971Y2 (ja) | ||
| JPH07106927A (ja) | デューティ補正回路 | |
| JPH0453065Y2 (ja) | ||
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| KR100492984B1 (ko) | 영상 신호의 고주파 증강 제어장치 | |
| JPS5814095B2 (ja) | 波形整形回路 | |
| JPS6154289B2 (ja) | ||
| JPS60182817A (ja) | Ｉ↑２ｌ回路 | |
| JPH0265511A (ja) | エミッタ接地増幅器 |