JPS5943852B2 - 信号ホ−ルド回路 - Google Patents

Description

【発明の詳細な説明】 本発明は制御信号印加期間中、入力信号に関係なく制御
信号印加直前の信号レベルをホールドするようにした信
号ホールド回路に関する。

例えば車載受信機等において、発動機の点火雑音、整流
子モータの雑音などで代表されるパルス性雑音によつて
搬送波が変調され、これが複調出力信号に混入すると非
常に耳障りであつた。

そのため、パルス性雑音を除去する回路を復調器に後置
するようになつた。第１図は従来前記目的で用いられて
いた回路の例を示す図で、第２図は第１図に示した回路
の動作説明図である。これらの図：において、１、２は
トランジスタ、３はバイアス電源、４、５、６は抵抗、
Ｔはホールドコンデンサ、８は入力端子、９は制御パル
ス端子、１０は出力端子、１１は電源端子、１２は信号
、１３、１４は信号に重畳したパルス性雑音、１５、１
６は制御パルス、ＩＴ、１９は出力波形、１８は抵抗、
２５は直流阻止コンデンサである。トランジスタ２、エ
ミッタ抵抗６、バイアス抵抗４、バイアス電源３はエミ
ッタフォロア回路を構成し、Ｔは信号ホールド用のホー
ルドコンデンサである。トランジスタ２のベースに、第
２図ａに示すパルス性雑音１３、１４が重畳した信号１
２が入力されるものとする。このときトランジスタ１が
遮断状態にあれば、トランジスタ２はエミッタフォロア
として動作する。トランジスタ２のエミッタから見た出
力抵抗にとホールドコンデンサＴの容量値Ｃとで定まる
時定数Ｃｒが十分小さく、入力信号周波数および入力パ
ルス性雑音の高周波周波数に対しても十分応答できるも
のであれば、出力端子１０には第２図ａに示す信号と相
似の波形の信号が出力される。ここでパルス性雑音１３
、１４を除去するため、たとえば受信機の高周波増幅部
の重畳パルスが極めて大きい個所から信号をＡＭ復調し
て取出し、それに時間的処理を施して、第２図ａのパル
ス性雑音１３、１４に時間的に対応する第２図をに示す
制御パルス１５、１６を得る。これらの制御パルス１５
、１６を端子９に印加すれば、パルス性雑音１３、１４
の発生期間のみトランジスタ１が導通し、トランジスタ
２を遮断する。トランジスタ２が遮断状態の期間は、ホ
ールドコンデンサ７の放電時定数は、エミツタ抵抗６の
抵抗値Ｒとコンデンサ７の容量値Ｃとで定まる極めて大
きな値ＣＲになるので、前記期間中パルス性雑音発生直
前の信号レベルがほぼそのままホールドされる。すなわ
ち出力端子１０には第２図ｃに示す１７のような波形が
出力される。しかし第１図に示した回路が前記のように
工合よく動作するためには、トランジスタ２がエミツタ
フオロアとして動作している時の時定数Ｃｒが十分小さ
くすべての入力信号周波数に追随してホールドコンデン
サ７が充放電可能で、しかも制御パルスが端子９に印加
されてトランジスタ２が遮断状態の時の時定数ＣＲは十
分大きく、パルス性雑音の重畳幅すなわち制御パルス１
５，１６が印加されている期間、前記のように出力信号
が制御パルス印加直前の値をほぼそのままホールドでき
なければならない。それにはトランジスタ２の出力抵抗
値ｒを小さく、エミツタ抵抗値Ｒを大きくすればよいが
、周知のようにトランジスタの出力抵抗はエミツタ電流
に逆比例し、エミツタ電流により一義的に定まる。第１
図に示した回路において、ベースバイアス電源３の電圧
を一定にすれば、エミツタ電流はエミツタ抵抗６の抵抗
値で定まり、出力抵抗値ｒとエミツタ抵抗値Ｒとの比ｒ
／Ｒは一定である。したがつてトランジスタ２の出力抵
抗値ｒを小さくするにはベースバイアス電源３の電圧を
大きくしなければならない。トランジスタ２をトランジ
スタとして動作させるためには、ベースに入力する信号
のレベルは常に必ずコレクタ電圧すなわち電源端子１１
の電圧よりも低くなければならず、バイアス電源３の電
圧にはこの面から制限がある。このためトランジスタ２
の動作時と遮断時のそれぞれに対する時定数Ｃｒ，ＣＲ
の値の差を所望通りにすることは必ずしも可能ではない
。結局入力信号の周波数が高い時、その信号を歪ませな
いで出力させるためには時定数Ｃｒを十分小さくしなけ
ればならず、それに伴つて時定数ＣＲの大きさも制限さ
れ信号の不一ルド可能期間も必然的に短くなり、長いパ
ルス性雑音の除去は不可能となる。逆に時定数ＣＲを十
分大きくしてホールド可能期間を長くすれば、時定数Ｃ
ｒも大きくなることは免れず、ホールドコンデンサ７が
早い周期の信号に追随して充放電できなくなり、歪成分
が生じ、出力の周波数特性が劣化する。さらに第１図に
示す回路では、制御パルス１５，１６が入力されトラン
ジスタ１が導通状態となればトランジスタ２のベース電
位は小さくなるが、その値がトランジスタ２のベース・
エミツタ間のしきい値電圧ＶＢＥ以上の場合には一応エ
ミツタフオロアとして動作し、出力端子１０には第２図
ｄに示す１９のような波形が出力され、ホールドコンデ
ンサ７の値によつては逆にパルスが増幅されたことにな
る。第２図中のＥ。はエミツタフオロアの動作電圧であ
る。本発明はホールドコンデンサの容量値を大きく、か
つホールドコンデンサの充放電時定数を任意に設定する
ことができ、高い周波数の入力信号も歪まずに出力可能
でしかも信号値を良好にホールドできる信号ホールド回
路を提供することを目的とする。

上記の目的を達成するために本発明においては、信号の
入力されるトランジスタのエミツタ又はソースに、従来
エミツタフオロア又はソースフオロアで一般に用いられ
てきた接地抵抗の代りに、トランジスタを含み大幅に値
を変化できる可変抵抗側路とホールドコンデンサとを並
列に結合した接地回路を接続し、制御信号、（例えば前
記重畳雑音パルスが極めて大きい個所から抽出、処理し
て得た制御パルス）の印加によつて、対象信号に雑音が
重畳したものが入力されるフオロアトランジスタのベー
ス又はゲートを、従来同様接地もしくは低電位とすると
共に、前記エミツタ又はソースの接地回路の（ホールド
コンデンサに並列の）可変抵抗側路が遮断もしくは高抵
抗状態となるようにした。

第３図は本発明の一実施例を示し、ホールドコンデンサ
７と並列に抵抗２４とトランジスタ２３を直列に接続し
た可変抵抗値の接地側路が設けられ、更にこのトランジ
スタ２３のベースには、バイアス電源２０とバイアス抵
抗２１よりなるバイアス電圧供給回路と、トランジスタ
２２よりなる接地回路とが、並列に接続されている。

トランジスタ２３は、そのエミツタを接地する抵抗２４
、バイアス電源２０およびバイアス抵抗２１により量が
定まる電流を通す定電流源として作動し、制御パルス端
子に前記制御パルスが印加されていないときには、エミ
ツタフオロアトランジスタ２のエミツタから定電流を吸
込み、入力端子８から入力された信号に応じて、トラン
ジスタ２のベース電位が変化しても上記定電流量は変ら
ない。すなわちトランジスタ２３のコレクタとエミツタ
の間の実効的抵抗値は、コレクタ電位が変化しても定電
流が流れるように変化する。しかし本発明の目的からは
、制御パルスが印加されていない期間、比較的小さい（
例えば一定の）抵抗値を保持し、制御パルス印加によつ
て高抵抗値となるホールドコンデンサの可変抵抗側路が
得られさえすれば、その構成部品は何でも差支なく、信
号即応性などの見地からコストパフオーマンスに優れた
トランジスタを採用したのであり、特に積極的に定電流
であることを利用してはいない。トランジスタ２２はパ
ルス性雑音発生期間中端子９への制御パルスの印加によ
つて定電流源トランジスタ２３を遮断する作用をする。
一般にトランジスタ２、定電流源トランジスタ２３で構
成するエミツタフオロア回路は、信号の正の半周期で充
電されたホールドコンデンサ７の電荷を、信号の負の半
周期より短い時間で放電させるのに適した定電流量にえ
らんでおけば、出力端子１０には入力端子８に入力する
信号に比例した信号を得ることができる。このように構
成した本実施例回路においては、入力端子８に第２図ａ
に示すようなパルス性雑音１３，１４の重畳した信号１
２を入力させ、該雑音１３，１４に同期して第２図ｂに
示す制御パルス１５，１６を端子９に印加すれば、パル
ス性雑音発生期間のみトランジスタ１，２２が導通し、
それによつてエミツタフオロアトランジスタ２、定電流
源トランジスタ２３が遮断される。したがつてホールド
コンデンサ７の放電時定数は非常に大きくなり、雑音の
パルス幅が広くてもその間信号は良くホールドさ礼第２
図ｃに示すような信号が出力端子１０に出力される。一
方入力信号の周波数が高くても、前述のように定電流量
を大きくとり、トランジスタ２の出力抵抗値ｒを十分小
さくしておけば、ホールドコンデンサ７は入力信号に追
随して充放電することができるので歪のない出力信号が
得られる。、前記説明ではトランジスタ２，２３が完全
に遮蘭したものとしたが、パルス性雑音除去効果を十分
有する範囲ならばホールドコンデンサの多少の放電は問
題ないので、定電流源トランジスタ２３が完全な遮断状
態にまでならなくても差支えない。またトランジスタ２
のベース電位はホールドコンデンサ７の充電電圧以下に
なればよく、トランジスタ１が完全導通状態となりトラ
ンジスタ２のベースが完全に接地状態とならなくてもよ
い。さらにトランジスタ１，２２，２３を差動増幅器で
置換し、それぞれの差動対トランジスタの差動対人力に
制御パルスを印加し、差動対トランジスタのそれぞれを
トランジスタ２のベース，エミツタに接続してもよい。
すなわち第４図に示すように、トランジスタ１，２２を
差動対上ランジスタとし、定電流源トランジスタ２３、
抵抗２４，２１．バイアス電源２０等で差動増幅器を構
成し、一方のトランジスタ２２にバイアス電流２６、抵
抗２７を介してベースバイアス電圧を与え、そのコレク
タをエミツタフオロアトランジスタ２のエミツタに接続
し、他方のトランジスタ１のベースに端子９を介して制
御信号を印加する。かかる構成とすれば、制御信号がな
いとき、すなわち零Ｖのときは、トランジスタ１は遮断
、トランジスタ２２は導通状態となり、定電流源トラン
ジスタ２３はトランジスタ２２を介してトランジスタ２
のエミツタから定電流を吸込むので、端子８の入力信号
に相似の波形の信号が出力端子１０に出力される。端子
９に、バイアス電源２６の電圧より高い電圧の制御信号
が印加されると、トランジスタ１は導通、トランジスタ
２２は遮断するので、トランジスタ２は完全遮断の状態
となり、ホールドコンデンサ７には、端子９に制御信号
が印加される直前に、入力端子８に入力した信号がホー
ルドされることになる。この実施例でも、前述したよう
に、差動対トランジスタ１，２２がそれぞれ完全導通、
遮断の状態になくても、差動的に両者の電流が変化すれ
ば効果が得られることは明らかである。ここで定電流ト
ランジスタ２３、抵抗２４，２１、バイアス電源２０か
らなる定電流源回路の代りに、抵抗を用い、差動対トラ
ンジスタ１，２２のエミツタ接続点を抵抗接地した構成
にしても同様の効果が得られる。第３図に示した実施例
においては、制御パルスが端子９に印加された時に、ト
ランジスタ１，２，２２，２３の．（規格で許容された
範囲内で変動する）特性の組合せによつては、トランジ
スタ２が遮断状態となつてから極めて僅かな期間ではあ
つてもトランジスタ２３が導通していて、その期間内に
ホールドコンデンサ７の充電電位が比較的速やかに低下
するという事態が生ずる恐れがあるが、第４図に示した
回路では制御パルスの印加時にトランジスタ１が導通す
ることによつてトランジスタ２と２２が同時に遮断状態
となり、前記の如き恐れはない。これまで車載受信機の
パルス性雑音を除去する回路を例にして説明して来たが
、かかる本発明による回路が、パルス性雑音を除去する
目的以外に、一般に、制御信号印加期間中、入力信号に
かかわらず制御信号印加直前の信号出力をホールドする
信号ホールド（サンプリングホールド）回路として利用
できることは明らかである。以上説明したように本発明
によれば、エミツタフオロアまたはソースフオロアとし
て通常に動作している時のホールドコンデンサの放電時
定数は入力信号が歪まない様に十分小さく、また制御パ
ルスが印加された時のホールドコンデンサの放電時定数
は、通常動作時の時定数に拘束されないで、信号値を良
好にホールドできるように十分大きくすることができる
。

【図面の簡単な説明】

第１図は従来の信号ホールド回路を示す図、第２図は第
１図に示した回路の動作説明図、第３図は本発明の一実
施例図、第４図は本発明の他の実施例図である。 １，２・・・・・・トランジスタ、３・・・・・・バイ
アス電源、６・・・・・・抵抗、７・・・・・・ホール
ドコンデンサ、８・・・・・・入力端子、９・・・・・
・制御パルス端子、１０・・・・・・出力端子、１２・
・・・・・信号、１３，１４・・・・・・パルス性雑音
、１５，１６・・・・・・制御パルス、１７，１９・・
・・・・出力波形、２０・・・・・・バイアス電源、２
２，２３・・・・・・トランジスタ、２４・・・・・・
エミツタ抵抗、２６・・・・・・バイアス電源。

Claims (1)

1. 【特許請求の範囲】 １ エミッタフォロア又はソースフォロアのトランジス
   タの、出力信号を取出すエミッタ又はソースに、容量素
   子、及びトランジスタを含み大幅に値を変化できる可変
   抵抗側路を並列に結合した接地回路を接続し、かつ、入
   力信号を印加するベース又はゲートに、トランジスタを
   含む接地回路を接続し、任意の制御信号の印加によつて
   、前記ベース又はゲートが接地もしくは低電位となり、
   同時に前記エミッタ又はソースの接地回路の可変抵抗側
   路がしや断もしくは高抵抗状態となるようにしたことを
   特徴とする信号ホールド回路。 ２ 差動増幅器の差動対トランジスタの、一方を上記エ
   ミッタ又はソースの接地回路の可変抵抗側路に用い、他
   方を上記ベース又はゲートの接地回路に用いた、特許請
   求の範囲第１項記載の信号ホールド回路。