JPS626729Y2 - - Google Patents

Info

Publication number
JPS626729Y2
JPS626729Y2 JP10379078U JP10379078U JPS626729Y2 JP S626729 Y2 JPS626729 Y2 JP S626729Y2 JP 10379078 U JP10379078 U JP 10379078U JP 10379078 U JP10379078 U JP 10379078U JP S626729 Y2 JPS626729 Y2 JP S626729Y2
Authority
JP
Japan
Prior art keywords
amplifier
current
bias current
variable
variable conductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10379078U
Other languages
English (en)
Other versions
JPS5521644U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10379078U priority Critical patent/JPS626729Y2/ja
Publication of JPS5521644U publication Critical patent/JPS5521644U/ja
Application granted granted Critical
Publication of JPS626729Y2 publication Critical patent/JPS626729Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は積分型低域ろ波器に関し、特に可変
コンダクタンス型の2個の増幅器のバイアス電流
を同時に可変して遮断周波数を可変するような積
分型低域ろ波器に関する。
第1図はこの考案の背景となる積分型低域ろ波
器のブロツク図である。図において、信号源1か
らたとえば電子楽器などの鍵盤のキースイツチ
(図示せず)を介して楽音信号が抽出される。こ
の楽音信号は抵抗21を介して電流出力型可変コ
ンダクタンス増幅器3の一方入力端に与えられ
る。増幅器3の他方入力端は接地される。増幅器
3の出力信号はコンデンサ4を介して接地される
とともに、電圧出力型可変コンダクタンス増幅器
5の一方入力端に与えられる。また、増幅器3に
は、可変バイアス電源6からバイアス電流がバイ
アス電流源31を介して与えられる。増幅器5の
出力信号は、増幅器5の他方入力端に与えられる
とともに、抵抗23と抵抗22によつて分圧され
て増幅器3の一方入力端に与えられる。このよう
にして構成される積分型低域ろ波器において、増
幅器3はバイアス電流源6の制御電圧を可変にす
ることにより等価的に可変抵抗と同様の動作をな
し、コンデンサ4とともに積分回路を構成する。
そして、増幅器3の相互コンダクタンスとコンデ
ンサ4と抵抗22,23との関係によつて楽音信
号の高域の遮断周波数が定まる。また、増幅器5
は入力インピーダンスがハイインピーダンスのバ
ツフア増幅器として用いられる。
このような増幅器3,5を集積回路化して積分
型低域ろ波器を小型化する場合、次のような問題
点を生じる。すなわち、増幅器5に含まれる初段
の差動増幅器のバイアス電流と増幅器3の出力電
流とが加算されるため、該増幅器3の出力電流が
小さいときに増幅器5の出力に大きなオフセツト
電圧を生じる。このオフセツト電圧の発生を最小
限に止めるには、差動増幅器の入力バイアス電流
を小さくして入力インピーダンスを大きくしなけ
ればならない。ところが、該バイアス電流を小さ
く設計すると、増幅器5のスルーレートが低下し
て高域周波数に応答しなくなり、低域ろ波器の高
域特性を劣化させる。このように、従来のバイポ
ーラ型トランジスタを用いて増幅器3,5を形成
する場合、増幅器5の入力インピーダンスをハイ
インピーダンスとなし、かつスルーレートを良好
にすることはできなかつた。そのため、入力回路
の差動増幅器に電界効果型トランジスタ
(FET)を用いる必要があつた。しかしながら、
FETを用いると、集積回路化する工程が難かし
くなり、したがつてコスト高のために積分型低域
ろ波器の集積回路化の障害となつていた。
それゆえに、この考案の主たる目的は、入力イ
ンピーダンスを大きくしてオフセツト電圧を最小
限にすることができるとともに、バイアス電流を
大きくしてハイスルーレートな特性を有するよう
になし得る安価な積分型低域ろ波器を提供するこ
とである。
この考案は要約すれば、楽音信号が第1の増幅
器の入力端に与えられ、第1の増幅器出力信号が
第2の増幅器の入力端に与えられ、第2の増幅器
の入力端に関連的にコンデンサが設けられ、第2
の増幅器の出力端と第1の増幅器の入力端とに抵
抗器が接続されるような積分型低域ろ波器におい
て、バイアス電流源を制御するバイアス電圧に基
づいて、第1の増幅器と第2の増幅器とに供給す
るバイアス電流を同時に可変して遮断周波数を可
変するようにしたものである。
この考案の上述の目的およびその他の目的と特
徴は、以下に図面を参照して行なう詳細な説明か
ら一層明らかとなろう。
第2図は、この考案の一実施例のブロツク図で
あり、第3図は第2図のより具体的なブロツク図
である。
以下に、第2図および第3図を参照してこの考
案の一実施例を具体的に説明する。構成におい
て、第2図に示すブロツク図は以下の点を除いて
第1図と同じである。すなわち、増幅器3,5に
それぞれバイアス電流源31,51からバイアス
電流を供給して、増幅器3,5の内部のコンダク
タンスを可変できるようにしたものである。バイ
アス電流源31,51はバイアス電源6から増幅
器3に制御電圧として入力されるバイアス電圧に
基づいてバイアス電流を可変させることができ
る。第3図を参照してより具体的に説明すると、
バツフア増幅器として動作する増幅器5の入力側
には、トランジスタ521,522によつて差動
増幅器52が構成される。これらのトランジスタ
521,522のエミツタには、バイアス電流源
としての可変電流源51′が接続される。そし
て、この可変電流源51′にはバイアス電流源6
からバイアス電流が与えられる。
動作において、増幅器3はバイアス電流源31
からのバイアス電流によつて出力電流を変化させ
るとともに、信号源1からの楽音信号電圧を電流
出力として導出し、コンデンサ4を充電して増幅
器5に与える。そのため、増幅器3の等価的な抵
抗値とコンデンサ4とによつて定まる時定数に基
づいて楽音信号の高域成分が減衰する。
このとき、増幅器5のスルーレートはトランジ
スタ521,522のコンダクタンスによつて左
右され、そのコンダクタンスは差動増幅器52の
エミツタに流れる電流I2によつて左右される。ま
た、入力バイアス電流I1はトランジスタ521の
電流増幅率と電流I2とによつて左右される。すな
わち、遮断周波数を低く設定したときには、増幅
器3からの出力電流がトランジスタ521に与え
られる入力バイアス電流I1を無視することができ
ない程度小さくなつて、増幅器5の出力にオフセ
ツト電圧を生じる。しかしながら、遮断周波数を
低く設定することに応じて、可変電流源51′か
らのバイアス電流も小さくすれば、差動増幅器5
2のエミツタに流れる電流I2が小さくなる。電流
I2が小さくなると、トランジスタ521のベース
に流れる入力バイアス電流I1も小さくなる。した
がつて、増幅器5の入力インピーダンスが高くな
り、オフセツト電圧を小さくするように作用す
る。逆に、遮断周波数を高く設定するときは可変
電流源51′からのバイアス電流を大きくすれ
ば、差動増幅器52のエミツタに流れる電流I2
きくなり、トランジスタ521のベースに流れる
入力バイアス電流I1も大きくなる。したがつて、
増幅器5のスルーレートが向上し、高域周波数に
対する応答速度を速くすることができる。このよ
うに、遮断周波数によつてバイアス電流を可変さ
せて、増幅器3,5のコンダクタンスを可変する
ようにしているため、見かけ上の入力バイアス電
流を小さくして入力インピーダンスをハイインピ
ーダンスになすことによりオフセツト電圧を最小
限にすることができるとともに、バイアス電流を
大きくしてハイスルーレートの増幅器としても用
いることができる。
第4図は第2図の具体的な電気回路図である。
図において、ここに示す増幅器3,5は一般によ
く用いられるオペアンプとほぼ同じであるため、
その詳細な説明は省略し、要部の説明のみ行なう
ことにする。増幅器3のトランジスタ321,3
22は差動増幅器32を構成する。この差動増幅
器32のエミツタにはトランジスタ311,31
2からなる可変電流源31′が接続される。この
可変電流源31′はバイアス電圧に基づいて差動
増幅器32のエミツタ電流を可変制御する。トラ
ンジスタ321のコレクタには、トランジスタ3
31ないし333からなるカレントミラー回路3
3が接続される。同様にして、トランジスタ32
2のコレクタにはトランジスタ341ないし34
3からなるカレントミラー回路34が接続され
る。また、このカレントミラー回路34はトラン
ジスタ351ないし353からなるカレントミラ
ー回路35とともに相補型差動電流出力回路を構
成する。増幅器5の差動増幅器52は、電流増幅
率を高めるためにダーリントン接続されたトラン
ジスタ521a,521bとトランジスタ522
a,522bとからなる。この差動増幅器52の
エミツタには、トランジスタ511,512から
なる可変電流源51′が接続される。この可変電
流源51′はバイアス電圧が与えられたとき差動
増幅器52のエミツタ電流を可変制御する。差動
増幅器52のトランジスタ521aないし522
bのコレクタには、コレクタ抵抗としての作用を
なすトランジスタ531,532が接続される。
トランジスタ521a,521b,522a,5
22bからの出力は、トランジスタ541で電流
増幅されて外部に導出されるとともに、トランジ
スタ522aのベースに接続されているため、増
幅器5はゲイン1の増幅器を構成する。また、ト
ランジスタ551,552からなる定電流源55
はトランジスタ541の負荷となる。
動作において、遮断周波数を低く設定するとき
には、可変電流源31′,51′に与えられる制御
電流は比較的小さくなる。応じて、増幅器3の可
変電流源31′は差動増幅器32のエミツタ電流
を少なくする。それによつて、差動増幅器32は
信号源1からの楽音信号を電流出力として増幅器
5に与える。このとき、増幅器5の可変電流源5
1′も差動増幅器52のエミツタ電流を少なくす
るように作用する。したがつて、差動増幅器52
のトランジスタ521aのベースに流れる電流も
少なくなつて、入力インピーダンスを高くする。
逆に、遮断周波数を高く設定するときには、可変
電流源31′,51′に与えられる制御電流を大き
くする。応じて、可変電流源31′は差動増幅器
32のエミツタ電流を大きくなし、そのため、差
動増幅器32は楽音信号としての出力電流を大き
くして増幅器5に与える。増幅器5の可変電流源
51′はバイアス電流が大きくなつたことに基づ
いて、差動増幅器52のエミツタ電流を大きくす
る。それによつて、差動増幅器52のトランジス
タ521aのベースに流れる電流も大きくなつ
て、スルーレートを向上させて高域周波数に対す
る応答速度を速くする。
第5図はこの考案の他の実施例のブロツク図で
ある。図において、ここに示す実施例はコンデン
サ4と増幅器5とによつて積分回路が構成される
ものであり、その他は前述の第2図に示したもの
と同じである。したがつて、この実施例において
も、バイアス電流源31,51から与えられるバ
イアス電流によつて増幅器3,5のコンダクタン
スが可変となる。したがつて、バイアス電流源3
1,51に供給するバイアス電源6の電圧を調整
することにより、遮断周波数を低く設定したとき
には入力インピーダンスを高くすることができ、
また、遮断周波数を高く設定した場合にはハイス
ルーレートになすことができる。
以上のように、この考案によれば、積分型低域
ろ波器を構成する2個の増幅器のバイアス電流を
外部から可変して与えるようにしているため、そ
の内部のコンダクタンスも可変し、遮断周波数が
低いときには増幅器に流れる入力電流を少なくし
て入力インピーダンスをハイインピーダンスにす
ることができ、遮断周波数が高いときには、増幅
器に流れる入力電流を大きくしてハイスルーレー
トにすることができる。したがつて、差動増幅器
の入力として高価な電界効果型トランジスタを用
いることなく、積分型低域ろ波器を安価に集積回
路化することができる。
【図面の簡単な説明】
第1図はこの考案の背景となる積分型低域ろ波
器のブロツク図である。第2図はこの考案の一実
施例のブロツク図である。第3図は第2図のより
具体的なブロツク図である。第4図は第2図のよ
り具体的な電子回路図である。第5図はこの考案
の他の実施例のブロツク図である。 図において、1は信号源、21ないし23は抵
抗、3は電流出力型増幅器、31′,51′は可変
電流源、32,52は差動増幅器、4はコンデン
サ、5は電圧出力型増幅器、6はバイアス電源を
示す。

Claims (1)

  1. 【実用新案登録請求の範囲】 楽音信号をその入力端に受け、第1のバイアス
    電流に応じてコンダクタンスが変化する第1の可
    変コンダクタンス増幅器、 該第1の可変コンダクタンス増幅器の出力信号
    をその入力端に受け、第2のバイアス電流に応じ
    てコンダクタンスが変化する第2の可変コンダク
    タンス増幅器、 その一端が前記第1の可変コンダクタンス増幅
    器の出力端と前記第2の可変コンダクタンス増幅
    器の入力端との接続点に接続される積分コンデン
    サ、 前記第2の可変コンダクタンス増幅器の出力端
    と前記第1の可変コンダクタンス増幅器の入力端
    との間に接続される第1の抵抗器および該第1の
    可変コンダクタンス増幅器の入力端と接地間とに
    接続される第2の抵抗器、 上記第1のバイアス電流を前記第1の可変コン
    ダクタンス増幅器に供給し該バイアス電流を変化
    させることが可能なように構成した第1のバイア
    ス電流源、 前記第1のバイアス電流に対応して変化する上
    記第2のバイアス電流を第2の可変コンダクタン
    ス増幅器に供給する第2のバイアス電流源とを備
    えた積分型低域ろ波器。
JP10379078U 1978-07-27 1978-07-27 Expired JPS626729Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10379078U JPS626729Y2 (ja) 1978-07-27 1978-07-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10379078U JPS626729Y2 (ja) 1978-07-27 1978-07-27

Publications (2)

Publication Number Publication Date
JPS5521644U JPS5521644U (ja) 1980-02-12
JPS626729Y2 true JPS626729Y2 (ja) 1987-02-17

Family

ID=29044620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10379078U Expired JPS626729Y2 (ja) 1978-07-27 1978-07-27

Country Status (1)

Country Link
JP (1) JPS626729Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045387Y2 (ja) * 1985-03-28 1992-02-17

Also Published As

Publication number Publication date
JPS5521644U (ja) 1980-02-12

Similar Documents

Publication Publication Date Title
KR0140213B1 (ko) 궤환부하를 이용한 증폭회로
US5150076A (en) Emitter-grounded amplifier circuit with bias circuit
US4463319A (en) Operational amplifier circuit
US5945880A (en) Low noise amplifier
US5382919A (en) Wideband constant impedance amplifiers
JPH0223047B2 (ja)
JPS626729Y2 (ja)
US4757275A (en) Wideband closed loop amplifier
JPH05299949A (ja) 帰還形差動増幅回路
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPS5941629Y2 (ja) 能動インダクタンス回路
JPH0226815B2 (ja)
JPS6132842B2 (ja)
JPS5850043B2 (ja) トランジスタ増幅回路
JPS6115622Y2 (ja)
US4829265A (en) Operational amplifier
JP2747335B2 (ja) ディジタル信号を増幅する増幅器装置
JPS5924196Y2 (ja) Fetスイツチ回路
JP3589437B2 (ja) 電力増幅器
JPH0221782Y2 (ja)
JPH0332095Y2 (ja)
JPH0570325B2 (ja)
JPH047845B2 (ja)
JPH01300608A (ja) 増幅回路
JPS602672Y2 (ja) 半導体集積回路装置