JPH047845B2

JPH047845B2 -

Info

Publication number: JPH047845B2
Application number: JP60122744A
Authority: JP
Inventors: Tsutomu Wakimoto; Yukio Akazawa; Noboru Ishihara; Masahiko Nakajima
Original assignee: Nippon Telegraph and Telephone Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp; Nippon Telegraph and Telephone Corp
Priority date: 1985-06-07
Filing date: 1985-06-07
Publication date: 1992-02-13
Also published as: JPS61281710A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は素子値の変更、調整が困難な、例えば
モノリシツク集積回路、ハイブリツド集積回路等
の各種増幅回路において、広帯域化のためのピー
キング特性あるいは同調特性を安定に実現しうる
ようにした増幅回路に関するものである。

（発明の概要）本発明は、第１のバイポーラトランジスタのコ
レクタ端子と第２のバイポーラトランジスタのコ
レクタ端子とを第１の接点に接続し、前記第１の
バイポーラトランジスタのエミツタ端子と前記第
２のバイポーラトランジスタのエミツタ端子とを
第２の接点に接続し、前記第１の接点に前記第１
及び前記第２のバイポーラトランジスタが活性領
域で動作するよう電源を印加し、前記第２の接点
を電流値を可変とする機能を有する電流源の一方
の端子に接続し、該電流源の他方の端子を交流接
地電位に接続する構成を有し、前記電流源の電流
値を制御して前記第１および前記第２のバイポー
ラトランジスタのベース端子と交流接地間の容量
値を可変とする容量値調整回路を具備した増幅回
路において、前記第１の接点と前記第１のバイポ
ーラトランジスタのコレクタ端子間に第１の抵抗
が挿入され、前記第１の接点と前記第２のバイポ
ーラトランジスタのコレクタ端子間に第２の抵抗
が挿入され、該第１のバイポーラトランジスタの
ベース端子とコレクタ端子間に第１の容量を接続
し、該第２のバイポーラトランジスタのベース端
子とコレクタ端子間に第２の容量を接続したこと
を特徴とする増幅回路を発明の要旨とするもので
あり、これによつて、ピーキング容量の可変範囲
を大きくすると共に、ピーキング調整回路の消費
電力の低減化を図つたものである。

さらに本発明は、第１のバイポーラトランジス
タのコレクタ端子と第２のバイポーラトランジス
タのコレクタ端子とを第１の接点に接続し、前記
第１のバイポーラトランジスタのエミツタ端子と
前記第２のバイポーラトランジスタのエミツタ端
子とを第２の接点に接続し、前記第１の接点に前
記第１及び前記第２のバイポーラトランジスタが
活性領域で動作するよう電源を印加し、前記第２
の接点を電流源の一方の端子に接続し、該電流源
の他方の端子を交流接地電位に接続する構成を有
し、前記第２のバイポーラトランジスタのベース
端子の電位を調整して、前記第１のバイポーラト
ランジスタのバイアス電流を制御し、前記第１の
バイポーラトランジスタのベース端子と交流接地
間の容量値を可変とする容量値調整回路を具備し
た増幅回路において、前記第１の接点と前記第１
のバイポーラトランジスタのコレクタ端子間に第
１の抵抗が挿入され、前記第１のバイポーラトラ
ンジスタのベース端子とコレクタ端子間に第１の
容量を接続したことを特徴とする増幅回路を発明
の要旨とするものであり、これによつて、ピーキ
ング容量の可変範囲を大きくすると共に、ピーキ
ング調整回路の消費電力の低減化を図つたもので
ある。

さらに本発明は、第１のバイポーラトランジス
タのコレクタ端子を第１の接点に接続し、該第１
の接点に該第１のバイポーラトランジスタが活性
領域で動作するよう電源を印加し、前記第１のバ
イポーラトランジスタのエミツタ端子を電流源を
可変とする機能を有する電流源の一方の端子に接
続し、該電流源の他方の端子を交流接地電位に接
続し、前記電流源と並列に抵抗または容量の少な
くとも１つ以上が接続された構成を有し、前記電
流源の電流値を調整して、前記第１のバイポーラ
トランジスタのバイアス電流を制御し、前記第１
のバイポーラトランジスタのベース端子と交流接
地間の容量値を可変とする容量値調整回路を具備
した増幅回路において、前記第１の接点と前記第
１のバイポーラトランジスタのコレクタ端子間に
第１の抵抗が挿入され、前記第１のバイポーラト
ランジスタのベース端子とコレクタ端子間に第１
の容量を接続したことを特徴とする増幅回路を発
明の要旨とするものであり、これによつて、ピー
キング容量の可変範囲を大きくすると共に、ピー
キング調整回路の消費電力の低減化を図つたもの
である。

さらに本発明は、第１のバイポーラトランジス
タのコレクタ端子と第２のバイポーラトランジス
タのコレクタ端子とを第１の接点に接続し、前記
第１のバイポーラトランジスタのエミツタ端子と
前記第２のバイポーラトランジスタのエミツタ端
子とを第２の接点に接続し、前記第１の接点に前
記第１及び前記第２のバイポーラトランジスタが
活性領域で動作するよう電源を印加し、前記第２
の接点を電流値を可変とする機能を有する電流源
の一方の端子に接続し、該電流源の他方の端子を
交流接地電位に接続する構成を有し、前記電流源
の電流値を制御して前記第１のバイポーラトラン
ジスタのベース端子と交流接地間の容量値を可変
とする容量値調整回路を具備した増幅回路におい
て、前記第１の接点と前記第１のバイポーラトラ
ンジスタのコレクタ端子間に第１の抵抗が挿入さ
れ、該第１のバイポーラトランジスタのベース端
子とコレクタ端子間に第１の容量を接続したこと
を特徴とする増幅回路を発明の要旨とするもので
あり、これによつて、ピーキング容量の可変範囲
を大きくすると共に、ピーキング調整回路の消費
電力の低減化を図つたものである。

（従来技術）従来のピーキング技術について説明する。第１
０図は、従来のシングルエンド形のエミツタピー
キング増幅回路である。図中６，１８，１９，２
２はトランジスタ、４は高電位電源端子、５は低
電位電源端子、７，８，２４，２５は抵抗を示
す。トランジスタ１８を流れる電流を制御してト
ランジスタ１８のベース・エミツタ間の拡散容量
を調整することにより、ピーキング量を調整する
ことが可能である。

第１１図は、従来の差動形のエミツタピーキン
グ増幅回路である。回路構成は、前述した第１図
のエミツタピーキング形増幅回路を差動形式とし
たものであり、トランジスタ１８及び１９を流れ
る電流を制御して、ベース・エミツタ間の拡散容
量を調整することにより、ピーキング量を調整す
ることが可能である。

（発明が解決しようとする問題点）以上説明した従来のエミツタピーキング技術
は、製造ばらつきが問題となる集積回路等で増幅
回路の広帯域化を施す上で有効な技術である。し
かしながら、ピーキング量調整範囲が狭く、消費
電力が大きいという欠点があつた。

（問題点を解決するための手段）本発明は、これらの欠点を除去するために提案
されたもので、容量を用いたピーキング増幅回路
または同調増幅回路において、ピーキング容量と
して拡散容量の他に、トランジスタのミラー容量
を用いることにより、ピーキング容量の可変範囲
を大きすするとともに、ピーキング調整回路の低
消費電力化を図ることを目的とする。

次に本発明の実施例を説明する。なお実施例は
一つの例示であつて、本発明の精神を逸脱しない
範囲で、種々の変更あるいは改良を行いうること
は云うまでもない。

第１図は本発明の実施例で、ピーキング量調整
形増幅回路を示す。回路の接続は第１のバイポー
ラトランジスタ１８のコレクタ端子に第１の抵抗
２１を接続し、第１の抵抗２１の他端と第２のバ
イポーラトランジスタ１９のコレクタ端子とを電
気的に共通に高電位電源端子４に接続し、第１の
バイポーラトランジスタ１８のエミツタ端子と、
第２のバイポーラトランジスタ１９のエミツタ端
子とを電気的に共通に接続し、第１の抵抗および
第２のバイポーラトランジスタのコレクタ端子と
の接続点に、第１および第２のバイポーラトラン
ジスタが活性領域で動作するよう電源を印加す
る。また第１のバイポーラトランジスタ１８のベ
ース端子とコレクタ端子との間に第１の容量２０
を接続し、共通に接続された第１および第２のバ
イポーラトランジスタのエミツタ端子を、電流値
を可変とする機能を有する電流源の一方の端子
（トランジスタ２２のコレクタ）に接続し、電流
源の他方の端子（トランジスタ２２のエミツタ）
を交流接地電位（低電位電源）端子５に接続す
る。さらに端子４，５間に抵抗７、トランジスタ
６、抵抗８の直列回路を接続し、トランジスタ６
のベース端子１を入力端子、コレクタ端子２を出
力端子とする。

この回路構成は入力トランジスタ６、負荷抵抗
７（R_L1）、直列帰還抵抗８（R_E1）により直列帰
還形の増幅回路が形成されており、入力端子は入
力トランジスタ６のベース端子１であり、出力端
子は入力トランジスタ６のコレクタ端子２であ
る。第１のトランジスタ１８、容量２０（C_P1）
および抵抗２１（R_P1）は、トランジスタ１８の
ミラー容量及びベース・エミツタ間の拡散容量を
ピーキング容量として用いるためのものであり、
該トランジスタ１８のベースが入力トランジスタ
６のエミツタに接続され、また、エミツタは第２
のトランジスタであるベース接地トランジスタ１
９を介して接地されていることにより該トランジ
スタ１８のミラー容量およびベース・エミツタ間
容量がピーキング容量として作用する。なお抵抗
２１（R_P1），２５（R₂）はバイアス用抵抗であ
る。

端子３と端子４の間の電位差をV_B、トランジ
スタ１８のベース・コレクタ接合のビルトイン電
圧をV_bi、トランジスタ１８を流れる電流をI_P、
ゼロバイアス時のベース・コレクタ接合容量C₀
とすると、トランジスタ１８のベース・コレクタ
接合容量C_BCは C_BC＝C₀／１−V_B−R_P1IP／V_bi と表わされる。従つて、トランジスタ１８の相互
コンダクタンスをg_nとするとミラー容量C_nは、 C_n＝（C_P1＋C_BC）（１＋g_nR_P1）と表わされる。一方、トランジスタ１８のベー
ス・エミツタ間の拡散容量C_Dは該トランジスタ
１８の少数キヤリアのベース走行時間をτ_Fとし、
ベース・エミツタ間の接合容量が十分小さいとす
ると、近似点に C_D≒g_n・τ_F で与えられる。従つてピーキング容量C_PCは、該
ミラー容量C_nと該拡散容量C_Dとの和であるから、 C_PC＝（C_P1＋C_BC）（１＋g_nR_P1）＋g_n・τ_F で与えられる。さらに、相互コンダクタンスg_n
はボルツマン定数をＫ、絶対温度をＴ、電気素量
をｑとすると、g_n＝ｑ／KTI_Pであるから、ピーキング容量C_PCは、 C_PC＝（C_P1＋C₀／１−V_B−R_P1IP／V_bi） ×（１＋qR_P1／KTI_P）＋qτ_F／KTI_P となる。

従つて、該トランジスタ１８を流れる電流I_Pを
変化させることにより、ピーキング容量値を変化
させることが可能である。ピーキング量制御用ト
ランジスタ２２は該トランジスタ１８を流れる電
流I_Pを制御するためのものであり、ピーキング量
制御端子であるトランジスタ２２のベース端子２
３に印加する電圧を可変とすることにより、電流
I_Pを制御することができる。従つて、該ピーキン
グ量制御端子２３に印加する電圧を任意に設定す
ることにより、任意のピーキング特性を得ること
が可能である。該増幅回路の電圧利得A〓_cは該ト
ランジスタ１８のベース・エミツタ間抵抗が直列
帰還抵抗８（R_E1）に比べ十分大きいとすると、
その電圧利得A〓_cは、角周波数をω、ピーキング
調整回路を接続しないときの該増幅回路の3dBダ
ウン帯域をω_bとすると、 A〓_c≒−R_L1／R_E1（１＋ｊω／ω_b）｛１＋jωR_E1〔(
C_P1＋C₀／１−V_B−R_P1IP／V_bi）（１＋qR_P1／KTI_P＋qτ
_F／KTI_P)〕}…(1) で近似でき、I_Pを調整することによつて任意のピ
ーキング特性が得られ増幅回路の広帯域化を安定
に図ることが可能である。

第２図は本発明の他の実施例である。回路構成
は前述の第１図の増幅回路において、トランジス
タ１８、ベース接地用トランジスタ１９、及びピ
ーキング量制御用トランジスタ２２のNPN形ト
ランジスタのかわりにPNP形トランジスタを用
いて構成したものであり、その動作は前述の第１
図の場合と同様に考えられる。

第３図は本発明の他の実施例を示す。この回路
接続は、第１のバイポーラトランジスタ１８のコ
レクタ端子に第１の抵抗２１を接続し、第１の抵
抗の他端と第２のバイポーラトランジスタ３１の
コレクタ端子を電気的に共通に高電位電源端子４
に接続し、この端子に第１および第２のバイポー
ラトランジスタが活性領域で動作するよう電源を
印加する。また第１のバイポーラトランジスタ１
８のエミツタ端子と第２のバイポーラトランジス
タ３１のエミツタ端子を電気的に共通に接続し、
これを電流源３０の一方の端子に接続し、電流源
の他方の端子を交流接地電位端子５に接続する。
さらに第１のバイポーラトランジスタ１８のベー
ス端子及びコレクタ端子間に第１の容量２０を接
続する。さらに端子４，５間に抵抗７、トランジ
スタ６、抵抗８の直列回路を接続し、トランジス
タ６のエミツタとトランジスタ１８のベースとを
接続する。１は入力端子、２は出力端子とする。
回路構成及びその動作は、前述した第１図の増幅
回路と同等であり、異なるのは、該トランジスタ
１８を流れる電流I_Pの制御法である。ピーキング
量制御端子であるトランジスタ３１のベース端子
２３に印加する電圧を可変とすることにより、該
トランジスタ３１を流れる電流を制御し、定電流
源回路３０の作用によつて、相補的に該トランジ
スタ１８を流れる電流I_Pを制御するものである。
その他の作用は第１図の場合と同等である。

第４図は本発明の他の実施例である。回路構成
は前述の第３図の増幅回路において該トランジス
タ１８、ピーキング量制御用トランジスタ３１の
NPN形トランジスタのかわりにPNP形トランジ
スタを用いて構成したものであり、その動作は第
３図の増幅回路の場合と同様に考えられる。

第５図は本発明の他の実施例を示す。回路接続
は第１のバイポーラトランジスタ１８のコレクタ
端子に第１の抵抗２１を接続し、抵抗２１の他端
子を高電位電源端子４に接続し、この端子に第１
のバイポーラトランジスタが活性領域で動作する
よう電源を印加する。また第１のバイポーラトラ
ンジスタ１８のベース端子とコレクタ端子間に第
１の容量２０を接続し、第１のバイポーラトラン
ジスタ１８のエミツタ端子と、電流値を可変とす
る機能を有する電流源（トランジスタ２９のコレ
クタ）を接続し、この電流源の他方の端子（トラ
ンジスタ２９のエミツタ）を交流接地電位端子５
に接続し、トランジスタ２９のコレクタとエミツ
タ間に抵抗２８（抵抗の代りにコンデンサあるい
は抵抗及びコンデンサを共に接続することもでき
る）を接続する。さらに端子４と５との間に抵抗
７、トランジスタ６、抵抗８の直列回路を接続
し、１は入力端子、２は出力端子とする。回路構
成は前述の第１図と同様の直列帰還形増幅回路に
おいて、第１のトランジスタ１８のベースが入力
トランジスタ６のエミツタに接続され、エミツタ
は抵抗２８（R₃）を介して接地されている。ま
た、ピーキング量制御用トランジスタ２９のコレ
クタは、トランジスタ１８のエミツタに接続さ
れ、エミツタは低電位電源端子５に接続されてい
る。従つてピーキング量制御用端子２３に印加す
る電圧V_PCを制御することにより、該第１のトラ
ンジスタ１８を流れる電流を制御し、該第１のト
ランジスタ１８のベースと交流接地点との間の容
量値を調整することが可能である。その電圧利得
は、抵抗２８（R₃）の値が直列帰還抵抗８
（R_E1）に比べ十分小さいとすると、第１図の増
幅回路説明中の(1)式と同等に表わせ、ピーキング
量制御用端子２３に印加する電圧を制御せしめる
ことにより任意のピーキング特性を得ることが可
能である。

第６図は、本発明の他の実施例である。回路構
成は前述の第５図の増幅回路において、第１のト
ランジスタ１８、及びピーキング量制御用トラン
ジスタ２９のNPN形トランジスタのかわりに
PNP形トランジスタを用いて構成したものであ
り、その動作は前述の第５図の場合と同様に考え
られる。

第７図は本発明の他の実施例を示す。その回路
接続は、第１のバイポーラトランジスタ１８のコ
レクタ端子に第１の抵抗２１を接続し、第２のバ
イポーラトランジスタ３２のコレクタ端子に第２
の抵抗３４を接続し、第１の抵抗２１の他端と第
２の抵抗３４の他端を電気的に共通に高電位電源
端子４に接続する。この端子に第１および第２の
バイポーラトランジスタ１８，３２が活性領域で
動作するよう電源を印加する。また第１のバイポ
ーラトランジスタ１８のベース端子とコレクタ端
子間に第１の容量２０を接続し、第２のバイポー
ラトランジスタ３２のベース端子とコレクタ端子
間に第２の容量３３を接続する。また第１のバイ
ポーラトランジスタ１８のエミツタ端子と第２の
バイポーラトランジスタ３２のエミツタ端子を電
気的に共通に接続し、共通に接続された第１およ
び第２のトランジスタのエミツタ端子を、電流値
を可変とする機能を有する電流源の一方の端子、
トランジスタ３５のコレクタに接続し、該電流源
の他方の端子、トランジスタ３５のエミツタを交
流接地電位端子５に接続する。さらに電源端子４
に抵抗７、トランジスタ６、抵抗８の直列回路の
一端を接続し、またこの端子４に抵抗１５、トラ
ンジスタ１０、抵抗１６の直列回路の一端を接続
し、抵抗８，１６の他端を共通に接続して定電流
回路３０を介して低電位電源端子５に接続する。
端子１，１３を入力端子、２，１２を出力端子と
する。回路構成は入力トランジスタ６及び１０、
負荷抵抗７（R_L1）及び１５（R_L2）、直列帰還抵
抗８（R_E1）及び１６（R_E2）と定電流回路３０
により直列帰還形差動増幅回路が構成されてお
り、入力端子１，１３は入力トランジスタ６及び
１０のベース端子であり、出力端子２，１２はコ
レクタ端子である。トランジスタ１８及び３２、
抵抗２１（R_P1）及び３４（R_P2）、容量２０
（C_P1）及び３３（C_P2）は、ミラー容量及びベー
ス・エミツタ間の拡散容量をピーキング容量とし
て用いるためのものであり、トランジスタ１８の
ベースは入力トランジスタ６のエミツタ３に、ト
ランジスタ３２のベースは入力トランジスタ１０
のエミツタに接続され、また、トランジスタ１８
と３２のエミツタが結合され、トランジスタ１８
のコレクタに抵抗２１（R_P1）が、トランジスタ
３２のコレクタに抵抗３４（R_P2）が接続され、
トランジスタ１８のベース・エミツタ間に容量２
０（C_P1）が、トランジスタ３２のベース・エミ
ツタ間に容量３３（C_P2）が接続されることによ
り、差動対を成す入力トランジスタ６と１０のエ
ミツタ間にトランジスタ１８のベースと交流接地
点との間の容量、及びトランジスタ３２のベース
と交流接地点との間の容量の直列容量がピーキン
グ容量として作用する。この時のピーキング容量
C_PCは、トランジスタ１８及び３２の特性が同一
で、C_P1＝C_P2，R_P1＝R_P2とすると、近似的に C_PC≒１／２｛（C_P1＋C₀／１−V_B−R_P1IP／V_bi）（１＋qR_P1／KTI_P）＋qτ_F／KTI_P｝で表わせ、トランジスタ１８及び３２を流れる電
流I_Pを制御することによつて調整可能である。ピ
ーキング量制御用トランジスタ３５は、トランジ
スタ１８及び３２を流れる電流I_Pを制御するため
のものであり、ピーキング量制御端子２３に任意
の電圧V_PCを印加させることによつてI_Pを変化さ
せ、所望のピーキング特性を得ることができる。
なお、電圧利得の式は、前述した第１図の説明中
における(1)式と同式で表わせる。

前述した第７図に示すピーキング調整機能を有
する、差動増幅回路において、R_L1＝450Ω、R_E1
＝35Ω、C_P1＝0.1pF、τ_F＝25pSとし、R_P1の値を
パラメータとした場合の、τ_Pと該増幅回路の3dB
ダウン帯域の関係を第８図に示す。この図でR_P
＝0Ωの場合の特性が前述した第１１図に示す従
来の差動形のエミツタピーキングの特性に対応し
ている。R_P1の値を大きくしてミラー効果を大き
くすることにより従来の特性に比べて、ピーキン
グ量の調整範囲を大きくできるとともに、I_Pの値
を小さくできる。

第９図は本発明の他の実施例である。回路構成
は前述の第７図の増幅回路において、トランジス
タ１８及び３２、ピーキング量制御用トランジス
タ３５のNPN形トランジスタのかわりにPNP形
トランジスタを用いて構成したものであり、その
動作及び効果は第７図の場合と同様に考えられ
る。

第１図から第９図までバイポーラトランジスタ
を用いた本発明の実施例を説明したが、上記バイ
ポーラトランジスタをFETにおきかえても同様
の効果が得られるのは明らかである。ただし、
FETの場合には拡散容量は非常に小さくほとん
ど無視できるため、ピーキング特性はミラー容量
で決まる。

その他、同調増幅回路等多種の回路において、
容量としてトランジスタのミラー容量を用い、そ
の値を制御することにより、任意のピーキング特
性、同調特性を調整可能とする増幅回路を実現す
ることができる。

（発明の効果）以上説明したように、本発明によれば容量とし
てトランジスタの拡散容量を用い該トランジスタ
を流れる電流I_Pを、制御端子により調整すること
によつて容量値を可変とするピーキング機能を有
する増幅回路、同調増幅回路等において、該トラ
ンジスタのコレクタに抵抗を接続し、ベース・コ
レクタ間に容量を接続することにより、ピーキン
グ容量として従来の拡散容量の他にあらたにミラ
ー容量を用いることにより、小さいI_Pの値で大き
なピーキング特性の可変範囲を実現することが可
能である。

特に、素子バラツキにより安定したピーキング
特性、同調特性等を施す事が困難であるモノリシ
ツク集積回路、ハイブリツド集積回路の各種増幅
回路においては、外部端子から特性を調整できる
ことによつて、特性の安定化、製造価格の低減化
を図ることができるとともに、ピーキング調整機
能にともなう消費電力の増加を小さくおさえるこ
とができる利点を有する。

【図面の簡単な説明】

第１図は本発明の増幅回路の実施例、第２図乃
至第７図及び第９図は本発明の他の実施例、第８
図は電流と増幅器の3dBダウン周波数の関係の
例、第１０図は従来のシングルエンド形のエミツ
タピーキング増幅回路、第１１図は従来の差動形
のエミツタピーキング増幅回路を示す。１，１３，２３…ベース端子、３，１４…エミ
ツタ端子、２，１２…コレクタ端子、４…高電位
電源端子、５…交流接地電位端子、６，１０…入
力トランジスタ、７，１５…負荷抵抗、８，１６
…直列帰還抵抗、２０，２３…容量、２１，３４
…抵抗、１８，３２…トランジスタ、２４，２５
…バイアス用抵抗、２２，２９，３１，３５…ピ
ーキング量制御用トランジスタ、２８…抵抗、２
３…ピーキング量制御用端子、３０…定電流源回
路、１９…ベース接地用トランジスタ。

Claims

【特許請求の範囲】１第１のバイポーラトランジスタのコレクタ端
子と第２のバイポーラトランジスタのコレクタ端
子とを第１の接点に接続し、前記第１のバイポー
ラトランジスタのエミツタ端子と前記第２のバイ
ポーラトランジスタのエミツタ端子とを第２の接
点に接続し、前記第１の接点に前記第１及び前記
第２のバイポーラトランジスタが活性領域で動作
するよう電源を印加し、前記第２の接点を電流値
を可変とする機能を有する電流源の一方の端子に
接続し、該電流源の他方の端子を交流接地電位に
接続する構成を有し、前記電流源の電流値を制御
して前記第１および前記第２のバイポーラトラン
ジスタのベース端子と交流接地間の容量値を可変
とする容量値調整回路を具備した増幅回路におい
て、前記第１の接点と前記第１のバイポーラトラ
ンジスタのコレクタ端子間に第１の抵抗が挿入さ
れ、前記第１の接点と前記第２のバイポーラトラ
ンジスタのコレクタ端子間に第２の抵抗が挿入さ
れ、該第１のバイポーラトランジスタのベース端
子とコレクタ端子間に第１の容量を接続し、該第
２のバイポーラトランジスタのベース端子とコレ
クタ端子間に第２の容量を接続したことを特徴と
する増幅回路。２第１のバイポーラトランジスタのコレクタ端
子と第２のバイポーラトランジスタのコレクタ端
子とを第１の接点に接続し、前記第１のバイポー
ラトランジスタのエミツタ端子と前記第２のバイ
ポーラトランジスタのエミツタ端子とを第２の接
点に接続し、前記第１の接点に前記第１及び前記
第２のバイポーラトランジスタが活性領域で動作
するよう電源を印加し、前記第２の接点を電流源
の一方の端子に接続し、該電流源の他方の端子を
交流接地電位に接続する構成を有し、前記第２の
バイポーラトランジスタのベース端子の電位を調
整して、前記第１のバイポーラトランジスタのバ
イアス電流を制御し、前記第１のバイポーラトラ
ンジスタのベース端子と交流接地間の容量値を可
変とする容量値調整回路を具備した増幅回路にお
いて、前記第１の接点と前記第１のバイポーラトラン
ジスタのコレクタ端子間に第１の抵抗が挿入さ
れ、前記第１のバイポーラトランジスタのベース
端子とコレクタ端子間に第１の容量を接続したこ
とを特徴とする増幅回路。３第１のバイポーラトランジスタのコレクタ端
子を第１の接点に接続し、該第１の接点に該第１
のバイポーラトランジスタが活性領域で動作する
よう電源を印加し、前記第１のバイポーラトラン
ジスタのエミツタ端子を電流値を可変とする機能
を有する電流源の一方の端子に接続し、該電流源
の他方の端子を交流接地電位に接続し、前記電流
源と並列に抵抗または容量の少なくとも１つ以上
が接続された構成を有し、前記電流源の電流値を
調整して、前記第１のバイポーラトランジスタの
バイアス電流を制御し、前記第１のバイポーラト
ランジスタのベース端子と交流接地電位間の容量
値を可変とする容量値調整回路を具備した増幅回
路において、前記第１の接点と前記第１のバイポーラトラン
ジスタのコレクタ端子間に第１の抵抗が挿入さ
れ、前記第１のバイポーラトランジスタのベース
端子とコレクタ端子間に第１の容量を接続したこ
とを特徴とする増幅回路。４第１のバイポーラトランジスタのコレクタ端
子と第２のバイポーラトランジスタのコレクタ端
子とを第１の接点に接続し、前記第１のバイポー
ラトランジスタのエミツタ端子と前記第２のバイ
ポーラトランジスタのエミツタ端子とを第２の接
点に接続し、前記第１の接点に前記第１及び前記
第２のバイポーラトランジスタが活性領域で動作
するよう電源を印加し、前記第２の接点を電流値
を可変とする機能を有する電流源の一方の端子に
接続し、該電流源の他方の端子を交流接地電位に
接続する構成を有し、前記電流源の電流値を制御
して前記第１のバイポーラトランジスタのベース
端子と交流接地間の容量値を可変とする容量値調
整回路を具備した増幅回路において、前記第１の接点と前記第１のバイポーラトラン
ジスタのコレクタ端子間に第１の抵抗が挿入さ
れ、該第１のバイポーラトランジスタのベース端
子とコレクタ端子間に第１の容量を接続したこと
を特徴とする増幅回路。５バイポーラトランジスタのコレクタ端子、ベ
ース端子、エミツタ端子をそれぞれFETのドレ
イン端子、ゲート端子、ソース端子として、バイ
ポーラトランジスタの少なくとも一部をFETに
おきかえたことを特徴とする特許請求の範囲第１
項記載の増幅回路。６バイポーラトランジスタのコレクタ端子、ベ
ース端子、エミツタ端子をそれぞれFETのドレ
イン端子、ゲート端子、ソース端子として、バイ
ポーラトランジスタの少なくとも一部をFETに
おきかえたことを特徴とする特許請求の範囲第２
項記載の増幅回路。７バイポーラトランジスタのコレクタ端子、ベ
ース端子、エミツタ端子をそれぞれFETのドレ
イン端子、ゲート端子、ソース端子として、バイ
ポーラトランジスタの少なくとも一部をFETに
おきかえたことを特徴とする特許請求の範囲第３
項記載の増幅回路。８バイポーラトランジスタのコレクタ端子、ベ
ース端子、エミツタ端子をそれぞれFETのドレ
イン端子、ゲート端子、ソース端子として、バイ
ポーラトランジスタの少なくとも一部をFETに
おきかえたことを特徴とする特許請求の範囲第４
項記載の増幅回路。