JPH0131327B2 - - Google Patents
Info
- Publication number
- JPH0131327B2 JPH0131327B2 JP57125366A JP12536682A JPH0131327B2 JP H0131327 B2 JPH0131327 B2 JP H0131327B2 JP 57125366 A JP57125366 A JP 57125366A JP 12536682 A JP12536682 A JP 12536682A JP H0131327 B2 JPH0131327 B2 JP H0131327B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- emitter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、素子値の変更、調整が困難な、例え
ばモノリシツク集積回路、ハイブリツド集積回路
の各種増幅回路において、広帯域化のためのピー
キング特性あるいは同調特性を安定に実現しうる
ようにした増幅回路に関するものである。
ばモノリシツク集積回路、ハイブリツド集積回路
の各種増幅回路において、広帯域化のためのピー
キング特性あるいは同調特性を安定に実現しうる
ようにした増幅回路に関するものである。
技術の背景
従来のピーキング技術について説明する。第１
図は、従来のエミツタピーキング増幅回路であ
る。回路構成は、入力トランジスタ６と負荷抵抗
７（RL1）、直列帰還抵抗８（RE1）及びピーキン
グ容量９（Cp）よりなり、入力端子は入力トラ
ンジスタ６のベース端子１、出力端子は入力トラ
ンジスタ６のコレクタ端子２である。なお４，５
はそれぞれ高電位電源端子（交流接地電位）及び
低電位電源端子である。該増幅回路は、直列帰還
形増幅回路であり、直列帰還抵抗８（RE1）とピ
ーキング容量９（Cp）の並列接続によつて低周
波領域では帰還量が大きく、高周波領域では帰還
量が小さくなるように構成されており、その電圧
利得Avは、角周波数をω、ピーキング容量９
（Cp）を接続しないときの該増幅回路の3dB
down帯域をωbとすると、 Av≒RL／RE1（１＋ｊω／ωb）・（１＋jωCpRE1） で近似される。
図は、従来のエミツタピーキング増幅回路であ
る。回路構成は、入力トランジスタ６と負荷抵抗
７（RL1）、直列帰還抵抗８（RE1）及びピーキン
グ容量９（Cp）よりなり、入力端子は入力トラ
ンジスタ６のベース端子１、出力端子は入力トラ
ンジスタ６のコレクタ端子２である。なお４，５
はそれぞれ高電位電源端子（交流接地電位）及び
低電位電源端子である。該増幅回路は、直列帰還
形増幅回路であり、直列帰還抵抗８（RE1）とピ
ーキング容量９（Cp）の並列接続によつて低周
波領域では帰還量が大きく、高周波領域では帰還
量が小さくなるように構成されており、その電圧
利得Avは、角周波数をω、ピーキング容量９
（Cp）を接続しないときの該増幅回路の3dB
down帯域をωbとすると、 Av≒RL／RE1（１＋ｊω／ωb）・（１＋jωCpRE1） で近似される。
従つて、上式によりω＝１／（RE1・Cp）のと
き零点を生じ、該増幅回路の直列帰還抵抗８
（RE1）とピーキング容量９（Cp）を適当な値に
設定し、零点を調整することにより入力トランジ
スタ６自身の狭帯域化効果を補償することが可能
であり、該増幅回路の広帯域化を図ることができ
る。
き零点を生じ、該増幅回路の直列帰還抵抗８
（RE1）とピーキング容量９（Cp）を適当な値に
設定し、零点を調整することにより入力トランジ
スタ６自身の狭帯域化効果を補償することが可能
であり、該増幅回路の広帯域化を図ることができ
る。
第２図は、従来の差動形のエミツタピーキング
増幅回路である。第２図について説明する。回路
構成は、前述した第１図のエミツタピーキング形
増幅回路を差動形式としたものであり、入力トラ
ンジスタ６、入力トランジスタ１０、負荷抵抗７
（RL1）、負荷抵抗１５（RL2）、直列帰還抵抗８
（RE1）、直列帰還抵抗１６（RE2）及び定電流回
路１７により差動対が形成され、入力トランジス
タ及び入力トランジスタ１０のエミツタ間にピー
キング容量９（Cp）が接続された構成となつて
いる。入力端子は入力トランジスタ６及び１０の
ベース端子１とベース端子１３であり、出力端子
は入力トランジスタ６及び１０のコレクタ端子２
及び１２である。該増幅回路の動作は、前述した
第１図のエミツタピーキング形増幅回路と同様に
考えられ、該増幅回路の電圧利得Avは、入力ト
ランジスタ６及び１０が同一であり、直列帰還抵
抗８（RE1）と１６（RE2）が等しいとすると Av≒RL／RE（１＋ｊω／ωb）（１＋jω2・RE・Cp） で近似される。
増幅回路である。第２図について説明する。回路
構成は、前述した第１図のエミツタピーキング形
増幅回路を差動形式としたものであり、入力トラ
ンジスタ６、入力トランジスタ１０、負荷抵抗７
（RL1）、負荷抵抗１５（RL2）、直列帰還抵抗８
（RE1）、直列帰還抵抗１６（RE2）及び定電流回
路１７により差動対が形成され、入力トランジス
タ及び入力トランジスタ１０のエミツタ間にピー
キング容量９（Cp）が接続された構成となつて
いる。入力端子は入力トランジスタ６及び１０の
ベース端子１とベース端子１３であり、出力端子
は入力トランジスタ６及び１０のコレクタ端子２
及び１２である。該増幅回路の動作は、前述した
第１図のエミツタピーキング形増幅回路と同様に
考えられ、該増幅回路の電圧利得Avは、入力ト
ランジスタ６及び１０が同一であり、直列帰還抵
抗８（RE1）と１６（RE2）が等しいとすると Av≒RL／RE（１＋ｊω／ωb）（１＋jω2・RE・Cp） で近似される。
従つて、前述の第１図のエミツタピーキング形
増幅回路の場合と同様に、直列帰還抵抗８
（RE1），１６（RE2）及びピーキング容量９（Cp）
を適当な値に設定することにより、高周波特性を
補償するピーキングを施すことが可能である。
増幅回路の場合と同様に、直列帰還抵抗８
（RE1），１６（RE2）及びピーキング容量９（Cp）
を適当な値に設定することにより、高周波特性を
補償するピーキングを施すことが可能である。
従来技術と問題点
以上説明したように従来のエミツタピーキング
技術は、増幅回路の広帯域化を施す上で有効な技
術である。しかしながら、集積回路等でピーキン
グを用いる場合、抵抗値及び容量値、さらにトラ
ンジスタ特性に製造のばらつきがあり、設計通り
のピーキング特性を得ることが困難である。特に
高周波領域でのピーキングでは、直列帰還抵抗
REとピーキング容量Cpの積を小さく取る必要が
あるが、精度よく低抵抗値、低容量値を実現する
ことがむずかしく、場合によつては、発振を起す
等の不都合が生じ、設計通りに安定したピーキン
グを施すことが困難である。外付け部品により調
整を行なおうとする場合は、パツケージ出力ピン
に外付け部品接続点をとり出さなければならず、
パツケージの容量等の浮遊素子が付加し、特に超
広帯域増幅器の実現では、この浮遊素子がピーキ
ング特性、周波数特性を大きく支配してしまい調
整が困難となる。また各種同調増幅回路において
も同様の理由から設計値通りの同調特性を得るこ
とは困難であつた。
技術は、増幅回路の広帯域化を施す上で有効な技
術である。しかしながら、集積回路等でピーキン
グを用いる場合、抵抗値及び容量値、さらにトラ
ンジスタ特性に製造のばらつきがあり、設計通り
のピーキング特性を得ることが困難である。特に
高周波領域でのピーキングでは、直列帰還抵抗
REとピーキング容量Cpの積を小さく取る必要が
あるが、精度よく低抵抗値、低容量値を実現する
ことがむずかしく、場合によつては、発振を起す
等の不都合が生じ、設計通りに安定したピーキン
グを施すことが困難である。外付け部品により調
整を行なおうとする場合は、パツケージ出力ピン
に外付け部品接続点をとり出さなければならず、
パツケージの容量等の浮遊素子が付加し、特に超
広帯域増幅器の実現では、この浮遊素子がピーキ
ング特性、周波数特性を大きく支配してしまい調
整が困難となる。また各種同調増幅回路において
も同様の理由から設計値通りの同調特性を得るこ
とは困難であつた。
発明の目的
本発明は、これらの欠点を除去するため容量を
用いたピーキング増幅回路または同調増幅回路に
おいて、増幅回路のピーキング特性、同調特性を
簡単な手段で安定にし、増幅回路の広帯域化、製
造価格の低減化をはかつた増幅回路を提供するこ
とを目的とし、大きな可変容量範囲が得られ、小
型で大容量を実現でき、特別な容量製造プロセス
を必要とすることなく、直流直結が可能で可変容
量動作時に、増幅回路のバイアス状態に影響を及
ぼさず、ピーキング容量として好適な容量値調整
回路を具備し、任意のピーキング特性あるいは同
調特性が安定に得られることを特徴とするもの
で、その構成は特許請求の範囲の記載のとおりで
ある。
用いたピーキング増幅回路または同調増幅回路に
おいて、増幅回路のピーキング特性、同調特性を
簡単な手段で安定にし、増幅回路の広帯域化、製
造価格の低減化をはかつた増幅回路を提供するこ
とを目的とし、大きな可変容量範囲が得られ、小
型で大容量を実現でき、特別な容量製造プロセス
を必要とすることなく、直流直結が可能で可変容
量動作時に、増幅回路のバイアス状態に影響を及
ぼさず、ピーキング容量として好適な容量値調整
回路を具備し、任意のピーキング特性あるいは同
調特性が安定に得られることを特徴とするもの
で、その構成は特許請求の範囲の記載のとおりで
ある。
発明の実施例
第３図は、本発明の一実施例である。第３図に
示すピーキング量調整形増幅回路について説明す
る。回路構成は、入力トランジスタ６、負荷抵抗
７（RL1）、直列帰還抵抗８（RE1）により直列帰
還形の増幅回路が形成されており、入力端子は、
入力トランジスタ６のベース端子１であり、出力
端子は入力トランジスタ６のコレクタ端子２であ
る。第１のトランジスタのピーキング量調整用ト
ランジスタ１８はベースとエミツタ間の拡散容量
をピーキング容量として用いるためのものであ
り、該トランジスタ１８のベースが入力トランジ
スタ６のエミツタに接続され、またエミツタは、
第２のトランジスタのベース接地トランジスタ１
９を介して接地されていることにより該トランジ
スタ１８のベース・エミツタ間の容量がピーキン
グ容量として作用する。（なお抵抗２１（Ｒ１），
２３（Ｒ２）はバイアス用抵抗である。）このと
きのピーキング容量Cpcはピーキング容量用トラ
ンジスタ１８の相互コンダクタンスをgm、少数
キヤリアのベース走行時間をτFとし接合容量が十
分小さいとすると、近似的にCpc≒gm・τF（ベー
ス・エミツタ間の拡散容量）で与えられる。さら
に、相互コンダクタンスgmは、ボルツマン定数
をＫ、絶対温度をＴ、電気素量をｑ、ピーキング
容量用トランジスタ１８を流れる電流をIpとする
と、gm＝ｑ／KTIpであるから、ピーキング容量 Cpcは、Cpc≒ｑ・τF／KT・Ipとなる。τF＝25psとし た場合のIpとCpcの関係を第４図に示す。従つ
て、ピーキング量調整用トランジスタ１８を流れ
る電流Ipを変化せしめることによりピーキング容
量値を変化させることが可能である。ピーキング
量制御用トランジスタ２４は、このピーキング容
量用トランジスタ１８を流れる電流Ipを制御する
ためのものであり、ピーキング量制御端子である
トランジスタ２４のベース端子２５に印加する電
圧を可変とすることにより電流Ipを制御すること
ができる。従つて、該ピーキング量制御端子２５
に印加する電圧を任意に設定することにより、任
意のピーキング特性を得る事が可能である。該増
幅回路の電圧利得Avcは、ピーキング量制御用ト
ランジスタのベース・エミツタ間抵抗が直列帰還
抵抗８（RE1）に比べ十分大きいとすると Avc≒RL／RE（１＋ｊω／ωb）｛１＋jωRE1・ｑ・τF
／KT・
Ip｝ … で近似でき、Ipを調整することによつて任意のピ
ーキング特性が得られ増幅回路の広帯域化を安定
に図ることが可能である。また、本発明において
は、特別な容量製造プロセスを必要とせず、直流
的に直結されたトランジスタ回路のみで構成で
き、Ipを制御することにより小型で大容量値およ
び広い可変容量範囲が得られ、モノリシツクの可
変ピーキング増幅回路に適した構成となつてい
る。
示すピーキング量調整形増幅回路について説明す
る。回路構成は、入力トランジスタ６、負荷抵抗
７（RL1）、直列帰還抵抗８（RE1）により直列帰
還形の増幅回路が形成されており、入力端子は、
入力トランジスタ６のベース端子１であり、出力
端子は入力トランジスタ６のコレクタ端子２であ
る。第１のトランジスタのピーキング量調整用ト
ランジスタ１８はベースとエミツタ間の拡散容量
をピーキング容量として用いるためのものであ
り、該トランジスタ１８のベースが入力トランジ
スタ６のエミツタに接続され、またエミツタは、
第２のトランジスタのベース接地トランジスタ１
９を介して接地されていることにより該トランジ
スタ１８のベース・エミツタ間の容量がピーキン
グ容量として作用する。（なお抵抗２１（Ｒ１），
２３（Ｒ２）はバイアス用抵抗である。）このと
きのピーキング容量Cpcはピーキング容量用トラ
ンジスタ１８の相互コンダクタンスをgm、少数
キヤリアのベース走行時間をτFとし接合容量が十
分小さいとすると、近似的にCpc≒gm・τF（ベー
ス・エミツタ間の拡散容量）で与えられる。さら
に、相互コンダクタンスgmは、ボルツマン定数
をＫ、絶対温度をＴ、電気素量をｑ、ピーキング
容量用トランジスタ１８を流れる電流をIpとする
と、gm＝ｑ／KTIpであるから、ピーキング容量 Cpcは、Cpc≒ｑ・τF／KT・Ipとなる。τF＝25psとし た場合のIpとCpcの関係を第４図に示す。従つ
て、ピーキング量調整用トランジスタ１８を流れ
る電流Ipを変化せしめることによりピーキング容
量値を変化させることが可能である。ピーキング
量制御用トランジスタ２４は、このピーキング容
量用トランジスタ１８を流れる電流Ipを制御する
ためのものであり、ピーキング量制御端子である
トランジスタ２４のベース端子２５に印加する電
圧を可変とすることにより電流Ipを制御すること
ができる。従つて、該ピーキング量制御端子２５
に印加する電圧を任意に設定することにより、任
意のピーキング特性を得る事が可能である。該増
幅回路の電圧利得Avcは、ピーキング量制御用ト
ランジスタのベース・エミツタ間抵抗が直列帰還
抵抗８（RE1）に比べ十分大きいとすると Avc≒RL／RE（１＋ｊω／ωb）｛１＋jωRE1・ｑ・τF
／KT・
Ip｝ … で近似でき、Ipを調整することによつて任意のピ
ーキング特性が得られ増幅回路の広帯域化を安定
に図ることが可能である。また、本発明において
は、特別な容量製造プロセスを必要とせず、直流
的に直結されたトランジスタ回路のみで構成で
き、Ipを制御することにより小型で大容量値およ
び広い可変容量範囲が得られ、モノリシツクの可
変ピーキング増幅回路に適した構成となつてい
る。
第５図は、本発明の他の実施例である。第５図
について説明する。回路構成は、前述の第３図に
おいて、ピーキング容量用トランジスタ１８及び
ベース接地用トランジスタ１９を逆動作させたも
ので、すなわちコレクタをエミツタとして、エミ
ツタをコレクタとして動作させたもので第３図の
エミツタとコレクタを逆に接続したものである。
以下逆動作させるとはコレクタをエミツタとし
て、エミツタをコレクタとして動作させること
で、端子４および５の高電位電源端子（交流接地
電位）、低電位電源端子も逆になることを意味す
る。その動作は、第３図の場合と同様に考えられ
るが、ピーキング容量Cpcは、逆方向ベース走行
時間をτRとするとCpc＝qτR／KT・Ipとなり、ベー ス・コレクタ間の拡散容量により与えられる。該
増幅回路は前述の第３図の増幅回路に比べ一般に
τR≫τFであることより、大きなピーキング容量値
を得ることができ、またその電圧利得は第３図の
説明中における式においてτFをτRに置き換えた
式で与えられ、その効果は第３図の場合と同等で
ある。
について説明する。回路構成は、前述の第３図に
おいて、ピーキング容量用トランジスタ１８及び
ベース接地用トランジスタ１９を逆動作させたも
ので、すなわちコレクタをエミツタとして、エミ
ツタをコレクタとして動作させたもので第３図の
エミツタとコレクタを逆に接続したものである。
以下逆動作させるとはコレクタをエミツタとし
て、エミツタをコレクタとして動作させること
で、端子４および５の高電位電源端子（交流接地
電位）、低電位電源端子も逆になることを意味す
る。その動作は、第３図の場合と同様に考えられ
るが、ピーキング容量Cpcは、逆方向ベース走行
時間をτRとするとCpc＝qτR／KT・Ipとなり、ベー ス・コレクタ間の拡散容量により与えられる。該
増幅回路は前述の第３図の増幅回路に比べ一般に
τR≫τFであることより、大きなピーキング容量値
を得ることができ、またその電圧利得は第３図の
説明中における式においてτFをτRに置き換えた
式で与えられ、その効果は第３図の場合と同等で
ある。
第６図は、本発明の他の実施例である。第６図
について説明する。回路構成は、前述の第３図の
増幅回路においてピーキング容量用トランジスタ
１８、ベース接地用トランジスタ１９、及びピー
キング量制御用トランジスタ２４のNPN形トラ
ンジスタのかわりにPNP形トランジスタを用い
て構成したものであり、その動作は前述の第３図
の場合と同様に考えられる。
について説明する。回路構成は、前述の第３図の
増幅回路においてピーキング容量用トランジスタ
１８、ベース接地用トランジスタ１９、及びピー
キング量制御用トランジスタ２４のNPN形トラ
ンジスタのかわりにPNP形トランジスタを用い
て構成したものであり、その動作は前述の第３図
の場合と同様に考えられる。
第７図は本発明の他の実施例である。第７図に
ついて説明する。回路構成は前述の第６図の増幅
回路においてピーキング容量用トランジスタ１８
及びベース接地用トランジスタ１９を逆動作させ
たものである。その動作は、前述の第５図の場合
と同様に考えられる。
ついて説明する。回路構成は前述の第６図の増幅
回路においてピーキング容量用トランジスタ１８
及びベース接地用トランジスタ１９を逆動作させ
たものである。その動作は、前述の第５図の場合
と同様に考えられる。
第８図は本発明の他の実施例である。第８図に
ついて説明する。回路構成及びその動作は、前述
した第３図の増幅回路と同等であり、異なるのは
ピーキング容量用トランジスタ１８を流れる電流
Ipの制御法である。３１は第２のトランジスタに
相当する。その動作はピーキング量調整用トラン
ジスタ３１を流れる電流をピーキング量制御用端
子２５に印加する電圧により制御し定電流回路３
０の作用によつて、相補的にピーキング容量用ト
ランジスタ１８を流れる電流Ipを制御するもので
ある。その他の作用は、第３図の場合と同等であ
る。
ついて説明する。回路構成及びその動作は、前述
した第３図の増幅回路と同等であり、異なるのは
ピーキング容量用トランジスタ１８を流れる電流
Ipの制御法である。３１は第２のトランジスタに
相当する。その動作はピーキング量調整用トラン
ジスタ３１を流れる電流をピーキング量制御用端
子２５に印加する電圧により制御し定電流回路３
０の作用によつて、相補的にピーキング容量用ト
ランジスタ１８を流れる電流Ipを制御するもので
ある。その他の作用は、第３図の場合と同等であ
る。
第９図は本発明の他の実施例である。第９図に
ついて説明する。回路構成は前述の第８図の増幅
回路においてピーキング容量用トランジスタ１
８、ピーキング量制御用トランジスタ３１を逆動
作させたものである。その動作は、第８図の場合
と同様に考えられる。
ついて説明する。回路構成は前述の第８図の増幅
回路においてピーキング容量用トランジスタ１
８、ピーキング量制御用トランジスタ３１を逆動
作させたものである。その動作は、第８図の場合
と同様に考えられる。
第１０図は、本発明の他の実施例である。第１
０図について説明する。回路構成は前述の第８図
の増幅回路においてピーキング容量用トランジス
タ１８、ピーキング量制御用トランジスタ３１の
NPN形トランジスタのかわりにPNP形トランジ
スタを用いて構成したものであり、その動作は、
第８図増幅回路の場合と同様に考えられる。
０図について説明する。回路構成は前述の第８図
の増幅回路においてピーキング容量用トランジス
タ１８、ピーキング量制御用トランジスタ３１の
NPN形トランジスタのかわりにPNP形トランジ
スタを用いて構成したものであり、その動作は、
第８図増幅回路の場合と同様に考えられる。
第１１図は本発明の他の実施例である。第１１
図の増幅回路について説明する。回路構成は、前
述の第１０図増幅回路においてピーキング容量用
トランジスタ１８、ピーキング量制御用トランジ
スタ３１を逆動作させたものであり、その動作は
第９図増幅回路の場合と同様に考えられる。
図の増幅回路について説明する。回路構成は、前
述の第１０図増幅回路においてピーキング容量用
トランジスタ１８、ピーキング量制御用トランジ
スタ３１を逆動作させたものであり、その動作は
第９図増幅回路の場合と同様に考えられる。
第１２図は、本発明の他の実施例である。第１
２図について説明する。回路構成は、前述の第３
図の増幅回路の説明中の直列帰還形増幅回路にお
いて第１のトランジスタに相当するピーキング容
量用トランジスタ２７のベースが入力トランジス
タ６のエミツタに接続され、エミツタは抵抗２８
（R3）を介して接地されている。また第２のトラ
ンジスタに相当するピーキング量制御用トランジ
スタ２９のコレクタは、トランジスタ２７のエミ
ツタに接続され、エミツタは高電位電源端子４に
接続されている。従つて、ピーキング量制御用端
子２５に印加する電圧Vpcを制御することにより
ピーキング容量用トランジスタ２７を流れる電流
を制御し、ピーキング容量用トランジスタ２７の
ベース・エミツタ間の拡散容量を制御せしめるこ
とにより、ピーキング容量値を調整することが可
能である。その電圧利得は、抵抗２８（R3）の
値が直列帰還抵抗８（RE1）に比べ十分小さいと
すると、第３図の増幅回路説明中の式と同等に
表わせ、ピーキング量制御用端子２５に印加せし
める電圧を制御せしめることにより任意のピーキ
ング特性を得ることが可能である。
２図について説明する。回路構成は、前述の第３
図の増幅回路の説明中の直列帰還形増幅回路にお
いて第１のトランジスタに相当するピーキング容
量用トランジスタ２７のベースが入力トランジス
タ６のエミツタに接続され、エミツタは抵抗２８
（R3）を介して接地されている。また第２のトラ
ンジスタに相当するピーキング量制御用トランジ
スタ２９のコレクタは、トランジスタ２７のエミ
ツタに接続され、エミツタは高電位電源端子４に
接続されている。従つて、ピーキング量制御用端
子２５に印加する電圧Vpcを制御することにより
ピーキング容量用トランジスタ２７を流れる電流
を制御し、ピーキング容量用トランジスタ２７の
ベース・エミツタ間の拡散容量を制御せしめるこ
とにより、ピーキング容量値を調整することが可
能である。その電圧利得は、抵抗２８（R3）の
値が直列帰還抵抗８（RE1）に比べ十分小さいと
すると、第３図の増幅回路説明中の式と同等に
表わせ、ピーキング量制御用端子２５に印加せし
める電圧を制御せしめることにより任意のピーキ
ング特性を得ることが可能である。
第１３図は、本発明の他の実施例である。第１
３図について説明する。回路構成は前述の第１２
図の増幅回路においてピーキング容量用トランジ
スタ２７を逆動作させたものであり、その動作は
前述の第１２図の増幅回路の場合と同様である。
３図について説明する。回路構成は前述の第１２
図の増幅回路においてピーキング容量用トランジ
スタ２７を逆動作させたものであり、その動作は
前述の第１２図の増幅回路の場合と同様である。
第１４図は本発明の他の実施例である。第１４
図の差動形のピーキング量調整形増幅回路につい
て説明する。回路構成は、入力トランジスタ６及
び１０、負荷抵抗７（RL1）及び１５（RL2）、直
列帰還抵抗８（RE1）及び１６（RE2）と定電流
回路３０により直列帰還形差動増幅回路が構成さ
れており入力端子は入力トランジスタ６及び１０
のベース端子１と１３であり、出力端子はコレク
タ端子２と１２である。ピーキング容量用トラン
ジスタ１８及び第２のトランジスタに相当する３
２は、ベース・エミツタ間の拡散容量をピーキン
グ容量として用いるためのものであり、トランジ
スタ１８のベースは入力トランジスタ６のエミツ
タ３に、トランジスタ３２のベースは入力トラン
ジスタ１０のエミツタに接続され、また、トラン
ジスタ１８と３２のエミツタが結合されている事
により、差動体を成す入力トランジスタ６と１０
のエミツタ間にピーキング容量用トランジスタ１
８のベース・エミツタ間容量とトランジスタ３２
のベース・エミツタ間容量の直列容量がピーキン
グ容量として作用する。このときのピーキング容
量Cpcは、トランジスタ１８及び３２が同一のも
のであるとすると近似的に、Cpc≒１／２qτF／KT・Ip で表わせ、トランジスタ１８及び３２を流れる電
流Ipを制御することによつて調整可能である。ピ
ーキング量制御用トランジスタ２４は、ピーキン
グ容量用トランジスタ１８及び３２を流れる電流
Ipを制御するためのものであり、ピーキング量制
御端子２５に任意の電圧Vpcを印加させる事によ
つてIpを変化させ、所望のピーキング特性を得る
事ができる。なお、電圧利得の式は近似的にRE1
＝RE2とすると、前述した第３図の説明中におけ
る式と同式で表わせる。
図の差動形のピーキング量調整形増幅回路につい
て説明する。回路構成は、入力トランジスタ６及
び１０、負荷抵抗７（RL1）及び１５（RL2）、直
列帰還抵抗８（RE1）及び１６（RE2）と定電流
回路３０により直列帰還形差動増幅回路が構成さ
れており入力端子は入力トランジスタ６及び１０
のベース端子１と１３であり、出力端子はコレク
タ端子２と１２である。ピーキング容量用トラン
ジスタ１８及び第２のトランジスタに相当する３
２は、ベース・エミツタ間の拡散容量をピーキン
グ容量として用いるためのものであり、トランジ
スタ１８のベースは入力トランジスタ６のエミツ
タ３に、トランジスタ３２のベースは入力トラン
ジスタ１０のエミツタに接続され、また、トラン
ジスタ１８と３２のエミツタが結合されている事
により、差動体を成す入力トランジスタ６と１０
のエミツタ間にピーキング容量用トランジスタ１
８のベース・エミツタ間容量とトランジスタ３２
のベース・エミツタ間容量の直列容量がピーキン
グ容量として作用する。このときのピーキング容
量Cpcは、トランジスタ１８及び３２が同一のも
のであるとすると近似的に、Cpc≒１／２qτF／KT・Ip で表わせ、トランジスタ１８及び３２を流れる電
流Ipを制御することによつて調整可能である。ピ
ーキング量制御用トランジスタ２４は、ピーキン
グ容量用トランジスタ１８及び３２を流れる電流
Ipを制御するためのものであり、ピーキング量制
御端子２５に任意の電圧Vpcを印加させる事によ
つてIpを変化させ、所望のピーキング特性を得る
事ができる。なお、電圧利得の式は近似的にRE1
＝RE2とすると、前述した第３図の説明中におけ
る式と同式で表わせる。
第１５図は本発明の他の実施例である。第１５
図について説明する。回路構成は、前述の第１４
図の増幅回路において、ピーキング容量用トラン
ジスタ１８及び３２を逆動作させたものであり、
その動作は前述の第１４図の場合と同様に考えら
れる。
図について説明する。回路構成は、前述の第１４
図の増幅回路において、ピーキング容量用トラン
ジスタ１８及び３２を逆動作させたものであり、
その動作は前述の第１４図の場合と同様に考えら
れる。
第１６図は本発明の他の実施例である。第１６
図について説明する。回路構成は前述の第１４図
の増幅回路において、ピーキング容量用トランジ
スタ１８及び３２、ピーキング量制御用トランジ
スタ２４のNPN形トランジスタのかわりにPNP
形トランジスタを用いて構成したものであり、そ
の動作及び効果は、第１４図の場合と同様に考え
られる。
図について説明する。回路構成は前述の第１４図
の増幅回路において、ピーキング容量用トランジ
スタ１８及び３２、ピーキング量制御用トランジ
スタ２４のNPN形トランジスタのかわりにPNP
形トランジスタを用いて構成したものであり、そ
の動作及び効果は、第１４図の場合と同様に考え
られる。
第１７図は本発明の他の実施例である。第１７
図について説明する。回路構成は前述の第１６図
の増幅回路においてピーキング容量用トランジス
タ１８及び３２を逆動作させたものであり、その
動作は、前述の第１５図の場合と同様に考えられ
る。
図について説明する。回路構成は前述の第１６図
の増幅回路においてピーキング容量用トランジス
タ１８及び３２を逆動作させたものであり、その
動作は、前述の第１５図の場合と同様に考えられ
る。
なお、第３図及び第５図から第１７図まで本発
明の実施例を説明したが、その他同調増幅回路等
多種の回路において、容量としてトランジスタの
拡散容量を用い、その値を制御することにより、
任意のピーキング特性、同調特性等を調整可能と
する増幅回路を実現することができる。
明の実施例を説明したが、その他同調増幅回路等
多種の回路において、容量としてトランジスタの
拡散容量を用い、その値を制御することにより、
任意のピーキング特性、同調特性等を調整可能と
する増幅回路を実現することができる。
発明の効果
以上説明したように、容量を用いたピーキング
増幅回路、同調増幅回路等においては、容量とし
てトランジスタの拡散容量を用い該トランジスタ
を流れる電流を、あらたな制御端子により調整す
ることによつて任意の容量を実現し所望のピーキ
ング特性、同調特性を実現することが可能であ
る。特に素子のばらつきにより安定したピーキン
グ特性、同調特性等を施す事が困難であるモノリ
シツク集積回路、ハイブリツド集積回路の各種増
幅回路においては、特別な容量製造プロセスを必
要とせず、直流的に直結されたトランジスタ回路
のみで構成でき、バイアス電流を制御すること
で、大容量値および広い可変容量範囲を小型で得
られ、また、外部端子から特性を調整できること
によつて、特性の安定化、製造価格の低減化を図
ることができる利点を有する。
増幅回路、同調増幅回路等においては、容量とし
てトランジスタの拡散容量を用い該トランジスタ
を流れる電流を、あらたな制御端子により調整す
ることによつて任意の容量を実現し所望のピーキ
ング特性、同調特性を実現することが可能であ
る。特に素子のばらつきにより安定したピーキン
グ特性、同調特性等を施す事が困難であるモノリ
シツク集積回路、ハイブリツド集積回路の各種増
幅回路においては、特別な容量製造プロセスを必
要とせず、直流的に直結されたトランジスタ回路
のみで構成でき、バイアス電流を制御すること
で、大容量値および広い可変容量範囲を小型で得
られ、また、外部端子から特性を調整できること
によつて、特性の安定化、製造価格の低減化を図
ることができる利点を有する。
第１図は、従来のエミツタピーキング増幅回
路、第２図は従来の差動形のエミツタピーキング
増幅回路、第３図及び第５図〜第１３図は本発明
のピーキング量調整形増幅回路の各実施例、第４
図は電流と拡散容量の関係の例、第１４図〜第１
７図は本発明の差動形のピーキング量調整形増幅
回路の各実施例である。 １，１３，２５……ベース端子、３，１４……
エミツタ端子、２，１２……コレクタ端子、４…
…高電位電源端子（交流接地電位）、５……低電
位電源端子、６，１０……入力トランジスタ、
７，１５……負荷抵抗、８，１６……直列帰還抵
抗、９……ピーキング容量、１８，２７，３２…
…ピーキング容量用トランジスタ、２１，２３…
…バイアス用抵抗、２４，２９，３１……ピーキ
ング量制御用トランジスタ、２８……抵抗、２５
……ピーキング量制御用端子、１７，３０……定
電流回路、１９……ベース接地用トランジスタ。
路、第２図は従来の差動形のエミツタピーキング
増幅回路、第３図及び第５図〜第１３図は本発明
のピーキング量調整形増幅回路の各実施例、第４
図は電流と拡散容量の関係の例、第１４図〜第１
７図は本発明の差動形のピーキング量調整形増幅
回路の各実施例である。 １，１３，２５……ベース端子、３，１４……
エミツタ端子、２，１２……コレクタ端子、４…
…高電位電源端子（交流接地電位）、５……低電
位電源端子、６，１０……入力トランジスタ、
７，１５……負荷抵抗、８，１６……直列帰還抵
抗、９……ピーキング容量、１８，２７，３２…
…ピーキング容量用トランジスタ、２１，２３…
…バイアス用抵抗、２４，２９，３１……ピーキ
ング量制御用トランジスタ、２８……抵抗、２５
……ピーキング量制御用端子、１７，３０……定
電流回路、１９……ベース接地用トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 第１のトランジスタのコレクタ端子と第２の
トランジスタのコレクタ端子を電気的に共通に接
続し、該第１のトランジスタのエミツタ端子と該
第２のトランジスタのエミツタ端子を電気的に共
通に接続し、該第１および第２のトランジスタの
コレクタ端子を該第１および第２のトランジスタ
が活性領域で動作するようバイアスし、該第１お
よび第２のトランジスタのエミツタ端子を電流値
を可変とする機能と電流値の制御端子を有する可
変電流源の一方の端子に接続し、該可変電流源の
他方の端子を低電位電源に接続し、該可変電流源
の電流値を制御して該第１および第２のトランジ
スタのベース端子間の容量値を可変とする回路を
容量値調整回路とし、 前記第１のトランジスタのベースを第３のトラ
ンジスタのエミツタに接続し、該第３のトランジ
スタを第１の抵抗を介して高電位電源に接続し、
該第３のトランジスタのエミツタを第２の抵抗を
介して前記低電位電源に接続し、 前記第２のトランジスタのベースを第３の抵抗
を介して前記高電位電源に接続するとともに、第
４の抵抗を介して前記低電位電源に接続し、 前記第３のトランジスタのベース端子を入力端
子とし、該第３のトランジスタのコレクタの端子
を出力端子とし、 前記容量値調整回路により広帯域化のためのピ
ーキング量を調整してなる ことを特徴とする増幅回路。 ２ 第１のトランジスタのコレクタ端子と第２の
トランジスタのコレクタ端子を電気的に共通に接
続し、該第１のトランジスタのエミツタ端子と該
第２のトランジスタのエミツタ端子を電気的に共
通に接続し、該第１および第２のトランジスタの
コレクタ端子を該第１および第２のトランジスタ
が活性領域で動作するようバイアスし、該第１お
よび第２のトランジスタのエミツタ端子を電流源
の一方の端子に接続し、該電流源の他方の端子を
低電位電源に接続し、該第２のトランジスタのベ
ース端子の電位を調整して該第１のトランジスタ
のバイアス電流を制御し、該第１のトランジスタ
のベース端子と交流接地間の容量値を可変とする
回路を容量値調整回路とし、 前記第１のトランジスタのベースを第３のトラ
ンジスタのエミツタ端子に接続し、該第３のトラ
ンジスタのコレクタを第１の抵抗を介して高電位
電源に接続し、該第３のトランジスタのエミツタ
を第２の抵抗を介して前記低電位電源に接続し、 前記第３のトランジスタのベース端子を入力端
子とし、該第３のトランジスタのコレクタの端子
を出力端子とし、 前記容量値調整回路により広帯域化のためのピ
ーキング量を調整してなる ことを特徴とする増幅回路。 ３ 第１のトランジスタのエミツタ端子と第２の
トランジスタのコレクタ端子を電気的に共通に接
続し、該第２のトランジスタのコレクタ端子とエ
ミツタ端子間に抵抗を接続して電流値を可変とす
る機能と電流値の制御端子を有する可変電流源を
形成し、該可変電流源の他方の端子を交流接地電
位に接続し、該第１のトランジスタのコレクタ端
子を該第１のトランジスタが活性領域で動作する
ようバイアスし、該可変電流源の電流値を制御す
ることにより該第１のトランジスタのベース端子
と交流接地電位間の容量値を可変とする回路を容
量値調整回路とし、 前記第１のトランジスタのベースを第３のトラ
ンジスタのエミツタ端子に接続し、 前記第３のトランジスタのコレクタを第１の抵
抗を介して高電位電源に接続し、該第３のトラン
ジスタのエミツタを第２の抵抗を介して低電位電
源に接続し、 前記第３のトランジスタのベース端子を入力端
子とし、該第３のトランジスタのコレクタの端子
を出力端子とし、 前記容量値調整回路により広帯域化のためのピ
ーキング量を調整してなる ことを特徴とする増幅回路。 ４ 第１のトランジスタのエミツタ端子と第２の
トランジスタのコレクタ端子を電気的に共通に接
続し、該第２のトランジスタのコレクタ端子とエ
ミツタ端子間に抵抗を接続して電流値を可変とす
る機能と電流値の制御端子を有する可変電流源を
形成し、該可変電流源の他方の端子を交流接地電
位に接続し、該第１のトランジスタのエミツタ端
子を該第１のトランジスタが活性領域で動作する
ようバイアスし、該可変電流源の電流値を制御す
ることにより該第１のトランジスタのベース端子
と交流接地電位間の容量値を可変とする回路を容
量値調整回路とし、 前記第１のトランジスタのベースを第３のトラ
ンジスタのエミツタ端子に接続し、 前記第３のトランジスタのコレクタを第１の抵
抗を介して高電位電源に接続し、該第３のトラン
ジスタのエミツタを第２の抵抗を介して低電位電
源に接続し、 前記第３のトランジスタのベース端子を入力端
子とし、該第３のトランジスタのコレクタの端子
を出力端子とし、 前記容量値調整回路により広帯域化のためのピ
ーキング量を調整してなる ことを特徴とする増幅回路。 ５ 第１のトランジスタのコレクタ端子と第２の
トランジスタのコレクタ端子を電気的に共通に接
続し、該第１のトランジスタのエミツタ端子と該
第２のトランジスタのエミツタ端子を電気的に共
通に接続し、該第１および第２のトランジスタの
コレクタ端子を該第１および第２のトランジスタ
が活性領域で動作するようバイアスし、該第１お
よび第２のトランジスタのエミツタ端子を電流値
を可変とする機能と電流値の制御端子を有する可
変電流源の一方の端子に接続し、該可変電流源の
他方の端子を低電位電源に接続し、該可変電流源
の電流値を制御して該第１および第２のトランジ
スタのベース端子間の容量値を可変とする容量値
調整回路とし、 前記第１のトランジスタのベースを第３のトラ
ンジスタのエミツタ端子に接続し、 前記第２のトランジスタのベースを第４のトラ
ンジスタのエミツタ端子に接続し、 前記第３のトランジスタのコレクタを第１の抵
抗を介して高電位電源に接続し、 前記第４のトランジスタのコレクタを第２の抵
抗を介して高電位電源に接続し、 前記第３のトランジスタのエミツタおよび前記
第４のトランジスタのエミツタを、それぞれ第３
の抵抗および第４の抵抗を介して共通に接続し、
該共通に接続した共通接続点を定電流源回路を介
して前記低電位電源に接続し、 前記第３のトランジスタのベース端子および前
記第４のトランジスタのベース端子をそれぞれ入
力端子とし、該第３のトランジスタのコレクタ端
子および該第４のトランジスタのコレクタ端子を
それぞれ出力端子とし、 前記容量値調整回路により広帯域化のためのピ
ーキング量を調整してなる ことを特徴とする増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57125366A JPS5916404A (ja) | 1982-07-19 | 1982-07-19 | 増幅回路 |
| CA000432581A CA1201775A (en) | 1982-07-19 | 1983-07-18 | Monolithic integrated circuit device including ac negative feedback type high frequency amplifier circuit |
| DE8383304191T DE3381390D1 (de) | 1982-07-19 | 1983-07-19 | Monolithische integrierte schaltungsanordnung mit hochfrequenter verstaerkerschaltung mit wechselstromgegenkopplung. |
| EP83304191A EP0101201B1 (en) | 1982-07-19 | 1983-07-19 | Monolithic integrated circuit device including ac negative feedback type high frequency amplifier circuit |
| US06/515,280 US4542350A (en) | 1982-07-19 | 1983-07-19 | Monolithic integrated circuit device including AC negative feedback type high frequency amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57125366A JPS5916404A (ja) | 1982-07-19 | 1982-07-19 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916404A JPS5916404A (ja) | 1984-01-27 |
| JPH0131327B2 true JPH0131327B2 (ja) | 1989-06-26 |
Family
ID=14908349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57125366A Granted JPS5916404A (ja) | 1982-07-19 | 1982-07-19 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916404A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234107A (ja) * | 1985-04-09 | 1986-10-18 | Nec Corp | 広帯域負帰還増幅回路 |
| JPS61281710A (ja) * | 1985-06-07 | 1986-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
| JPS63136702A (ja) * | 1986-11-27 | 1988-06-08 | Mitsubishi Electric Corp | 分布型ｆｅｔ増幅器 |
| JP4544947B2 (ja) | 2004-09-15 | 2010-09-15 | 三菱電機株式会社 | 増幅回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219058A (en) * | 1975-08-04 | 1977-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Exclusive logical sum circuit |
-
1982
- 1982-07-19 JP JP57125366A patent/JPS5916404A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219058A (en) * | 1975-08-04 | 1977-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Exclusive logical sum circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5916404A (ja) | 1984-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (ja) | ||
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| JPS644364B2 (ja) | ||
| EP0365091B1 (en) | Filter circuit arrangement | |
| JPH0131327B2 (ja) | ||
| US5028884A (en) | Leapfrog filter having adjustable center frequency and quality factor | |
| JPH0616570B2 (ja) | 演算増幅器 | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
| US4227157A (en) | Frequency compensated high frequency amplifiers | |
| CA1248186A (en) | Active filter circuit | |
| JPS5927612A (ja) | 増幅回路 | |
| JPH047845B2 (ja) | ||
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| JPH051646B2 (ja) | ||
| US4937534A (en) | Band-pass amplifier | |
| EP0213677A2 (en) | Differential amplifier with current steering to enhance slew rate | |
| US4145665A (en) | Regulating amplifier | |
| JPH0821831B2 (ja) | 積分回路 | |
| JP2643751B2 (ja) | 帰還増幅回路 | |
| JPS6236332Y2 (ja) | ||
| JPH0154884B2 (ja) | ||
| JPH0540585Y2 (ja) | ||
| JPH0513063Y2 (ja) | ||
| JPH0317464Y2 (ja) |