JPH0513063Y2 - - Google Patents
Info
- Publication number
- JPH0513063Y2 JPH0513063Y2 JP1987078517U JP7851787U JPH0513063Y2 JP H0513063 Y2 JPH0513063 Y2 JP H0513063Y2 JP 1987078517 U JP1987078517 U JP 1987078517U JP 7851787 U JP7851787 U JP 7851787U JP H0513063 Y2 JPH0513063 Y2 JP H0513063Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- reactance
- current
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔考案の産業上の利用分野〕
本考案は、可変リアクタンス回路に関するもの
で、負から正の所定の値迄変化する等価リアクタ
ンスを発生することのできる可変リアクタンス回
路に係るものである。
で、負から正の所定の値迄変化する等価リアクタ
ンスを発生することのできる可変リアクタンス回
路に係るものである。
〔従来の技術〕
近年、回路の半導体集積回路（以下、ICと称
する。）化の促進に伴い容量リアクタンス素子や
誘導リアクタンス素子のIC化が課題となつてい
る。等価容量リアクタンス素子としては、小さな
容量を持つた容量素子が、接合容量等によつて実
施されているが、大容量の容量素子は、開発の余
地を残している。又、誘導リアクタンス素子に関
しては、ジヤイレイタによつてIC化されている
が、回路が複雑である。これらは固定した値の等
価リアクタンスのみを発生するものであつて、負
から正の値迄変化する等価リアクタンスを発生す
ることのできる可変リアクタンス回路ではない。
する。）化の促進に伴い容量リアクタンス素子や
誘導リアクタンス素子のIC化が課題となつてい
る。等価容量リアクタンス素子としては、小さな
容量を持つた容量素子が、接合容量等によつて実
施されているが、大容量の容量素子は、開発の余
地を残している。又、誘導リアクタンス素子に関
しては、ジヤイレイタによつてIC化されている
が、回路が複雑である。これらは固定した値の等
価リアクタンスのみを発生するものであつて、負
から正の値迄変化する等価リアクタンスを発生す
ることのできる可変リアクタンス回路ではない。
容量リアクタンス回路の一例として第６図に基
づき説明する。
づき説明する。
第６図の容量リアクタンス回路は、トランジス
タT10，T11からなる差動対と、ダイオードD1と
トランジスタT14からなる能動負荷回路を具えた
差動増幅回路から形成されている。トランジスタ
T10のベース・コレクタにコンデンサC10が接続
され、トランジスタT10，T11のベース間に抵抗
R10が接続され、差動増幅回路の出力端が出力端
子３に接続されている。トランジスタT10，T11
のベース間に接続された抵抗R10に電流i0が流れ、
その端子間に電圧が発生し、その電位差によつて
差動対が動作してコレクタ電流が流れて端子３と
接地端子間に等価容量リアクタンスが発生する。
又、可変電流源回路I10の電流値を可変すること
により、出力端子３から見た等価リアクタンスを
変えている。
タT10，T11からなる差動対と、ダイオードD1と
トランジスタT14からなる能動負荷回路を具えた
差動増幅回路から形成されている。トランジスタ
T10のベース・コレクタにコンデンサC10が接続
され、トランジスタT10，T11のベース間に抵抗
R10が接続され、差動増幅回路の出力端が出力端
子３に接続されている。トランジスタT10，T11
のベース間に接続された抵抗R10に電流i0が流れ、
その端子間に電圧が発生し、その電位差によつて
差動対が動作してコレクタ電流が流れて端子３と
接地端子間に等価容量リアクタンスが発生する。
又、可変電流源回路I10の電流値を可変すること
により、出力端子３から見た等価リアクタンスを
変えている。
トランジスタT10のベースにベース電圧e1が印
加されると、抵抗R10に電流i0が流れる。e1は、 e1＝Ri0 …(1) （但し、Ｒは抵抗R10の抵抗値） と表される。
加されると、抵抗R10に電流i0が流れる。e1は、 e1＝Ri0 …(1) （但し、Ｒは抵抗R10の抵抗値） と表される。
出力端子３から供給される電流ｉは、トランジ
スタT10のコレクタ電流としてe1・gmの値の電流
が流れると共にコンデンサC10にi0のコレクタ電
流が流れる。従つて、電流ｉは、 ｉ＝e1・gm＋i0 …(2) （但し、gmはトランジスタT10の相互コンダ
クタンスである。） となる。
スタT10のコレクタ電流としてe1・gmの値の電流
が流れると共にコンデンサC10にi0のコレクタ電
流が流れる。従つて、電流ｉは、 ｉ＝e1・gm＋i0 …(2) （但し、gmはトランジスタT10の相互コンダ
クタンスである。） となる。
(2)式に於いて、トランジスタT10のコレクタ電
流e1・gmは、コンデンサC10に流れる電流i0より
充分に大きいので、電流i0は省略することができ
る。依つて、電流ｉは、 ｉ＝e1・gm …(3) と表される。
流e1・gmは、コンデンサC10に流れる電流i0より
充分に大きいので、電流i0は省略することができ
る。依つて、電流ｉは、 ｉ＝e1・gm …(3) と表される。
又、コンデンサC10に流れる電流をi0とし、出
力端子３に印加される電圧をe0とすると、 i0＝e0／Ｒ＋１／jωC …(4) （但し、ＣはコンデンサC10の容量リアクタン
スであり、ωは角周波数である。） と表される。依つて、(1)(3)及び(4)式から電流ｉは ｉ＝e0／１／gm＋１／jωC・Ｒ・gm …(5) と表さる。
力端子３に印加される電圧をe0とすると、 i0＝e0／Ｒ＋１／jωC …(4) （但し、ＣはコンデンサC10の容量リアクタン
スであり、ωは角周波数である。） と表される。依つて、(1)(3)及び(4)式から電流ｉは ｉ＝e0／１／gm＋１／jωC・Ｒ・gm …(5) と表さる。
従つて、(5)式から第６図の容量リアクタンス回
路の等価容量リアクタンスは、トランジスタ
T10，T11のベース間に接続された抵抗R10とトラ
ンジスタT10の相互コンダクタンスgm、及びコ
ンデンサC10によつて定められる。
路の等価容量リアクタンスは、トランジスタ
T10，T11のベース間に接続された抵抗R10とトラ
ンジスタT10の相互コンダクタンスgm、及びコ
ンデンサC10によつて定められる。
従来の等価リアクタンス回路は、等価リアクタ
ンスが、(5)式に示すように抵抗R10とトランジス
タT10の相互コンダクタンスgm、及びコンデン
サC10により定められる。トランジスタT10のコ
レクタと接地間を容量素子としている。等価リア
クタンスを大きくする場合、コンデンサC10の容
量値を大きくしてIC化を計ると、コンデンサC10
が大きな面積を占めるので好ましくない。又、抵
抗R10を大きくして等価リアクタンスを大きくし
ようとすると、抵抗R10はトランジスタT10，T11
のベース・エミツタ間の抵抗成分に対し並列に接
続されるので問題が生じる。例えば、トランジス
タの電流増幅率hFEを100とし、コレクタ電流ICを
1mAとすると、そのトランジスタの相互コンダ
クタンスgmは、gm＝IC／VT（但し、VTは熱電
圧）と表されるので、１／26（１／Ω）と求めら
れる。その入力インピーダンスZINは、ZIN≒hFE・
１／gmと表され、約2.6KΩとなる。従つて、抵
抗R10の値を1KΩ以上にすると、抵抗R10に流れ
る電流i0の値が大きくなり抵抗R10が無視できな
い。このような場合、(3)式が成立しなくなる問題
が発生する。
ンスが、(5)式に示すように抵抗R10とトランジス
タT10の相互コンダクタンスgm、及びコンデン
サC10により定められる。トランジスタT10のコ
レクタと接地間を容量素子としている。等価リア
クタンスを大きくする場合、コンデンサC10の容
量値を大きくしてIC化を計ると、コンデンサC10
が大きな面積を占めるので好ましくない。又、抵
抗R10を大きくして等価リアクタンスを大きくし
ようとすると、抵抗R10はトランジスタT10，T11
のベース・エミツタ間の抵抗成分に対し並列に接
続されるので問題が生じる。例えば、トランジス
タの電流増幅率hFEを100とし、コレクタ電流ICを
1mAとすると、そのトランジスタの相互コンダ
クタンスgmは、gm＝IC／VT（但し、VTは熱電
圧）と表されるので、１／26（１／Ω）と求めら
れる。その入力インピーダンスZINは、ZIN≒hFE・
１／gmと表され、約2.6KΩとなる。従つて、抵
抗R10の値を1KΩ以上にすると、抵抗R10に流れ
る電流i0の値が大きくなり抵抗R10が無視できな
い。このような場合、(3)式が成立しなくなる問題
が発生する。
更に、トランジスタT10，T11のベース間に抵
抗R10が接続されている為に、トランジスタT11
のベースにバイアス電圧E10が印加されると、ト
ランジスタT10のベースには抵抗R10を介してバ
イアス電圧が印加され、トランジスタT10，T11
のベース間に電位差が生じ、起動時に差動対のバ
ランスが崩れて、出力端子３に電流が流れオフセ
ツトが生じる欠点がある。
抗R10が接続されている為に、トランジスタT11
のベースにバイアス電圧E10が印加されると、ト
ランジスタT10のベースには抵抗R10を介してバ
イアス電圧が印加され、トランジスタT10，T11
のベース間に電位差が生じ、起動時に差動対のバ
ランスが崩れて、出力端子３に電流が流れオフセ
ツトが生じる欠点がある。
本考案は、上述の如き問題点を解消する為にな
されたもので、その主な目的は、等価リアクタン
スを負から正の所定の値迄変化させることのでき
るリアクタンス値の設定の容易な等価リアクタン
ス回路を提供するにある。
されたもので、その主な目的は、等価リアクタン
スを負から正の所定の値迄変化させることのでき
るリアクタンス値の設定の容易な等価リアクタン
ス回路を提供するにある。
本考案の他の目的は、オフセツトの発生しない
可変リアクタンス回路を提供するにある。
可変リアクタンス回路を提供するにある。
本考案は、正及び負の容量リアクタンスを発生
する第１と第２の差動増幅回路からなり、それら
の差動増幅回路に具えられた可変電流源回路の電
流値を制御することにより、負から正の所定の値
迄変化する等価リアクタンスを発生する可変リア
クタンス回路であり、第１と第２の差動増幅回路
に具えられた負荷抵抗の値を所定の値に設定する
ことにより、容易に等価リアクタンス値が設定で
きるものである。
する第１と第２の差動増幅回路からなり、それら
の差動増幅回路に具えられた可変電流源回路の電
流値を制御することにより、負から正の所定の値
迄変化する等価リアクタンスを発生する可変リア
クタンス回路であり、第１と第２の差動増幅回路
に具えられた負荷抵抗の値を所定の値に設定する
ことにより、容易に等価リアクタンス値が設定で
きるものである。
第１図は、本考案に係る可変リアクタンス回路
の一実施例を示す回路図である。
の一実施例を示す回路図である。
図に於いて、１，２は電源電圧が印加される端
子があり、３は信号源S1がバイアス電圧源E2に
重畳されて印加される出力端子である。A1，A2
は差動増幅回路であつて、差動増幅回路A1は差
動対トランジスタT1，T2と可変電流源回路I1と
負荷抵抗R1等の負荷回路から構成され、トラン
ジスタT1のベース・コレクタにMOS容量型の容
量素子CM1が接続される。又、差動増幅回路A2は
差動対トランジスタT3，T4と可変電流源回路I2
と負荷抵抗R2等の負荷回路から構成され、トラ
ンジスタT3のコレクタとトランジスタT4のベー
ス間がMOS容量型の容量素子CM2で接続される。
E1はトランジスタT2，T3のベースに接続された
バイアス電圧源である。
子があり、３は信号源S1がバイアス電圧源E2に
重畳されて印加される出力端子である。A1，A2
は差動増幅回路であつて、差動増幅回路A1は差
動対トランジスタT1，T2と可変電流源回路I1と
負荷抵抗R1等の負荷回路から構成され、トラン
ジスタT1のベース・コレクタにMOS容量型の容
量素子CM1が接続される。又、差動増幅回路A2は
差動対トランジスタT3，T4と可変電流源回路I2
と負荷抵抗R2等の負荷回路から構成され、トラ
ンジスタT3のコレクタとトランジスタT4のベー
ス間がMOS容量型の容量素子CM2で接続される。
E1はトランジスタT2，T3のベースに接続された
バイアス電圧源である。
以下、本考案の可変容量リアクタンス回路につ
いてその動作原理について説明する。
いてその動作原理について説明する。
本考案の可変リアクタンス回路は、第６図の従
来例と異なり、トランジスタのミラー容量を積極
的に利用したものである。ミラー容量の原理につ
いて第３図及び第４図に基づき説明する。第３図
は、負荷抵抗RLを具えたエミツタ接地型のトラ
ンジスタの等価回路であり、第４図は、そのベー
スから見た等価容量を示す図である。
来例と異なり、トランジスタのミラー容量を積極
的に利用したものである。ミラー容量の原理につ
いて第３図及び第４図に基づき説明する。第３図
は、負荷抵抗RLを具えたエミツタ接地型のトラ
ンジスタの等価回路であり、第４図は、そのベー
スから見た等価容量を示す図である。
第３図に於いて、i1はベース電源であり、ｖは
ベース電圧、C0はベース・コレクタ間容量、C1
はベース・エミツタ間容量であり、I0はコレクタ
電流であり、トランジスタの相互コンダクタンス
gmと、その負荷抵抗RL、及び入力電圧ｖによつ
て、gmRLｖと表される。
ベース電圧、C0はベース・コレクタ間容量、C1
はベース・エミツタ間容量であり、I0はコレクタ
電流であり、トランジスタの相互コンダクタンス
gmと、その負荷抵抗RL、及び入力電圧ｖによつ
て、gmRLｖと表される。
ベース電流i1は、次式のように示される。
i1＝ｖ／１／jωC1＋ｖ＋gmRLｖ／１／jωC0
＝〔１／１／jωC1＋１＋gmRL／１／jωC0〕ｖ…
(6) ＝Ｙ・ｖ （但し、Ｙはアドミタンス） アドミタンスＹは、 Ｙ＝１／１／jωC1＋１＋gmRL／１／jωC0 ＝１／１／jωC1＋１／１／jωC0（１＋gmRL） である。
(6) ＝Ｙ・ｖ （但し、Ｙはアドミタンス） アドミタンスＹは、 Ｙ＝１／１／jωC1＋１＋gmRL／１／jωC0 ＝１／１／jωC1＋１／１／jωC0（１＋gmRL） である。
従つて、トランジスタのベースから見たミラー
容量は、C0（１＋gmRL）で表される。本考案は、
このミラー容量の原理を積極的に用いたものであ
る。
容量は、C0（１＋gmRL）で表される。本考案は、
このミラー容量の原理を積極的に用いたものであ
る。
次に、第１図の可変リアクタンス回路の動作に
ついて説明する。先ず、正の等価リアクタンスを
示す差動増幅回路A1の動作を説明する。
ついて説明する。先ず、正の等価リアクタンスを
示す差動増幅回路A1の動作を説明する。
差動増幅回路A1のトランジスタT1のベースに
電流i1が入力されているものとすると、トランジ
スタT1のベース・コレクタ間に並列にMOS型容
量素子CM1が接続されているので、(6)式から次式
が得られる。
電流i1が入力されているものとすると、トランジ
スタT1のベース・コレクタ間に並列にMOS型容
量素子CM1が接続されているので、(6)式から次式
が得られる。
i1＝ｖ／１／jωC1＋ｖ＋gmR1ｖ／１／jω（C0＋CM
1） ＝〔１／１／jωC1＋１＋gmR1／１／jω（C0＋CM1
）〕ｖ …(7) （但し、ｖは出力端子３に印加される電圧、
CM1はMOS容量素子CM1の容量、C1はトランジス
タT1のベース・エミツタ間容量、C0はトランジ
スタT1のベース・コレクタ間容量、R1は抵抗R1
の抵抗値） 従つて、このアドミタンスＹは、次のように示
される。
1） ＝〔１／１／jωC1＋１＋gmR1／１／jω（C0＋CM1
）〕ｖ …(7) （但し、ｖは出力端子３に印加される電圧、
CM1はMOS容量素子CM1の容量、C1はトランジス
タT1のベース・エミツタ間容量、C0はトランジ
スタT1のベース・コレクタ間容量、R1は抵抗R1
の抵抗値） 従つて、このアドミタンスＹは、次のように示
される。
Ｙ＝〔１／１／jωC1＋１＋gmR1／１／jω（C0＋CM
1）〕 ＝１／１／jωC1＋ １／１／jω（C0＋CM1）（１＋gmR1） …(8) MOS型容量素子CM1は、ベース・コレクタ間容
量C0やベース・エミツタ間容量C1より!?かに大
きく、gmR1が１より非常に大きいので、アドミ
タンスＹは次のように表される。
1）〕 ＝１／１／jωC1＋ １／１／jω（C0＋CM1）（１＋gmR1） …(8) MOS型容量素子CM1は、ベース・コレクタ間容
量C0やベース・エミツタ間容量C1より!?かに大
きく、gmR1が１より非常に大きいので、アドミ
タンスＹは次のように表される。
Ｙ＝１／１／jωCM1・gmR1 …(9)
(9)式から明らかなように第１図の可変リアクタ
ンス回路の等価リアクタンスは、コンデンサC1
と負荷抵抗R1とトランジスタT1の相互コンダク
タンスgmで決定される。従つて、電流I1を増大
すれば、等価リアクタンスは増大する。又、等価
リアクタンスの値を大きくする場合は、負荷抵抗
R1の値を大きくすることにより、比較的大きな
等価リアクタンスを形成できる。
ンス回路の等価リアクタンスは、コンデンサC1
と負荷抵抗R1とトランジスタT1の相互コンダク
タンスgmで決定される。従つて、電流I1を増大
すれば、等価リアクタンスは増大する。又、等価
リアクタンスの値を大きくする場合は、負荷抵抗
R1の値を大きくすることにより、比較的大きな
等価リアクタンスを形成できる。
又、負の等価リアクタンスを発生する差動増幅
回路A2の動作についても同様に求められる。差
動増幅回路A2は、差動増幅回路A1に対し反転し
た動作となるので、トランジスタT4のベースに
電流i2が入力されるとすれば、(6)式と同様に次式
が成り立つ。
回路A2の動作についても同様に求められる。差
動増幅回路A2は、差動増幅回路A1に対し反転し
た動作となるので、トランジスタT4のベースに
電流i2が入力されるとすれば、(6)式と同様に次式
が成り立つ。
i2＝ｖ／１／jωC1＋ｖ−gmR2ｖ／１／jω（C0＋CM
1） ＝〔１／１／jωC1＋１−gmR2／１／jω（C0＋CM
2）〕ｖ …(10) （但し、CM2はMOS型容量素子CM2の容量、C1
はトランジスタT4のベース・エミツタ間電圧容
量、C0はトランジスタT4のベース・コレクタ間
容量、R2は負荷抵抗R2の抵抗値） 従つて、このアドミタンスＹは、次のように示
される。
1） ＝〔１／１／jωC1＋１−gmR2／１／jω（C0＋CM
2）〕ｖ …(10) （但し、CM2はMOS型容量素子CM2の容量、C1
はトランジスタT4のベース・エミツタ間電圧容
量、C0はトランジスタT4のベース・コレクタ間
容量、R2は負荷抵抗R2の抵抗値） 従つて、このアドミタンスＹは、次のように示
される。
Ｙ＝〔１／１／jωC2＋１−gmR2／１／jω（C0＋CM
2）〕 ＝１／１／jωC2＋ １／１／jω（C0＋CM2）・（１−gmR2） …(11) MOS型の容量素子CM2は、ベース・コレクタ間
容量C0やベース・エミツタ間容量C2より遥かに
大きく、gmR2は１より非常に大きいので、アド
ミタンスＹは次式のようになる。
2）〕 ＝１／１／jωC2＋ １／１／jω（C0＋CM2）・（１−gmR2） …(11) MOS型の容量素子CM2は、ベース・コレクタ間
容量C0やベース・エミツタ間容量C2より遥かに
大きく、gmR2は１より非常に大きいので、アド
ミタンスＹは次式のようになる。
Ｙ＝１／１／jωCM2・（−gmR2） …(12)
上述の如く、第１図の可変リアクタンス回路で
は、等価リアクタンスが差動増幅回路A1側では、
CM・gm・R1で決定され、差動増幅回路A2側で
は、−CM・gm・R2で決定される。又、相互コン
ダクタンスgmは、次式のように表される。
は、等価リアクタンスが差動増幅回路A1側では、
CM・gm・R1で決定され、差動増幅回路A2側で
は、−CM・gm・R2で決定される。又、相互コン
ダクタンスgmは、次式のように表される。
gm＝２・αqI1／4kT
＝α・I1／52 …(13)
gm＝２・αqI2／4kT
＝α・I2／52 …(14)
（但し、αは電流増幅率、ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子の電荷量、電流I1，
I2は、夫々可変電流源回路I1，I2に流れる電流） 即ち、(13)、(14)式から第１図の実施例では、可変
電流源回路I1，I2の電流値を制御することによ
り、等価リアクタンスを正から負の所定の値迄変
化させることができる。
数、Ｔは絶対温度、ｑは電子の電荷量、電流I1，
I2は、夫々可変電流源回路I1，I2に流れる電流） 即ち、(13)、(14)式から第１図の実施例では、可変
電流源回路I1，I2の電流値を制御することによ
り、等価リアクタンスを正から負の所定の値迄変
化させることができる。
第２図は本考案の可変リアクタンス回路の位相
特性を示す図で、第１図の出力端子３に抵抗R0
を介し電圧源E2に重畳された信号源S1が印加さ
れた時の位相特性を示している。第２図の横軸が
出力端子３に印加される信号の周波数を示し、縦
軸が出力端子３から見た等価リアクタンス回路の
位相を示す。
特性を示す図で、第１図の出力端子３に抵抗R0
を介し電圧源E2に重畳された信号源S1が印加さ
れた時の位相特性を示している。第２図の横軸が
出力端子３に印加される信号の周波数を示し、縦
軸が出力端子３から見た等価リアクタンス回路の
位相を示す。
可変電流源I2の電流を零として可変電流源回路
I1に電流を供給すると、位相は負の方向に移り、
等価リアクタンスは増大する。逆に可変電流源回
路I1の電流を零として電流I2を増大すると位相特
性は正の方向に移り、等価リアクタンスは減少す
る。又、可変電流源回路I1の電流を増大すると、
第２図のイからロの特性に移動し、可変電流源I2
の電流を増大すると、ハからニに移動する。
I1に電流を供給すると、位相は負の方向に移り、
等価リアクタンスは増大する。逆に可変電流源回
路I1の電流を零として電流I2を増大すると位相特
性は正の方向に移り、等価リアクタンスは減少す
る。又、可変電流源回路I1の電流を増大すると、
第２図のイからロの特性に移動し、可変電流源I2
の電流を増大すると、ハからニに移動する。
第５図は、可変電流源回路I1，I2の制御方法の
一例を示す回路図である。トランジスタT1，T2
のエミツタを共通接続してトランジスタT5に接
続し、他方のトランジスタT3，T4のエミツタを
共通接続してトランジスタT6に接続し、トラン
ジスタT5，T6のエミツタを共通接続して電流源
回路I3に接続する。トランジスタT6のベースに基
準電圧源E3が接続され、トランジスタT5のベー
スに可変電圧源E4が接続される。他の部分は第
１図と同一である。可変電圧源E4の電位を調整
することによつて、電流I1，I2が可変され等価リ
アクタンスを調整することができる。
一例を示す回路図である。トランジスタT1，T2
のエミツタを共通接続してトランジスタT5に接
続し、他方のトランジスタT3，T4のエミツタを
共通接続してトランジスタT6に接続し、トラン
ジスタT5，T6のエミツタを共通接続して電流源
回路I3に接続する。トランジスタT6のベースに基
準電圧源E3が接続され、トランジスタT5のベー
スに可変電圧源E4が接続される。他の部分は第
１図と同一である。可変電圧源E4の電位を調整
することによつて、電流I1，I2が可変され等価リ
アクタンスを調整することができる。
本考案の可変リアクタンス回路は、そのリアク
タンスが、CM・gm・R1或いは（−CM・gm・
R2）で決定されており、連続的に正負の等価リ
アクタンスを発生させることができる。又、等価
リアクタンスを負荷抵抗R1，R2の値によつて比
較的自由に設定できる利点を有する。
タンスが、CM・gm・R1或いは（−CM・gm・
R2）で決定されており、連続的に正負の等価リ
アクタンスを発生させることができる。又、等価
リアクタンスを負荷抵抗R1，R2の値によつて比
較的自由に設定できる利点を有する。
又、本考案の可変リアクタンス回路は、半導体
集積回路化されたフイルタ回路や共振回路等に極
めて有効である。
集積回路化されたフイルタ回路や共振回路等に極
めて有効である。
第１図は、本考案の可変リアクタンス回路の一
実施例を示す回路図、第２図は、第１図の可変リ
アクタンス回路の位相特性を示す図、第３図は、
トランジスタの等価回路を示す図、第４図はトラ
ンジスタのベースから見た容量を示す図、第５図
は、本考案の可変リアクタンス回路の他の実施例
を示す回路図、第６図は、従来の等価リアクタン
ス回路を示す回路図である。 A1，A2……差動増幅回路、CM1，CM2……MOS
型容量素子、I1，I2……可変電流源回路、R1，R2
……負荷抵抗。
実施例を示す回路図、第２図は、第１図の可変リ
アクタンス回路の位相特性を示す図、第３図は、
トランジスタの等価回路を示す図、第４図はトラ
ンジスタのベースから見た容量を示す図、第５図
は、本考案の可変リアクタンス回路の他の実施例
を示す回路図、第６図は、従来の等価リアクタン
ス回路を示す回路図である。 A1，A2……差動増幅回路、CM1，CM2……MOS
型容量素子、I1，I2……可変電流源回路、R1，R2
……負荷抵抗。
Claims (1)
- 正の等価リアクタンスとして動作する第１の差
動増幅回路と、負の等価リアクタンスとして動作
する第２の差動増幅回路からなり、第１の差動増
幅回路は、第１と第２のトランジスタからなる差
動対、第１のトランジスタのコレクタに接続され
た負荷回路、第１の可変電流源回路を含み、第１
のトランジスタのベース・コレクタ間には第１の
MOS型容量素子が接続されており、第２の差動
増幅回路は第３と第４のトランジスタからなる差
動対、第３のトランジスタのコレクタに接続され
た別の負荷回路、第２の可変電流源回路を含み、
第３のトランジスタのコレクタと第４のトランジ
スタのベース間には第２のMOS型容量素子が接
続されており、さらに該第２と第３のトランジス
タのベースが共通接続されてバイアスされ、該第
１と第４のトランジスタのベースが共通接続され
て出力端子に接続されていることを特徴とする可
変リアクタンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987078517U JPH0513063Y2 (ja) | 1987-05-25 | 1987-05-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987078517U JPH0513063Y2 (ja) | 1987-05-25 | 1987-05-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63187421U JPS63187421U (ja) | 1988-11-30 |
| JPH0513063Y2 true JPH0513063Y2 (ja) | 1993-04-06 |
Family
ID=30927537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987078517U Expired - Lifetime JPH0513063Y2 (ja) | 1987-05-25 | 1987-05-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513063Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957515A (ja) * | 1982-09-27 | 1984-04-03 | Sanyo Electric Co Ltd | 可変リアクタンス回路 |
-
1987
- 1987-05-25 JP JP1987078517U patent/JPH0513063Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957515A (ja) * | 1982-09-27 | 1984-04-03 | Sanyo Electric Co Ltd | 可変リアクタンス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63187421U (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
| JPH0513063Y2 (ja) | ||
| JP2625552B2 (ja) | フィルタ回路 | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JP3158423B2 (ja) | 広帯域増幅回路 | |
| JPS61281710A (ja) | 増幅回路 | |
| JPH0129852Y2 (ja) | ||
| JPH0513062Y2 (ja) | ||
| JP3162985B2 (ja) | フィルタ回路 | |
| JPH0317464Y2 (ja) | ||
| JPS646583Y2 (ja) | ||
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0131327B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0148697B2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JPH0212743Y2 (ja) | ||
| JP3148469B2 (ja) | フィルタ回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH03753Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6121857Y2 (ja) |