JPS644364B2 - - Google Patents
Info
- Publication number
- JPS644364B2 JPS644364B2 JP56025553A JP2555381A JPS644364B2 JP S644364 B2 JPS644364 B2 JP S644364B2 JP 56025553 A JP56025553 A JP 56025553A JP 2555381 A JP2555381 A JP 2555381A JP S644364 B2 JPS644364 B2 JP S644364B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- converter
- voltage
- input terminal
- bias signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明は、複数個の電圧―電流変換器１，２，
３，４を具える集積回路であつて、各変換器が入
力端子１１，２１，３１，４１と、出力端子１
２，２２，３２，４２と、バイアス信号入力端子
１３，２３，３３，４３とを有し、前記のバイア
ス信号入力端子におけるバイアス信号により前記
の電圧―電流変換器の相互コンダクタンスa1G0，
a2G0，a3G0，a4G0を制御するようにし、前記の
電圧―電流変換器の相互コンダクタンスを互いに
ほぼ一定の比となるようにし、前記の集積回路が
更に、互いにほぼ一定の比にあるバイアス信号を
前記のバイアス信号入力端子に供給する為のバイ
アス信号発生器５，５１，５２，５３，５４と、
前記の電圧―電流変換器の相互コンダクタンスが
処理上の変動および作動条件の変動に対し殆んど
感応しないように前記のバイアス信号発生器を制
御する為の制御回路網とを具え、前記の電圧―電
流変換器のうちの少くとも１つ１を基準変換器と
して前記の制御回路網内に設けた集積回路に関す
るものである。
３，４を具える集積回路であつて、各変換器が入
力端子１１，２１，３１，４１と、出力端子１
２，２２，３２，４２と、バイアス信号入力端子
１３，２３，３３，４３とを有し、前記のバイア
ス信号入力端子におけるバイアス信号により前記
の電圧―電流変換器の相互コンダクタンスa1G0，
a2G0，a3G0，a4G0を制御するようにし、前記の
電圧―電流変換器の相互コンダクタンスを互いに
ほぼ一定の比となるようにし、前記の集積回路が
更に、互いにほぼ一定の比にあるバイアス信号を
前記のバイアス信号入力端子に供給する為のバイ
アス信号発生器５，５１，５２，５３，５４と、
前記の電圧―電流変換器の相互コンダクタンスが
処理上の変動および作動条件の変動に対し殆んど
感応しないように前記のバイアス信号発生器を制
御する為の制御回路網とを具え、前記の電圧―電
流変換器のうちの少くとも１つ１を基準変換器と
して前記の制御回路網内に設けた集積回路に関す
るものである。
電圧―電流変換器は特にアナログフイルタ内に
用いられている。この目的の為には、前記の電圧
―電流変換器の相互コンダクタンスを極めて一定
にするか或いは信頼的に調整しうるようにし、集
積回路の製造中の処理上の変動や、電源電圧およ
び温度のような作動条件の変動にも殆んど依存し
ないようにすることが重要である。集積回路にお
いては種々のパラメータが可成り変動するおそれ
があるも、同様な素子のパラメータの相対比は比
較的わずかしか変化しないという事実の為に、集
積回路においては上述した非依存性を前述した集
積回路の構成により容易に達成しうる。このよう
な集積回路は1978年２月15日に発行された雑誌
“Electronic Design”の第26〜32頁、特に第30頁
の回路に示されており既知である。この集積回路
においては、積分器として作動する２つの電圧―
電流変換器が電圧制御発振器として配置されてい
る。この電圧制御発振器の出力周波数は位相比較
器において基準周波数と比較され、またこの電圧
制御発振器はこの発振器の発振周波数が基準周波
数に相当するように制御される。また発振器に供
給する制御電圧は、積分器として作動する電圧―
電流変換器を具えるアナログフイルタにも供給さ
れ、従つてフイルタ周波数は基準周波数と一致
し、処理変動や温度変動に殆んど依存しなくな
る。しかしこのような回路配置においては、電圧
―電流変換器は間接的に安定化されるものであ
り、その使用範囲は安定周波数が得られる範囲に
制限される。更に、既知の安定化法には比較的複
雑な回路を必要とする。
用いられている。この目的の為には、前記の電圧
―電流変換器の相互コンダクタンスを極めて一定
にするか或いは信頼的に調整しうるようにし、集
積回路の製造中の処理上の変動や、電源電圧およ
び温度のような作動条件の変動にも殆んど依存し
ないようにすることが重要である。集積回路にお
いては種々のパラメータが可成り変動するおそれ
があるも、同様な素子のパラメータの相対比は比
較的わずかしか変化しないという事実の為に、集
積回路においては上述した非依存性を前述した集
積回路の構成により容易に達成しうる。このよう
な集積回路は1978年２月15日に発行された雑誌
“Electronic Design”の第26〜32頁、特に第30頁
の回路に示されており既知である。この集積回路
においては、積分器として作動する２つの電圧―
電流変換器が電圧制御発振器として配置されてい
る。この電圧制御発振器の出力周波数は位相比較
器において基準周波数と比較され、またこの電圧
制御発振器はこの発振器の発振周波数が基準周波
数に相当するように制御される。また発振器に供
給する制御電圧は、積分器として作動する電圧―
電流変換器を具えるアナログフイルタにも供給さ
れ、従つてフイルタ周波数は基準周波数と一致
し、処理変動や温度変動に殆んど依存しなくな
る。しかしこのような回路配置においては、電圧
―電流変換器は間接的に安定化されるものであ
り、その使用範囲は安定周波数が得られる範囲に
制限される。更に、既知の安定化法には比較的複
雑な回路を必要とする。
本発明の目的は、多数の電圧―電流変換器を処
理上の変動や作動条件の変動に対して簡単に安定
化しうる前述した種類の集積回路を提供せんとす
るにある。
理上の変動や作動条件の変動に対して簡単に安定
化しうる前述した種類の集積回路を提供せんとす
るにある。
本発明は、複数個の電圧―電流変換器１，２，
３，４を具える集積回路であつて、各変換器が入
力端子１１，２１，３１，４１と、出力端子１
２，２２，３２，４２と、バイアス信号入力端子
１３，２３，３３，４３とを有し、前記のバイア
ス信号入力端子におけるバイアス信号により前記
の電圧―電流変換器の相互コンダクタンスa1G0，
a2G0，a3G0，a4G0を制御するようにし、前記の
電圧―電流変換器の相互コンダクタンスを互いに
ほぼ一定の比となるようにし、前記の集積回路が
更に、互いにほぼ一定の比にあるバイアス信号を
前記のバイアス信号入力端子に供給する為のバイ
アス信号発生器５，５１，５２，５３，５４と、
前記の電圧―電流変換器の相互コンダクタンスが
処理上の変動および作動条件の変動に対し殆んど
感応しないように前記のバイアス信号発生器を制
御する為の制御回路網とを具え、前記の電圧―電
流変換器のうちの少くとも１つ１を基準変換器と
して前記の制御回路網内に設けた集積回路におい
て、前記の制御回路網が第１電流源６および第２
電流源７を具え、これら第１および第２電流源の
電流I1およびnI1が互いにほぼ一定の比となるよ
うにし、前記の制御回路網が更に、基準変換器１
の入力端子１１に結合されており基準抵抗８に結
合させる為の端子９を具え、前記の基準変換器の
前記の入力端子１１は第１電流源の出力回路に設
け、前記の制御回路網が更に、基準変換器の出力
端子とバイアス信号発生器の制御入力端子との間
に設けられた比較制御増幅器１０を具え、該比較
制御増幅器により基準変換器の出力電流と第２電
流源からの電流とを比較し、これにより基準変換
器および第２電流源の出力電流間でほぼ一定の比
が維持されるようにバイアス信号発生器を制御す
るようにしたことを特徴とする。
３，４を具える集積回路であつて、各変換器が入
力端子１１，２１，３１，４１と、出力端子１
２，２２，３２，４２と、バイアス信号入力端子
１３，２３，３３，４３とを有し、前記のバイア
ス信号入力端子におけるバイアス信号により前記
の電圧―電流変換器の相互コンダクタンスa1G0，
a2G0，a3G0，a4G0を制御するようにし、前記の
電圧―電流変換器の相互コンダクタンスを互いに
ほぼ一定の比となるようにし、前記の集積回路が
更に、互いにほぼ一定の比にあるバイアス信号を
前記のバイアス信号入力端子に供給する為のバイ
アス信号発生器５，５１，５２，５３，５４と、
前記の電圧―電流変換器の相互コンダクタンスが
処理上の変動および作動条件の変動に対し殆んど
感応しないように前記のバイアス信号発生器を制
御する為の制御回路網とを具え、前記の電圧―電
流変換器のうちの少くとも１つ１を基準変換器と
して前記の制御回路網内に設けた集積回路におい
て、前記の制御回路網が第１電流源６および第２
電流源７を具え、これら第１および第２電流源の
電流I1およびnI1が互いにほぼ一定の比となるよ
うにし、前記の制御回路網が更に、基準変換器１
の入力端子１１に結合されており基準抵抗８に結
合させる為の端子９を具え、前記の基準変換器の
前記の入力端子１１は第１電流源の出力回路に設
け、前記の制御回路網が更に、基準変換器の出力
端子とバイアス信号発生器の制御入力端子との間
に設けられた比較制御増幅器１０を具え、該比較
制御増幅器により基準変換器の出力電流と第２電
流源からの電流とを比較し、これにより基準変換
器および第２電流源の出力電流間でほぼ一定の比
が維持されるようにバイアス信号発生器を制御す
るようにしたことを特徴とする。
本発明は、大きさが分つておらず変動を受ける
第１電流を基準変換器の入力端子に供給し、この
第１電流に対し一定の比にある第２電流（集積回
路においてはこの電流の比を簡単に一定にしう
る）を比較器に供給し、基準変換器の出力電流と
前記の第２電流とを比較するようにすることによ
り、また前記の基準変換器の出力電流が前記の第
２電流に対し一定の比に、特に等しくなるように
前記の基準変換器を制御することにより、第１お
よび第２電流の絶対値にかかわらず前記の基準変
換器の相互コンダクタンスが、この基準変換器の
入力端子に配置した基準抵抗、実際にはしばしば
集積回路に外部的に接続した精密抵抗或いはスイ
ツチングしうるキヤパシタンス（コンデンサ）に
より模擬された抵抗であつて等価抵抗値がスイツ
チング周波数によつて決まるようにした抵抗の抵
抗値に逆比例するという事実を確かめ、かかる認
識を基に成したものである。従つて、このように
して得た制御信号或いはこの制御信号に対し一定
の比にある信号によつてすべての他の電圧―電流
変換器の相互コンダクタンスも前記の基準抵抗の
抵抗値に関連させる。
第１電流を基準変換器の入力端子に供給し、この
第１電流に対し一定の比にある第２電流（集積回
路においてはこの電流の比を簡単に一定にしう
る）を比較器に供給し、基準変換器の出力電流と
前記の第２電流とを比較するようにすることによ
り、また前記の基準変換器の出力電流が前記の第
２電流に対し一定の比に、特に等しくなるように
前記の基準変換器を制御することにより、第１お
よび第２電流の絶対値にかかわらず前記の基準変
換器の相互コンダクタンスが、この基準変換器の
入力端子に配置した基準抵抗、実際にはしばしば
集積回路に外部的に接続した精密抵抗或いはスイ
ツチングしうるキヤパシタンス（コンデンサ）に
より模擬された抵抗であつて等価抵抗値がスイツ
チング周波数によつて決まるようにした抵抗の抵
抗値に逆比例するという事実を確かめ、かかる認
識を基に成したものである。従つて、このように
して得た制御信号或いはこの制御信号に対し一定
の比にある信号によつてすべての他の電圧―電流
変換器の相互コンダクタンスも前記の基準抵抗の
抵抗値に関連させる。
図面につき本発明を説明する。
本発明による集積回路を第１図に示す。この集
積回路は多数の電圧―電流変換器を有するも第１
図には４個の変換器１，２，３および４のみを示
す。これらの変換器１，２，３および４の各々は
入力端子１１，２１，３１および４１と、出力端
子１２，２２，３２および４２と、バイアス入力
端子１３，２３，３３および４３とをそれぞれ有
する。電圧―電流変換器にはバイアス信号発生器
５から上記のバイアス入力端子を経てバイアス信
号が供給され、このバイアス信号発生器５は互い
に関連するバイアス信号を発生する。変換器１，
２，３および４は互いに一定の比a1：a2：a3：a4
にある相互コンダクタンスa1G0，a2G0，a3G0お
よびa4G0をそれぞれ有し、上記の比は上記の変
換器の相互構造と、バイアス信号発生器５から生
じる制御信号の相互関係との双方或いはいずれか
一方により決定される。実際には前記の相互コン
ダクタンスはしばしば互いに等しく、例えばa1＝
a2＝a3＝a4＝１となるように選択される。
積回路は多数の電圧―電流変換器を有するも第１
図には４個の変換器１，２，３および４のみを示
す。これらの変換器１，２，３および４の各々は
入力端子１１，２１，３１および４１と、出力端
子１２，２２，３２および４２と、バイアス入力
端子１３，２３，３３および４３とをそれぞれ有
する。電圧―電流変換器にはバイアス信号発生器
５から上記のバイアス入力端子を経てバイアス信
号が供給され、このバイアス信号発生器５は互い
に関連するバイアス信号を発生する。変換器１，
２，３および４は互いに一定の比a1：a2：a3：a4
にある相互コンダクタンスa1G0，a2G0，a3G0お
よびa4G0をそれぞれ有し、上記の比は上記の変
換器の相互構造と、バイアス信号発生器５から生
じる制御信号の相互関係との双方或いはいずれか
一方により決定される。実際には前記の相互コン
ダクタンスはしばしば互いに等しく、例えばa1＝
a2＝a3＝a4＝１となるように選択される。
電圧―電流変換器１は基準変換器として選択す
る。本例の場合この変換器１の入力端子１１を、
集積回路の外部のピン９に接続しうる抵抗値R0
の抵抗８を経て接地する。集積回路は更に互いに
結合した第１電流源６および第２電流源７を有す
る。これらの電流源６および７は互いに１：ｎの
一定の比にある大きさI1およびnI1を有する電流
を発生する。電流I1は抵抗８を経て流れ入力端子
１１に電圧I1R0を生ぜしめる為、基準変換器１は
出力電流Iu＝a1G0R0I1を生じる。この電流を比較
増幅器１０において倍率ｍ（実際には一般に１）
によつて重み付けし、電流nI1と比較する。この
比較増幅器は例えば入力端子に抵抗を有する差動
電圧増幅器とすることができるが、第２図の例の
ように入力端子が電流源７と基準変換器の出力端
子との間の接続点である高オーム抵抗の電圧増幅
器とすることもできる。比較増幅器の出力信号に
よりバイアス信号発生器５を制御し、比較増幅器
１０とバイアス信号発生器５と基準変換器１とよ
り成る制御ループにおけるループ利得が適当であ
る場合にmIu＝nI1となり、これにより基準変換器
１の相互コンダクタンスに対する関係式a1G0＝
ｎ／ｍ・１／R0が得られるようにする。ｎ＝ｍ＝１お よびa1＝a2＝a3＝a4＝１である実際の場合には、
上記の関係式はG0＝１／R0となる。この関係式は比 を表わすパラメータa1，ｎおよびｍの変化と、集
積回路における比較的わずかな広がりすなわち変
動のみによつて影響を受ける。他の変換器もバイ
アス信号発生器５を介して結合されている為、上
述したことと同様なことがこれらの他の変換器に
ついてもいえる。
る。本例の場合この変換器１の入力端子１１を、
集積回路の外部のピン９に接続しうる抵抗値R0
の抵抗８を経て接地する。集積回路は更に互いに
結合した第１電流源６および第２電流源７を有す
る。これらの電流源６および７は互いに１：ｎの
一定の比にある大きさI1およびnI1を有する電流
を発生する。電流I1は抵抗８を経て流れ入力端子
１１に電圧I1R0を生ぜしめる為、基準変換器１は
出力電流Iu＝a1G0R0I1を生じる。この電流を比較
増幅器１０において倍率ｍ（実際には一般に１）
によつて重み付けし、電流nI1と比較する。この
比較増幅器は例えば入力端子に抵抗を有する差動
電圧増幅器とすることができるが、第２図の例の
ように入力端子が電流源７と基準変換器の出力端
子との間の接続点である高オーム抵抗の電圧増幅
器とすることもできる。比較増幅器の出力信号に
よりバイアス信号発生器５を制御し、比較増幅器
１０とバイアス信号発生器５と基準変換器１とよ
り成る制御ループにおけるループ利得が適当であ
る場合にmIu＝nI1となり、これにより基準変換器
１の相互コンダクタンスに対する関係式a1G0＝
ｎ／ｍ・１／R0が得られるようにする。ｎ＝ｍ＝１お よびa1＝a2＝a3＝a4＝１である実際の場合には、
上記の関係式はG0＝１／R0となる。この関係式は比 を表わすパラメータa1，ｎおよびｍの変化と、集
積回路における比較的わずかな広がりすなわち変
動のみによつて影響を受ける。他の変換器もバイ
アス信号発生器５を介して結合されている為、上
述したことと同様なことがこれらの他の変換器に
ついてもいえる。
抵抗値R0を有する基準抵抗８をスイツチング
しうるキヤパシタンス（コンデンサ）で模擬させ
ることもでき、この場合見かけの抵抗値R0は上
記のキヤパシタンスの値とスイツチング周波数と
によつて決まる。この例は実際には例えばクロツ
ク信号が存在する場合のフイルタ回路に用いるこ
とができる。このようなフイルタ回路はキヤパシ
タンスを有しており、抵抗値R0はキヤパシタン
スによつても決まる為、種々のキヤパシタンスの
絶対値はもはや重要でなくなるという大きな利点
が得られる。この場合実際にフイルタキヤパシタ
ンスの変化が補償され、模擬抵抗８の見かけの抵
抗値R0の変化が補償される。スイツチングしう
るキヤパシタンスによつて模擬される抵抗の一例
は“IEEETransactions on Circuits and、
Systems”Vol.CAS―26，No.２（1979年２月），第
140〜144頁に記載されている。
しうるキヤパシタンス（コンデンサ）で模擬させ
ることもでき、この場合見かけの抵抗値R0は上
記のキヤパシタンスの値とスイツチング周波数と
によつて決まる。この例は実際には例えばクロツ
ク信号が存在する場合のフイルタ回路に用いるこ
とができる。このようなフイルタ回路はキヤパシ
タンスを有しており、抵抗値R0はキヤパシタン
スによつても決まる為、種々のキヤパシタンスの
絶対値はもはや重要でなくなるという大きな利点
が得られる。この場合実際にフイルタキヤパシタ
ンスの変化が補償され、模擬抵抗８の見かけの抵
抗値R0の変化が補償される。スイツチングしう
るキヤパシタンスによつて模擬される抵抗の一例
は“IEEETransactions on Circuits and、
Systems”Vol.CAS―26，No.２（1979年２月），第
140〜144頁に記載されている。
第２図は本質的に第１図と同じ回路を示すも
の、電圧―電流変換器は一例として差動入力端子
を有するものを示した。本例では、基準変換器の
反転入力端子１４を内部的に接地し、差動入力端
子１１および１４間に設けた抵抗８に対し１個の
みの追加の外部ピン９しか必要としないようにす
る。その理由は接地用のピンは既に得られている
為である。
の、電圧―電流変換器は一例として差動入力端子
を有するものを示した。本例では、基準変換器の
反転入力端子１４を内部的に接地し、差動入力端
子１１および１４間に設けた抵抗８に対し１個の
みの追加の外部ピン９しか必要としないようにす
る。その理由は接地用のピンは既に得られている
為である。
バイアス信号発生器５はｐチヤンネルトランジ
スタ５１，５２，５３および５４を有する複式の
制御電流源を以つて構成し、これらトランジスタ
のソース電極は正の電源端子＋VBに接続し、ド
レイン電極は各別のバイアス入力端子１３，２
３，３３および４３に接続し、ゲート電極は他の
ｐチヤネルトランジスタ５５のゲートおよびドレ
イン電極に接続し、このトランジスタ５５のソー
ス電極は電源端子＋VBに接続する。従つて、ト
ランジスタ５１，５２，５３および５４の各々は
トランジスタ５５と相俟つて電流ミラー回路を構
成し、従つてこれらの幾何学的な比率を適当に選
択することにより１以外のいかなる所望の電流比
をも得ることができる。電流源６および７も、ゲ
ートおよびドレイン電極を相互接続したトランジ
スタ１６を入力トランジスタとして用いることに
より電流ミラー回路として配置したｐチヤネルト
ランジスタを以つて構成する。上記のトランジス
タ１６は電源端子１５および＋VB間で抵抗１７
と直列に設ける。この場合も電流比ｎは電流源６
および７として配置したトランジスタの幾何学的
な比率によつて決まる。比較増幅器１０はｎチヤ
ネルトランジスタ１８を以つて構成し、そのソー
ス電極は接地し、ゲート電極は基準変換器１の出
力端子１２および電流源７の出力端子に接続す
る。比較は、トランジスタ１８のゲート電極が電
流を引込まず、従つてIu＝nI1となるように行な
われる。トランジスタ１８のドレイン電極はバイ
アス信号発生器の入力トランジスタ５５を経て正
の電源端子＋VBに接続する。従つてトランジス
タ１８は関係式Iu＝nI1が満足されるように前記
のバイアス信号発生器を制御する。
スタ５１，５２，５３および５４を有する複式の
制御電流源を以つて構成し、これらトランジスタ
のソース電極は正の電源端子＋VBに接続し、ド
レイン電極は各別のバイアス入力端子１３，２
３，３３および４３に接続し、ゲート電極は他の
ｐチヤネルトランジスタ５５のゲートおよびドレ
イン電極に接続し、このトランジスタ５５のソー
ス電極は電源端子＋VBに接続する。従つて、ト
ランジスタ５１，５２，５３および５４の各々は
トランジスタ５５と相俟つて電流ミラー回路を構
成し、従つてこれらの幾何学的な比率を適当に選
択することにより１以外のいかなる所望の電流比
をも得ることができる。電流源６および７も、ゲ
ートおよびドレイン電極を相互接続したトランジ
スタ１６を入力トランジスタとして用いることに
より電流ミラー回路として配置したｐチヤネルト
ランジスタを以つて構成する。上記のトランジス
タ１６は電源端子１５および＋VB間で抵抗１７
と直列に設ける。この場合も電流比ｎは電流源６
および７として配置したトランジスタの幾何学的
な比率によつて決まる。比較増幅器１０はｎチヤ
ネルトランジスタ１８を以つて構成し、そのソー
ス電極は接地し、ゲート電極は基準変換器１の出
力端子１２および電流源７の出力端子に接続す
る。比較は、トランジスタ１８のゲート電極が電
流を引込まず、従つてIu＝nI1となるように行な
われる。トランジスタ１８のドレイン電極はバイ
アス信号発生器の入力トランジスタ５５を経て正
の電源端子＋VBに接続する。従つてトランジス
タ１８は関係式Iu＝nI1が満足されるように前記
のバイアス信号発生器を制御する。
電圧―電流変換器１，２，３および４は種々に
設計することができる。
設計することができる。
第３図は電流制御される相互コンダクタンスを
有するCMOSトランジスタを以つて構成した電
圧―電流変換器の簡単な実施例を示す。この変換
器は差動対として接続した２つのｐチヤネルトラ
ンジスタ２５および２６を有し、ドレイン電流は
ｎチヤネルトランジスタ２７および２８を有する
電流ミラー回路を経て導出する。バイアス信号は
トランジスタ２５および２６の共通ソース電極１
３に電流として供給し、これらトランジスタ２５
および２６のゲート電極は差動入力端子を構成す
る為、この変換器の相互コンダクタンスはトラン
ジスタ２５および２６の“スローブ”によつて決
まる。
有するCMOSトランジスタを以つて構成した電
圧―電流変換器の簡単な実施例を示す。この変換
器は差動対として接続した２つのｐチヤネルトラ
ンジスタ２５および２６を有し、ドレイン電流は
ｎチヤネルトランジスタ２７および２８を有する
電流ミラー回路を経て導出する。バイアス信号は
トランジスタ２５および２６の共通ソース電極１
３に電流として供給し、これらトランジスタ２５
および２６のゲート電極は差動入力端子を構成す
る為、この変換器の相互コンダクタンスはトラン
ジスタ２５および２６の“スローブ”によつて決
まる。
第１図は本発明による集積回路の一例を示すブ
ロツク線図、第２図はOMOSトランジスタを用
いた第１図の回路の好適な一実施例を示す回路
図、第３図は第２図の回路に用いる電圧―電流変
換器の一実施例を示す回路図である。 １〜４……電圧―電流変換器、５……バイアス
信号発生器、６，７……電流源、８，１７……抵
抗、１０……比較増幅器、１１，２１，３１，４
１……入力端子、１２，２２，３２，４２……出
力端子、１３，２３，３３，４３……バイアス入
力端子、１４……反転入力端子。
ロツク線図、第２図はOMOSトランジスタを用
いた第１図の回路の好適な一実施例を示す回路
図、第３図は第２図の回路に用いる電圧―電流変
換器の一実施例を示す回路図である。 １〜４……電圧―電流変換器、５……バイアス
信号発生器、６，７……電流源、８，１７……抵
抗、１０……比較増幅器、１１，２１，３１，４
１……入力端子、１２，２２，３２，４２……出
力端子、１３，２３，３３，４３……バイアス入
力端子、１４……反転入力端子。
Claims (1)
- 【特許請求の範囲】 １ 複数個の電圧―電流変換器１，２，３，４を
具える集積回路であつて、各変換器が入力端子１
１，２１，３１，４１と、出力端子１２，２２，
３２，４２と、バイアス信号入力端子１３，２
３，３３，４３とを有し、前記のバイアス信号入
力端子におけるバイアス信号により前記の電圧―
電流変換器の相互コンダクタンスa1G0，a2G0，
a3G0，a4G0を制御するようにし、前記の電圧―
電流変換器の相互コンダクタンスを互いにほぼ一
定の比となるようにし、前記の集積回路が更に、
互いにほぼ一定の比にあるバイアス信号を前記の
バイアス信号入力端子に供給する為のバイアス信
号発生器５，５１，５２，５３，５４と、前記の
電圧―電流変換器の相互コンダクタンスが処理上
の変動および作動条件の変動に対し殆ど感応しな
いように前記のバイアス信号発生器を制御する為
の制御回路網とを具え、前記の電圧―電流変換器
のうちの少くとも１つ１を基準変換器として前記
の制御回路網内に設けた集積回路において、前記
の制御回路網が第１電流源６および第２電流源７
を具え、これら第１および第２電流源の電流I1お
よびnI1が互いにほぼ一定の比となるようにし、
前記の制御回路網が更に、基準変換器１の入力端
子１１に結合されており基準抵抗８に結合させる
為の端子９を具え、前記の基準変換器の前記の入
力端子１１は第１電流源の出力回路に設け、前記
の制御回路網が更に、基準変換器の出力端子とバ
イアス信号発生器の制御入力端子との間に設けら
れた比較制御増幅器１０を具え、該比較制御増幅
器により基準変換器の出力電流と第２電流源から
の電流とを比較し、これにより基準変換器および
第２電流源の出力電流間でほぼ一定の比が維持さ
れるようにバイアス信号発生器を制御するように
したことを特徴とする複数個の電圧―電流変換器
を具える集積回路。 ２ 特許請求の範囲１記載の複数個の電圧―電流
変換器を具える集積回路において、電圧―電流変
換器のバイアス設定を電流制御するようにし、前
記の制御回路網が１個の入力端子と複数個の出力
端子とを有する第１電流ミラー回路を具え、該第
１電流ミラー回路の出力端子を電圧―電流変換器
のバイアス信号入力端子に接続し、前記の第１電
流ミラー回路の前記の入力端子をトランジスタの
ドレイン回路内に設け、このトランジスタのゲー
ト電極を基準変換器の出力端子に接続し、前記の
第１および第２電流源を第２電流ミラー回路の出
力端子を以つて構成し、該第２電流ミラー回路の
入力端子にバイアス電流を供給し、前記の第２電
流ミラー回路の第１出力端子を基準変換器の入力
端子に接続し、前記の第２電流ミラー回路の第２
出力端子を基準変換器の出力端子に接続したこと
を特徴とする複数個の電圧―電流変換器を具える
集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8001115A NL8001115A (nl) | 1980-02-25 | 1980-02-25 | Geintegreerde schakeling omvattende een aantal spanningsstroomomzetters. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56168298A JPS56168298A (en) | 1981-12-24 |
| JPS644364B2 true JPS644364B2 (ja) | 1989-01-25 |
Family
ID=19834879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2555381A Granted JPS56168298A (en) | 1980-02-25 | 1981-02-25 | Integrated circuit with plural voltage-to-current converter |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4388539A (ja) |
| JP (1) | JPS56168298A (ja) |
| AU (1) | AU539887B2 (ja) |
| BE (1) | BE887643A (ja) |
| CA (1) | CA1165826A (ja) |
| DE (1) | DE3106558A1 (ja) |
| FR (1) | FR2476940A1 (ja) |
| GB (1) | GB2070360B (ja) |
| HK (1) | HK75584A (ja) |
| NL (1) | NL8001115A (ja) |
| SE (1) | SE450676B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464591A (en) * | 1982-06-23 | 1984-08-07 | National Semiconductor Corporation | Current difference sense amplifier |
| JPS59214311A (ja) * | 1983-05-18 | 1984-12-04 | Mitsubishi Electric Corp | 集積回路装置 |
| IT1168675B (it) * | 1983-05-27 | 1987-05-20 | Gd Spa | Macchina confezionatrice di sigarette |
| NL8501882A (nl) * | 1985-07-01 | 1987-02-02 | Philips Nv | Signaalspanning-stroom omzetter. |
| US4893030A (en) * | 1986-12-04 | 1990-01-09 | Western Digital Corporation | Biasing circuit for generating precise currents in an integrated circuit |
| US4868482A (en) * | 1987-10-05 | 1989-09-19 | Western Digital Corporation | CMOS integrated circuit having precision resistor elements |
| US5235540A (en) * | 1990-04-26 | 1993-08-10 | Silicon Systems, Inc. | Parasitic insensitive programmable biquadratic pulse slimming technique |
| JP3058935B2 (ja) * | 1991-04-26 | 2000-07-04 | 株式会社東芝 | 基準電流発生回路 |
| KR930010834A (ko) * | 1991-11-25 | 1993-06-23 | 프레데릭 얀 스미트 | 기준 전류 루프 |
| IT1252333B (it) * | 1991-11-26 | 1995-06-08 | Sgs Thomson Microelectronics | Dispositivo circuitale per neutralizzare la deriva termica di uno stadio differenziale transconduttore |
| US5381054A (en) * | 1993-12-07 | 1995-01-10 | Rockwell International Corporation | Multiple input comparator circuit for a switched resistive network |
| US5550495A (en) * | 1994-05-12 | 1996-08-27 | Sierra Semiconductor Corporation | All MOS voltage to current converter |
| US5841316A (en) * | 1996-05-24 | 1998-11-24 | Shau; Jeng-Jye | Analog signal processing circuit for generating automatic-gain controlled reference-signal-biased output signals |
| US5748030A (en) * | 1996-08-19 | 1998-05-05 | Motorola, Inc. | Bias generator providing process and temperature invariant MOSFET transconductance |
| JP2003524980A (ja) | 2000-02-24 | 2003-08-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 差動対を含み差動対のトランスコンダクタンスを再生する再生手段を有する電子回路 |
| GB2393868B (en) * | 2002-10-01 | 2005-11-16 | Ericsson Telefon Ab L M | Integrated circuit |
| EP1589657A1 (fr) * | 2004-04-19 | 2005-10-26 | CSEM Centre Suisse d'Electronique et de Microtechnique SA | Circuit d'asservissement de la transconductance d'au moins un transistor en conduction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689848A (en) * | 1970-05-04 | 1972-09-05 | Us Navy | Voltage-to-current converter |
| US3743850A (en) * | 1972-06-12 | 1973-07-03 | Motorola Inc | Integrated current supply circuit |
| US3924199A (en) * | 1974-02-04 | 1975-12-02 | Arp Instr | N-pole filter circuit having cascaded filter sections |
| NL7407953A (nl) * | 1974-06-14 | 1975-12-16 | Philips Nv | Spanningstroomomzetter. |
| US3984780A (en) * | 1974-09-11 | 1976-10-05 | Motorola, Inc. | CMOS voltage controlled current source |
| US4009432A (en) * | 1975-09-04 | 1977-02-22 | Rca Corporation | Constant current supply |
| US4010425A (en) * | 1975-10-02 | 1977-03-01 | Rca Corporation | Current mirror amplifier |
| NL7700969A (nl) * | 1977-01-31 | 1978-08-02 | Philips Nv | Versterkerschakeling. |
-
1980
- 1980-02-25 NL NL8001115A patent/NL8001115A/nl not_active Application Discontinuation
-
1981
- 1981-02-13 US US06/234,088 patent/US4388539A/en not_active Expired - Fee Related
- 1981-02-19 CA CA000371238A patent/CA1165826A/en not_active Expired
- 1981-02-20 GB GB8105459A patent/GB2070360B/en not_active Expired
- 1981-02-20 FR FR8103421A patent/FR2476940A1/fr active Granted
- 1981-02-21 DE DE19813106558 patent/DE3106558A1/de active Granted
- 1981-02-23 SE SE8101161A patent/SE450676B/sv not_active IP Right Cessation
- 1981-02-23 BE BE0/203893A patent/BE887643A/fr not_active IP Right Cessation
- 1981-02-24 AU AU67577/81A patent/AU539887B2/en not_active Ceased
- 1981-02-25 JP JP2555381A patent/JPS56168298A/ja active Granted
-
1984
- 1984-10-04 HK HK755/84A patent/HK75584A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3106558A1 (de) | 1982-01-07 |
| DE3106558C2 (ja) | 1989-05-11 |
| JPS56168298A (en) | 1981-12-24 |
| NL8001115A (nl) | 1981-09-16 |
| FR2476940A1 (fr) | 1981-08-28 |
| GB2070360B (en) | 1984-02-22 |
| AU539887B2 (en) | 1984-10-18 |
| US4388539A (en) | 1983-06-14 |
| BE887643A (fr) | 1981-08-24 |
| GB2070360A (en) | 1981-09-03 |
| CA1165826A (en) | 1984-04-17 |
| SE450676B (sv) | 1987-07-13 |
| FR2476940B1 (ja) | 1984-11-09 |
| SE8101161L (sv) | 1981-08-26 |
| HK75584A (en) | 1984-10-12 |
| AU6757781A (en) | 1981-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185406B1 (ko) | 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 | |
| JPS644364B2 (ja) | ||
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| US4484089A (en) | Switched-capacitor conductance-control of variable transconductance elements | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| US4868482A (en) | CMOS integrated circuit having precision resistor elements | |
| US4760353A (en) | Integrated gyrator oscillator | |
| US5661428A (en) | Frequency adjustable, zero temperature coefficient referencing ring oscillator circuit | |
| US3260960A (en) | Oscillator with dual function isolation amplifier and frequency determining transistor | |
| JPH0414526B2 (ja) | ||
| JPH02155305A (ja) | フィルタ装置 | |
| US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
| US5028884A (en) | Leapfrog filter having adjustable center frequency and quality factor | |
| JPH06244655A (ja) | ２次同調可能な能動フィルタのための安定化回路およびその方法 | |
| JP2710507B2 (ja) | 増幅回路 | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| US3539943A (en) | Oscillator utilizing gyrator circuit | |
| US4122414A (en) | CMOS negative resistance oscillator | |
| US3399277A (en) | Signal translating circuit | |
| JPH051646B2 (ja) | ||
| US5438288A (en) | High differential output impedance setter | |
| JPH0225286B2 (ja) | ||
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH0154884B2 (ja) |