JP3162988B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP3162988B2 JP3162988B2 JP33718295A JP33718295A JP3162988B2 JP 3162988 B2 JP3162988 B2 JP 3162988B2 JP 33718295 A JP33718295 A JP 33718295A JP 33718295 A JP33718295 A JP 33718295A JP 3162988 B2 JP3162988 B2 JP 3162988B2
- Authority
- JP
- Japan
- Prior art keywords
- differential pair
- filter circuit
- conductance
- cutoff frequency
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、集積化に好適で、
遮断周波数を可変することのできるフィルタ回路に関す
る。
遮断周波数を可変することのできるフィルタ回路に関す
る。
【0002】
【従来の技術】図2はCR型LPF(ローパスフィル
タ)の抵抗部を、コンダクタンスgmの可変可能な差動
増幅器で構成し、前記コンダクタンスgmを制御するこ
とにより遮断周波数の可変を可能とするGm帰還型フィ
ルタ回路の原理図である。図2において、差動増幅器
(1)のコンダクタンスをgmとすると、図2のフィル
タ回路の伝達関数T1(s)は、
タ)の抵抗部を、コンダクタンスgmの可変可能な差動
増幅器で構成し、前記コンダクタンスgmを制御するこ
とにより遮断周波数の可変を可能とするGm帰還型フィ
ルタ回路の原理図である。図2において、差動増幅器
(1)のコンダクタンスをgmとすると、図2のフィル
タ回路の伝達関数T1(s)は、
【0003】
【数1】
【0004】となる。但し、Viは入力電圧であり、V
oは出力電圧であり、Cはコンデンサー(2)の容量で
ある。よって、図2のフィルタ回路の遮断周波数fc1
は、
oは出力電圧であり、Cはコンデンサー(2)の容量で
ある。よって、図2のフィルタ回路の遮断周波数fc1
は、
【0005】
【数2】
【0006】で与えられる。前記コンダクタンスgm
は、差動増幅器(1)の動作電流が制御することによっ
て変化し、前記コンダクタンスgmの変化に応じて遮断
周波数fc1が変化する。図3は、このようなフィルタ
回路の従来の具体回路例を示すものであり、トランジス
タ(3)及び(4)から成る第1差動対のコンダクタン
スをgm1、トランジスタ(5)及び(6)から成る第
2差動対のコンダクタンスをgm2、負荷となるダイオ
ード(7)及び(8)の抵抗分をreとすると、図3の
回路の伝達関数T2(s)は、
は、差動増幅器(1)の動作電流が制御することによっ
て変化し、前記コンダクタンスgmの変化に応じて遮断
周波数fc1が変化する。図3は、このようなフィルタ
回路の従来の具体回路例を示すものであり、トランジス
タ(3)及び(4)から成る第1差動対のコンダクタン
スをgm1、トランジスタ(5)及び(6)から成る第
2差動対のコンダクタンスをgm2、負荷となるダイオ
ード(7)及び(8)の抵抗分をreとすると、図3の
回路の伝達関数T2(s)は、
【0007】
【数3】
【0008】となる。よって、式(3)より、遮断周波
数fc2は、
数fc2は、
【0009】
【数4】
【0010】で表すことができ、コンダクタンスgm1
及びgm2とコンデンサーCの容量値との時定数で遮断
周波数fc2が設定される。
及びgm2とコンデンサーCの容量値との時定数で遮断
周波数fc2が設定される。
【0011】
【発明が解決しようとする課題】ところで、図3のフィ
ルタ回路の入力ダイナミックレンジDiは、トランジス
タ(3)及び(4)のエミッタに接続される定電流源
(9a)及び(9b)の出力電流Ioと抵抗REとに応
じて、
ルタ回路の入力ダイナミックレンジDiは、トランジス
タ(3)及び(4)のエミッタに接続される定電流源
(9a)及び(9b)の出力電流Ioと抵抗REとに応
じて、
【0012】
【数5】
【0013】の如く設定される。また、コンダクタンス
gm1は、差動対の動作電流をIとすると、
gm1は、差動対の動作電流をIとすると、
【0014】
【数6】
【0015】となる。但し、Kはボルツマン定数、Tは
絶対温度である。そして、入力ダイナミックレンジDi
はトランジスタ入力信号Viのレベルに合わせて決める
ので、抵抗REと定電流源(9a)及び(9b)の出力
電流との値は、一義的に設定され、式(6)よりトラン
ジスタ(3)及び(4)から成る差動対のコンダクタン
スgm1も一義的に設定される。その為、図3のフィル
タ回路の遮断周波数fc2は、コンダクタンスgm1に
応じて可変されない。
絶対温度である。そして、入力ダイナミックレンジDi
はトランジスタ入力信号Viのレベルに合わせて決める
ので、抵抗REと定電流源(9a)及び(9b)の出力
電流との値は、一義的に設定され、式(6)よりトラン
ジスタ(3)及び(4)から成る差動対のコンダクタン
スgm1も一義的に設定される。その為、図3のフィル
タ回路の遮断周波数fc2は、コンダクタンスgm1に
応じて可変されない。
【0016】そこで、従来は、トランジスタ(5)及び
(6)から成る差動対のコンダクタンスgm2を可変し
て、前記遮断周波数fc2を変化させていた。しかしな
がら、図3のフィルタ回路を集積化させた場合、コンデ
ンサーCの容量値は制限され、また、定電流源(10)
の出力電流I2を小さくすることにより出力電流I2の
バラツキが多くなり、逆に大きくすると、消費電流が大
きくなるので、制限を受ける。その為、コンデンサーC
及びコンダクタンスgm2は大きく変化させることがで
きず、遮断周波数fc2の可変範囲は微少範囲になって
いた。
(6)から成る差動対のコンダクタンスgm2を可変し
て、前記遮断周波数fc2を変化させていた。しかしな
がら、図3のフィルタ回路を集積化させた場合、コンデ
ンサーCの容量値は制限され、また、定電流源(10)
の出力電流I2を小さくすることにより出力電流I2の
バラツキが多くなり、逆に大きくすると、消費電流が大
きくなるので、制限を受ける。その為、コンデンサーC
及びコンダクタンスgm2は大きく変化させることがで
きず、遮断周波数fc2の可変範囲は微少範囲になって
いた。
【0017】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、第1差動対及び前記第1差動対の
出力信号が印加される第2差動対を備える差動増幅回路
と、前記第2差動対の出力端に一端が接続されたコンデ
ンサーとから成り、前記第2動作電流を制御することに
より遮断周波数を微調整するフィルタ回路において、前
記第1差動対を構成するトランジスタのエミッタ間に並
列に接続される複数の抵抗と、該複数の抵抗にそれぞれ
直列接続されたスイッチ素子とを備え、前記第1差動対
を構成する一方のトランジスタのベースにまたは前記コ
ンデンサーの他端に入力信号を印加し、フィルター特性
を得ることを特徴とする。
成されたものであり、第1差動対及び前記第1差動対の
出力信号が印加される第2差動対を備える差動増幅回路
と、前記第2差動対の出力端に一端が接続されたコンデ
ンサーとから成り、前記第2動作電流を制御することに
より遮断周波数を微調整するフィルタ回路において、前
記第1差動対を構成するトランジスタのエミッタ間に並
列に接続される複数の抵抗と、該複数の抵抗にそれぞれ
直列接続されたスイッチ素子とを備え、前記第1差動対
を構成する一方のトランジスタのベースにまたは前記コ
ンデンサーの他端に入力信号を印加し、フィルター特性
を得ることを特徴とする。
【0018】
【発明の実施の形態】図1は本発明の実施の形態を示す
図であり、(11)は入力信号がベースに印加されるト
ランジスタ(12)と、トランジスタ(12)のエミッ
タに接続される抵抗RE1乃至REnと、前記抵抗RE
1乃至REnにそれぞれ直列接続されるスイッチSW1
乃至SWnと、エミッタが前記抵抗RE1乃至REnと
前記スイッチSW1乃至SWnとを介してトランジスタ
(12)のエミッタに接続されるトランジスタ(13)
と、トランジスタ(12)及び(13)のエミッタにそ
れぞれ接続される定電流源(14a)及び(14b)と
から成る第1差動対、(15)は、エミッタが共通接続
されたトランジスタ(16)及び(17)と、トランジ
スタ(16)及び(17)の共通エミッタに接続された
可変電流源(19)から成る第2差動対、(20)は一
端がトランジスタ(16)のコレクタに接続されるコン
デンサー、(21)はベースがトランジスタ(16)の
コレクタに接続された出力段トランジスタ、(22)は
前記スイッチSW1乃至SWnを制御するための制御信
号をラッチするラッチ回路である。
図であり、(11)は入力信号がベースに印加されるト
ランジスタ(12)と、トランジスタ(12)のエミッ
タに接続される抵抗RE1乃至REnと、前記抵抗RE
1乃至REnにそれぞれ直列接続されるスイッチSW1
乃至SWnと、エミッタが前記抵抗RE1乃至REnと
前記スイッチSW1乃至SWnとを介してトランジスタ
(12)のエミッタに接続されるトランジスタ(13)
と、トランジスタ(12)及び(13)のエミッタにそ
れぞれ接続される定電流源(14a)及び(14b)と
から成る第1差動対、(15)は、エミッタが共通接続
されたトランジスタ(16)及び(17)と、トランジ
スタ(16)及び(17)の共通エミッタに接続された
可変電流源(19)から成る第2差動対、(20)は一
端がトランジスタ(16)のコレクタに接続されるコン
デンサー、(21)はベースがトランジスタ(16)の
コレクタに接続された出力段トランジスタ、(22)は
前記スイッチSW1乃至SWnを制御するための制御信
号をラッチするラッチ回路である。
【0019】図1において、入力信号はトランジスタ
(12)のベースに印加され、第1差動対(11)で増
幅される。第1差動対(11)の出力信号は、トランジ
スタ(12)及び(13)のコレクタから発生し、それ
ぞれトランジスタ(15)及び(16)のベースに印加
される。そして、トランジスタ(16)のコレクタから
発生する出力信号は、エミッタフォロワ構成になる出力
段トランジスタ(21)のベースに印加され、出力段ト
ランジスタ(21)のエミッタから発生する。ここで、
トランジスタ(16)のコレクタとアースとの間には、
コンデンサーCが接続されているので、第1差動対(1
1)及び第2差動対(14)のコンダクタンスとコンデ
ンサーCとの作用により、図1のフィルタ回路は入力信
号のうち遮断周波数以下の周波数を通過させるLPFに
なる。
(12)のベースに印加され、第1差動対(11)で増
幅される。第1差動対(11)の出力信号は、トランジ
スタ(12)及び(13)のコレクタから発生し、それ
ぞれトランジスタ(15)及び(16)のベースに印加
される。そして、トランジスタ(16)のコレクタから
発生する出力信号は、エミッタフォロワ構成になる出力
段トランジスタ(21)のベースに印加され、出力段ト
ランジスタ(21)のエミッタから発生する。ここで、
トランジスタ(16)のコレクタとアースとの間には、
コンデンサーCが接続されているので、第1差動対(1
1)及び第2差動対(14)のコンダクタンスとコンデ
ンサーCとの作用により、図1のフィルタ回路は入力信
号のうち遮断周波数以下の周波数を通過させるLPFに
なる。
【0020】一方、外部回路となる制御回路(図示せ
ず)からの制御信号がラッチ回路(22)にラッチされ
る。前記制御信号は、スイッチSW1乃至SWnを切り
換えるための信号であり、ラッチ回路(22)の出力信
号よりスイッチSW1乃至SWnのいずれかがオン・オ
フ制御される。その為、トランジスタ(12)及び(1
3)のエミッタ間に接続される抵抗RE1乃至REnが
スイッチSW1乃至SWnのオン・オフに応じて切り換
わる。尚、抵抗RE1乃至REnの抵抗値はそれぞれ異
なる値を有している。
ず)からの制御信号がラッチ回路(22)にラッチされ
る。前記制御信号は、スイッチSW1乃至SWnを切り
換えるための信号であり、ラッチ回路(22)の出力信
号よりスイッチSW1乃至SWnのいずれかがオン・オ
フ制御される。その為、トランジスタ(12)及び(1
3)のエミッタ間に接続される抵抗RE1乃至REnが
スイッチSW1乃至SWnのオン・オフに応じて切り換
わる。尚、抵抗RE1乃至REnの抵抗値はそれぞれ異
なる値を有している。
【0021】ここで、第1差動対(11)及び第2差動
対(14)のコンダクタンスをそれぞれgm1’及びg
m2’とすると、図1のフィルタ回路の伝達関数T3
(s)は、
対(14)のコンダクタンスをそれぞれgm1’及びg
m2’とすると、図1のフィルタ回路の伝達関数T3
(s)は、
【0022】
【数7】
【0023】で表され、前記フィルタ回路の遮断周波数
fc3は、
fc3は、
【0024】
【数8】
【0025】となる。但し、reはダイオードによる負
荷抵抗の値である。また、式(8)の(2・re・gm
1’・gm2’)において、第1差動対(11)のコン
ダクタンスgm1’の逆数は、VT=KT/q、定電流
(14a)及び(14b)の出力電流をI1とすると、
荷抵抗の値である。また、式(8)の(2・re・gm
1’・gm2’)において、第1差動対(11)のコン
ダクタンスgm1’の逆数は、VT=KT/q、定電流
(14a)及び(14b)の出力電流をI1とすると、
【0026】
【数9】
【0027】で表される。但し、Kはボルツマン定数、
qは電子の電荷、Tは絶対温度、n≧1である。第2差
動対(16)のコンダクタンスgm2’の逆数は、可変
電流源(19)の出力電流I2とすると、
qは電子の電荷、Tは絶対温度、n≧1である。第2差
動対(16)のコンダクタンスgm2’の逆数は、可変
電流源(19)の出力電流I2とすると、
【0028】
【数10】
【0029】で表せる。よって、式(9)及び(10)
より、(2・re・gm1’・gm2’)は、
より、(2・re・gm1’・gm2’)は、
【0030】
【数11】
【0031】になり、その為、遮断周波数fc3は、
【0032】
【数12】
【0033】となる。従って、定電流源(14a)及び
(14b)の出力電流I1及びコンデンサーCの値は固
定であるので、図1のフィルタ回路の遮断周波数fc3
は、可変電流源(19)の出力電流I2と抵抗REnと
で変化する。そして、前記出力電流I2の変化幅は消費
電流の増大の防止とバラツキの防止とのため小さくして
いるので、遮断周波数fc3は前記出力電流I2に応じ
て微少幅でしか変化しない。また、制御信号に応じて、
スイッチSW1乃至SWnのいずれかがオンすることに
より、抵抗RE1乃至REnが切り換わる。よって、前
記抵抗RE1乃至REnの抵抗値の変化幅を大きくさせ
ることができるので、遮断周波数fc3は大きく変化さ
せることができる。
(14b)の出力電流I1及びコンデンサーCの値は固
定であるので、図1のフィルタ回路の遮断周波数fc3
は、可変電流源(19)の出力電流I2と抵抗REnと
で変化する。そして、前記出力電流I2の変化幅は消費
電流の増大の防止とバラツキの防止とのため小さくして
いるので、遮断周波数fc3は前記出力電流I2に応じ
て微少幅でしか変化しない。また、制御信号に応じて、
スイッチSW1乃至SWnのいずれかがオンすることに
より、抵抗RE1乃至REnが切り換わる。よって、前
記抵抗RE1乃至REnの抵抗値の変化幅を大きくさせ
ることができるので、遮断周波数fc3は大きく変化さ
せることができる。
【0034】そして、図1のフィルタ回路の周波数特性
と、抵抗RE1乃至REn及び可変電流源(19)の出
力電流との関係は図4の如く示される。抵抗RE1から
抵抗REnに順に切り換えると、フィルタ回路の周波数
特性が図4の実線の如く変化するので、遮断周波数fc
3は図4のように粗調整される。但し、RE1<RE2
<…<REnである。また、前記出力電流I2を変化さ
せると、フィルタ回路の周波数特性はそれぞれの抵抗R
Enで設定された周波数特性を基準にして図4の点線の
如く変化するので、遮断周波数fc3は微調整される。
と、抵抗RE1乃至REn及び可変電流源(19)の出
力電流との関係は図4の如く示される。抵抗RE1から
抵抗REnに順に切り換えると、フィルタ回路の周波数
特性が図4の実線の如く変化するので、遮断周波数fc
3は図4のように粗調整される。但し、RE1<RE2
<…<REnである。また、前記出力電流I2を変化さ
せると、フィルタ回路の周波数特性はそれぞれの抵抗R
Enで設定された周波数特性を基準にして図4の点線の
如く変化するので、遮断周波数fc3は微調整される。
【0035】尚、図1において、コンデンサー(20)
の他端をアースする代わりに、それに入力信号を印加
し、また、トランジスタ(12)のベースに入力信号を
印加する代わりにそれをアースすれば、HPFのフィル
タを構成することができる。
の他端をアースする代わりに、それに入力信号を印加
し、また、トランジスタ(12)のベースに入力信号を
印加する代わりにそれをアースすれば、HPFのフィル
タを構成することができる。
【0036】
【発明の効果】以上述べた如く、本発明に依れば、第1
差動対を構成するトランジスタのエミッタ間に接続され
た抵抗の抵抗値を変化させることによって、フィルタ回
路の遮断周波数を大きく変化させることができる。特
に、遮断周波数をコンデンサーの容量に依らず変化させ
ることできるので、集積化に好適なフィルタ回路を提供
することができる。
差動対を構成するトランジスタのエミッタ間に接続され
た抵抗の抵抗値を変化させることによって、フィルタ回
路の遮断周波数を大きく変化させることができる。特
に、遮断周波数をコンデンサーの容量に依らず変化させ
ることできるので、集積化に好適なフィルタ回路を提供
することができる。
【図1】本発明の実施の形態を示す回路図である。
【図2】従来例を示すブロック図である。
【図3】従来例の具体回路例を示す回路図である。
【図4】本発明を説明するための特性図である。
11 第1差動対 12 第2差動対 14a、14b 定電流源 19 可変電流源 22 ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03H 11/04
Claims (1)
- 【請求項1】第1差動対及び前記第1差動対の出力信号
が印加される第2差動対を備える差動増幅回路と、前記
第2差動対の出力端に一端が接続されたコンデンサーと
から成り、前記第2動作電流を制御することにより遮断
周波数を微調整するフィルタ回路において、 前記第1差動対を構成するトランジスタのエミッタ間に
並列に接続される複数の抵抗と、 該複数の抵抗にそれぞれ直列接続されたスイッチ素子と
を備え、前記第1差動対を構成する一方のトランジスタ
のベースにまたは前記コンデンサーの他端に入力信号を
印加し、フィルター特性を得ることを特徴とするフィル
タ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33718295A JP3162988B2 (ja) | 1995-12-25 | 1995-12-25 | フィルタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33718295A JP3162988B2 (ja) | 1995-12-25 | 1995-12-25 | フィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181568A JPH09181568A (ja) | 1997-07-11 |
JP3162988B2 true JP3162988B2 (ja) | 2001-05-08 |
Family
ID=18306228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33718295A Expired - Fee Related JP3162988B2 (ja) | 1995-12-25 | 1995-12-25 | フィルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3162988B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6267997B1 (en) | 1995-11-01 | 2001-07-31 | Wm. Wrigley Jr. Company | Method for producing printed confectionery products |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468354B1 (ko) * | 2002-09-30 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 트랜스컨덕터 회로의 트랜스컨덕턴스 가변 회로 및 이를이용한 가변 대역 필터 회로 |
-
1995
- 1995-12-25 JP JP33718295A patent/JP3162988B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6267997B1 (en) | 1995-11-01 | 2001-07-31 | Wm. Wrigley Jr. Company | Method for producing printed confectionery products |
Also Published As
Publication number | Publication date |
---|---|
JPH09181568A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5465070A (en) | Logarithmic transformation circuitry for use in semiconductor integrated circuit devices | |
JP2603968B2 (ja) | 線形差動増幅回路 | |
EP0461922B1 (en) | Integration circuit | |
EP0370725B1 (en) | Amplifier circuit using feedback load | |
US4340868A (en) | Current mode biquadratic active filter | |
US5012201A (en) | Variable impedance circuit | |
JP3162988B2 (ja) | フィルタ回路 | |
JPH01152805A (ja) | 増幅装置 | |
JPH05299949A (ja) | 帰還形差動増幅回路 | |
JPS6144409B2 (ja) | ||
JPH0540585Y2 (ja) | ||
JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
JP3162985B2 (ja) | フィルタ回路 | |
US6037838A (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
JP3116544B2 (ja) | 遅延回路 | |
JP3075914B2 (ja) | フィルタの調整回路 | |
JP2991727B2 (ja) | アクティブフィルタ回路 | |
JPH047845B2 (ja) | ||
JPH0131327B2 (ja) | ||
JPH0738556B2 (ja) | 積分回路 | |
JPH0648774B2 (ja) | 積分回路 | |
JP2841563B2 (ja) | 可変インピーダンス回路 | |
JPH1155054A (ja) | 利得可変増幅回路 | |
JPH0315366B2 (ja) | ||
JP2895300B2 (ja) | 定遅延フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |