JPH0223047B2 - - Google Patents
Info
- Publication number
- JPH0223047B2 JPH0223047B2 JP57092585A JP9258582A JPH0223047B2 JP H0223047 B2 JPH0223047 B2 JP H0223047B2 JP 57092585 A JP57092585 A JP 57092585A JP 9258582 A JP9258582 A JP 9258582A JP H0223047 B2 JPH0223047 B2 JP H0223047B2
- Authority
- JP
- Japan
- Prior art keywords
- switch means
- resistor
- terminal
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/341—Muting when no signals or only weak signals are present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/08—Limiting rate of change of amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、ミユーテイング機能を有する非反転
増幅器に関するもので、特にミユーテイング動作
時及び解除時におけるクリツクノイズが極めて小
さいミユーテイング機能を有する非反転増幅器を
提供せんとするものである。
増幅器に関するもので、特にミユーテイング動作
時及び解除時におけるクリツクノイズが極めて小
さいミユーテイング機能を有する非反転増幅器を
提供せんとするものである。
第１図は、一般的な非反転帰還増幅器と従来よ
く知られるミユーテイング回路を組合わせた回路
例である。増幅器１の出力端子４と反転入力端子
３との間には抵抗１２が接続され、反転入力端子
３と接地５との間には抵抗１０とコンデンサ１１
の直列回路が接続され、これらの素子により帰還
回路を構成する。また、非反転入力端子２と接地
５の間には信号源６が接続されている。ミユーテ
イング回路５０はNPNトランジスタ７、制御回
路８およびスイツチ９を有する。NPNトランジ
スタ７のコレクタは非反転入力端子２に、エミツ
タは接地５にそれぞれ接続され、ベースはこの
NPNトランジスタの動作を制御する制御回路８
に接続されている。制御回路８は、それに接続さ
れたスイツチ９が開放状態のときNPNトランジ
スタ７をしや断状態にし、閉じた状態のとき
NPNトランンジスタ７を導通（飽和）状態にす
る機能を持つ。
く知られるミユーテイング回路を組合わせた回路
例である。増幅器１の出力端子４と反転入力端子
３との間には抵抗１２が接続され、反転入力端子
３と接地５との間には抵抗１０とコンデンサ１１
の直列回路が接続され、これらの素子により帰還
回路を構成する。また、非反転入力端子２と接地
５の間には信号源６が接続されている。ミユーテ
イング回路５０はNPNトランジスタ７、制御回
路８およびスイツチ９を有する。NPNトランジ
スタ７のコレクタは非反転入力端子２に、エミツ
タは接地５にそれぞれ接続され、ベースはこの
NPNトランジスタの動作を制御する制御回路８
に接続されている。制御回路８は、それに接続さ
れたスイツチ９が開放状態のときNPNトランジ
スタ７をしや断状態にし、閉じた状態のとき
NPNトランンジスタ７を導通（飽和）状態にす
る機能を持つ。
第１図の回路におけるミユーテイング動作の原
理は、スイツチ９を閉じて接地状態にすることに
より、NPNトランジスタ７を導通状態にせしめ
信号源６よりの信号をNPNトランジスタ７によ
りしぼりこみ、増幅器１の非反転入力端子２に入
力される信号を減衰するものである。このような
ミユーテイング回路においては、ミユーテイング
動作中においては、非反転入力端子２の直流バイ
アス電位はNPNトランジスタ７のコレクタ飽和
電圧となつてしまう。従つて、ミユーテイング回
路５０を動作させた時、またその動作を解除させ
た時に、非反転入力端子２における直流バイアス
が変化し、この変化がクイツクノイズとなつて出
力端子４に現われるという欠点を持つ。
理は、スイツチ９を閉じて接地状態にすることに
より、NPNトランジスタ７を導通状態にせしめ
信号源６よりの信号をNPNトランジスタ７によ
りしぼりこみ、増幅器１の非反転入力端子２に入
力される信号を減衰するものである。このような
ミユーテイング回路においては、ミユーテイング
動作中においては、非反転入力端子２の直流バイ
アス電位はNPNトランジスタ７のコレクタ飽和
電圧となつてしまう。従つて、ミユーテイング回
路５０を動作させた時、またその動作を解除させ
た時に、非反転入力端子２における直流バイアス
が変化し、この変化がクイツクノイズとなつて出
力端子４に現われるという欠点を持つ。
本発明の目的は、ミユーテイング動作時及び解
除時におけるクイツクノイズが極めて小さいミユ
ーテイング機能を有する非反転帰還増幅器を提供
するものである。
除時におけるクイツクノイズが極めて小さいミユ
ーテイング機能を有する非反転帰還増幅器を提供
するものである。
本発明による増幅器は、入力信号が印加される
入力端子、帰還端子および出力端子を有する増幅
回路と、この増幅回路の前記出力および帰還端子
間に並列に接続された第１抵抗および第１スイツ
チ手段の第１直列回路ならびに第２抵抗および第
２スイツチ手段の第２直列回路と、前記増幅回路
の前記帰還端子および基準電位点間に接続された
第３抵抗およびコンデンサの第３直列回路と、ミ
ユーテイング動作時に前記第１および第２スイツ
チ手段をそれぞれ導通および遮断状態とし、ミユ
ーテイング解除時に前記第１および第２スイツチ
手段をそれぞれ遮断および導通状態とする制御手
段とを備え、前記第２スイツチ手段と、前記第２
抵抗との接続点から出力信号を取り出したことを
特徴とする。
入力端子、帰還端子および出力端子を有する増幅
回路と、この増幅回路の前記出力および帰還端子
間に並列に接続された第１抵抗および第１スイツ
チ手段の第１直列回路ならびに第２抵抗および第
２スイツチ手段の第２直列回路と、前記増幅回路
の前記帰還端子および基準電位点間に接続された
第３抵抗およびコンデンサの第３直列回路と、ミ
ユーテイング動作時に前記第１および第２スイツ
チ手段をそれぞれ導通および遮断状態とし、ミユ
ーテイング解除時に前記第１および第２スイツチ
手段をそれぞれ遮断および導通状態とする制御手
段とを備え、前記第２スイツチ手段と、前記第２
抵抗との接続点から出力信号を取り出したことを
特徴とする。
以下、本発明を図面により詳細する。第２図は
本発明の原理を示す回路図であり、第１図と対応
する部分は同一番号で示してその説明は省略す
る。出力端子４と反転入力端子３との間には、第
１のスイツチ手段１４および抵抗１２の直列回路
と、第２のスイツチ手段１６および抵抗１３の直
列回路とが並列に接続されている。１５および１
７はそれぞれスイツチ手段１４および１６の導通
もしくはしや断の状態を制御する制御端子であ
り、制御回路２８の出力が入力される。各スイツ
チ手段１４，１６は、導通のとき信号を通すが、
しや断状態では信号通さない仕組をもつている。
以上の接続になる該非反転帰還増幅回路系におけ
る出力端子が１８である（以後、単に“出力端
子”と呼ぶ場合は、１８とさし、４は“増幅器の
出力端子”と呼ぶ）。
本発明の原理を示す回路図であり、第１図と対応
する部分は同一番号で示してその説明は省略す
る。出力端子４と反転入力端子３との間には、第
１のスイツチ手段１４および抵抗１２の直列回路
と、第２のスイツチ手段１６および抵抗１３の直
列回路とが並列に接続されている。１５および１
７はそれぞれスイツチ手段１４および１６の導通
もしくはしや断の状態を制御する制御端子であ
り、制御回路２８の出力が入力される。各スイツ
チ手段１４，１６は、導通のとき信号を通すが、
しや断状態では信号通さない仕組をもつている。
以上の接続になる該非反転帰還増幅回路系におけ
る出力端子が１８である（以後、単に“出力端
子”と呼ぶ場合は、１８とさし、４は“増幅器の
出力端子”と呼ぶ）。
さて、第２図で示された増幅回路系において、
ミユーテイングをかけない定常状態では第１のス
イツチ手段１４を導通させ、第２のスイツチ手段
１６をしや断する。この時の第２図の回路は等価
的に第３図のごとく表わされる。この状態では、
反転入力端子３には、増幅器１の出力端子４より
抵抗１２を介して直流帰還がかけられている。
ミユーテイングをかけない定常状態では第１のス
イツチ手段１４を導通させ、第２のスイツチ手段
１６をしや断する。この時の第２図の回路は等価
的に第３図のごとく表わされる。この状態では、
反転入力端子３には、増幅器１の出力端子４より
抵抗１２を介して直流帰還がかけられている。
次に、第一のスイツチ手段１４をしや断し、第
２のスイツチ手段１６を導通させた状態にすると
これは、等価的に第４図のごとく表わされる。こ
の状態では、反転入力端子３には、増幅器１の出
力端子４より抵抗１３を介して直流帰還がかけら
れている。ところが、第４図の状態における出力
端子１８に現われる出力信号は、第３図の状態で
のそれに比して、抵抗１２と抵抗１０の抵抗分割
による減衰量と、抵抗１２と出力端子１８に接続
されることになる負荷インピーダンスの分割によ
る減衰量とを合わせた分だけ減衰される。つまり
第１のスイツチ手段１４が導通、第２のスイツチ
手段１６がしや断の状態から、第１のスイツチ手
段１４をしや断、第２のスイツチ手段１６を導通
の状態にすることによりミユーテイングがかけら
れる。そしてこの時、増幅器１の各入出力端子の
直流バイアスは変化しないのでクリツクノイズは
発生しない。
２のスイツチ手段１６を導通させた状態にすると
これは、等価的に第４図のごとく表わされる。こ
の状態では、反転入力端子３には、増幅器１の出
力端子４より抵抗１３を介して直流帰還がかけら
れている。ところが、第４図の状態における出力
端子１８に現われる出力信号は、第３図の状態で
のそれに比して、抵抗１２と抵抗１０の抵抗分割
による減衰量と、抵抗１２と出力端子１８に接続
されることになる負荷インピーダンスの分割によ
る減衰量とを合わせた分だけ減衰される。つまり
第１のスイツチ手段１４が導通、第２のスイツチ
手段１６がしや断の状態から、第１のスイツチ手
段１４をしや断、第２のスイツチ手段１６を導通
の状態にすることによりミユーテイングがかけら
れる。そしてこの時、増幅器１の各入出力端子の
直流バイアスは変化しないのでクリツクノイズは
発生しない。
第５図は、本発明の具体的な一実施例を示す回
路図であり、第２図と相当する部分は同一番号で
示し、その説明は詳略する。本実施例においては
第１及び第２のスイツチ手段１４および１６はそ
れぞれ２つのNPNトランジスタのベースを共通
に接続し、そしてコレクタとエミツタを互いちが
いに接続した回路からなる。共通のベースはそれ
ぞれスイツチ手段の制御端子１５および１７へ接
続される。制御端子１５，１７へ制御信号を供給
する制御回路２８は、トランジスタQ1，乃至
Q11，定電流源I1乃至I3および抵抗R1から構成さ
れ、ミユーテイングスイツチ４９はトランジスタ
Q1，Q6のベース電流を制御する。
路図であり、第２図と相当する部分は同一番号で
示し、その説明は詳略する。本実施例においては
第１及び第２のスイツチ手段１４および１６はそ
れぞれ２つのNPNトランジスタのベースを共通
に接続し、そしてコレクタとエミツタを互いちが
いに接続した回路からなる。共通のベースはそれ
ぞれスイツチ手段の制御端子１５および１７へ接
続される。制御端子１５，１７へ制御信号を供給
する制御回路２８は、トランジスタQ1，乃至
Q11，定電流源I1乃至I3および抵抗R1から構成さ
れ、ミユーテイングスイツチ４９はトランジスタ
Q1，Q6のベース電流を制御する。
すなわち、スイツチ９が開放状態にある時、ト
ランジスタQ1，Q6は共にオン状態である。した
がつて、トランジスタQ2乃至Q5はオフ状態、ト
ランジスタQ7がオフとなるためにトランジスタ
Q8乃至Q11はオン状態とそれぞれなる。この結
果、第１のスイツチ手段１４の制御端子１５に電
流が流入して導通状態となる。一方第２のスイツ
チ手段１６の制御端子１７へは電流は流れ込まず
しや断状態となる。したがつて、この時が増幅器
１の定常動作状態であり、出力端子８からはミユ
ーテイングのない出力が得られる。スイツチ９を
接地すると、上述した動作状態と逆の動作状態と
なる。したがつて、今後は第１の制御端子１５に
は電流は流れずに第２の制御端子１７に電流が流
入し、２つのスイツチ手段１４，１６の導通及び
しや断の状態は逆転する。この時がミユーテイン
グのかけられた状態である。
ランジスタQ1，Q6は共にオン状態である。した
がつて、トランジスタQ2乃至Q5はオフ状態、ト
ランジスタQ7がオフとなるためにトランジスタ
Q8乃至Q11はオン状態とそれぞれなる。この結
果、第１のスイツチ手段１４の制御端子１５に電
流が流入して導通状態となる。一方第２のスイツ
チ手段１６の制御端子１７へは電流は流れ込まず
しや断状態となる。したがつて、この時が増幅器
１の定常動作状態であり、出力端子８からはミユ
ーテイングのない出力が得られる。スイツチ９を
接地すると、上述した動作状態と逆の動作状態と
なる。したがつて、今後は第１の制御端子１５に
は電流は流れずに第２の制御端子１７に電流が流
入し、２つのスイツチ手段１４，１６の導通及び
しや断の状態は逆転する。この時がミユーテイン
グのかけられた状態である。
尚、以上の説明は単一の正電源Vccを使用した
場合についてのものであるが、正、負２電源によ
る動作も可能であつて説明は省略する。このとき
帰還用コンデンサ１１は不要となる。
場合についてのものであるが、正、負２電源によ
る動作も可能であつて説明は省略する。このとき
帰還用コンデンサ１１は不要となる。
第１図は従来のミユーテイング機能を有する増
幅器を示す回路図、第２図は本発明の原理図を示
す回路図、第３図は第２図の回路における定常状
態（ミユーテイングオフ時）の等価回路を示す回
路図、第４図は第２図の回路におけるミユーテイ
ング動作状態の等価回路を示す回路図、第５図は
本発明の一実施例を示す回路図である。 １……増幅器、２……非反転入力端子、３……
反転入力端子、４……増幅器１の出力端子、５…
…接地、６……信号源、７……NPNトランジス
タ、８……NPNトランジスタ７の制御手段、９
……スイツチ、１０……抵抗、１１……コンデン
サ、１２……抵抗、１３……抵抗、１４……第１
のスイツチ手段、１５……第１のスイツチ手段１
４の制御端子、１６……第２のスイツチ手段、１
７……第２のスイツチ手段１５の制御端子、１８
……出力端子。
幅器を示す回路図、第２図は本発明の原理図を示
す回路図、第３図は第２図の回路における定常状
態（ミユーテイングオフ時）の等価回路を示す回
路図、第４図は第２図の回路におけるミユーテイ
ング動作状態の等価回路を示す回路図、第５図は
本発明の一実施例を示す回路図である。 １……増幅器、２……非反転入力端子、３……
反転入力端子、４……増幅器１の出力端子、５…
…接地、６……信号源、７……NPNトランジス
タ、８……NPNトランジスタ７の制御手段、９
……スイツチ、１０……抵抗、１１……コンデン
サ、１２……抵抗、１３……抵抗、１４……第１
のスイツチ手段、１５……第１のスイツチ手段１
４の制御端子、１６……第２のスイツチ手段、１
７……第２のスイツチ手段１５の制御端子、１８
……出力端子。
Claims (1)
- １ 入力信号が印加される入力端子、帰還端子お
よび出力端子を有する増幅回路と、この増幅回路
の前記出力および帰還端子間に並列に接続された
第１抵抗および第１スイツチ手段の第１直列回路
ならびに第２抵抗および第２スイツチ手段の第２
直列回路と、前記増幅回路の前記帰還端子および
基準電位点間に接続された第３抵抗およびコンデ
ンサの第３直列回路と、ミユーテイング動作時に
前記第１および第２スイツチ手段をそれぞれ導通
および遮断状態とし、ミユーテイング解除時に前
記第１および第２スイツチ手段をそれぞれ遮断お
よび導通状態とする制御手段とを備え、前記第２
スイツチ手段と前記第２抵抗との接続点から出力
信号を取り出したことを特徴とする増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092585A JPS58209210A (ja) | 1982-05-31 | 1982-05-31 | 増幅器 |
| US06/499,703 US4491800A (en) | 1982-05-31 | 1983-05-31 | Switching circuit operable as an amplifier and a muting circuit |
| DE8383105382T DE3380760D1 (en) | 1982-05-31 | 1983-05-31 | A switching circuit operable as an amplifier and a muting circuit |
| EP83105382A EP0095774B1 (en) | 1982-05-31 | 1983-05-31 | A switching circuit operable as an amplifier and a muting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092585A JPS58209210A (ja) | 1982-05-31 | 1982-05-31 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209210A JPS58209210A (ja) | 1983-12-06 |
| JPH0223047B2 true JPH0223047B2 (ja) | 1990-05-22 |
Family
ID=14058510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092585A Granted JPS58209210A (ja) | 1982-05-31 | 1982-05-31 | 増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4491800A (ja) |
| EP (1) | EP0095774B1 (ja) |
| JP (1) | JPS58209210A (ja) |
| DE (1) | DE3380760D1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4506381A (en) * | 1981-12-29 | 1985-03-19 | Mitsubishi Denki Kabushiki Kaisha | Aural transmitter device |
| DE3729656A1 (de) * | 1987-09-04 | 1989-03-23 | Thomson Brandt Gmbh | Schaltungsanordnung zur unterdrueckung von stoergeraeuschen |
| US4978926A (en) * | 1989-12-21 | 1990-12-18 | Ford Motor Company | Audio limiter using voltage multiplexed feedback |
| US5029005A (en) * | 1990-04-25 | 1991-07-02 | Rca Licensing Corporation | Apparatus for the muting of an audio power amplifier in a standby mode |
| US5255094A (en) * | 1990-10-10 | 1993-10-19 | Thomson Consumer Electronics, S.A. | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off |
| KR0156021B1 (ko) * | 1993-06-08 | 1998-12-15 | 쯔지 하루오 | 이득 레벨들간의 고속 스위칭이 가능하고 광범위한 입사광량에 걸쳐 충분한 신호대 잡음비를 얻을 수 있는 수광/증폭 장치 |
| US5621359A (en) * | 1995-07-27 | 1997-04-15 | Lucent Technologies Inc. | Gain selection technique |
| US6049246A (en) * | 1998-12-11 | 2000-04-11 | Vivid Semiconductor, Inc. | Amplifier offset cancellation using current copier |
| JP3496612B2 (ja) * | 2000-02-04 | 2004-02-16 | ヤマハ株式会社 | 電子ボリューム回路 |
| WO2002013380A2 (en) * | 2000-08-04 | 2002-02-14 | Maxim Integrated Products, Inc. | Methods and apparatus for muting the output of amplifier circuits |
| US8138828B2 (en) | 2010-03-30 | 2012-03-20 | Texas Instruments Incorporated | Active mute scheme for an amplifier |
| CN109195067A (zh) * | 2018-07-20 | 2019-01-11 | 广州市欧智智能科技有限公司 | 一种静音控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3505539A (en) * | 1966-09-01 | 1970-04-07 | Ibm | Low noise gated d.c. amplifier |
| DE2629701A1 (de) * | 1976-07-02 | 1978-01-05 | Licentia Gmbh | Verstaerker mit steuerbarem uebertragungsmass und umschaltbarer steuerkennlinie |
| US4034308A (en) * | 1976-07-06 | 1977-07-05 | Licentia Patent-Verwaltungs-G.M.B.H. | Amplifier with controllable transmission factor and switchable control characteristic |
-
1982
- 1982-05-31 JP JP57092585A patent/JPS58209210A/ja active Granted
-
1983
- 1983-05-31 US US06/499,703 patent/US4491800A/en not_active Expired - Lifetime
- 1983-05-31 EP EP83105382A patent/EP0095774B1/en not_active Expired
- 1983-05-31 DE DE8383105382T patent/DE3380760D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0095774A2 (en) | 1983-12-07 |
| EP0095774B1 (en) | 1989-10-18 |
| DE3380760D1 (en) | 1989-11-23 |
| JPS58209210A (ja) | 1983-12-06 |
| US4491800A (en) | 1985-01-01 |
| EP0095774A3 (en) | 1986-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034094Y2 (ja) | ミユ−テイング回路 | |
| US4256980A (en) | Electronic switchover circuit | |
| JPH0223047B2 (ja) | ||
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| US4367419A (en) | Analog switch | |
| JPH0472401B2 (ja) | ||
| JPH04229705A (ja) | 電流増幅装置 | |
| JPH0339929Y2 (ja) | ||
| JPH0519323B2 (ja) | ||
| JPS5914900Y2 (ja) | 磁気録音再生装置 | |
| JPS5834836Y2 (ja) | Ｆｅｔ スイツチカイロ | |
| JP2656589B2 (ja) | ミユート機能付増幅回路 | |
| JPS5841694B2 (ja) | ザツオンジヨキヨカイロ | |
| JPH0326687Y2 (ja) | ||
| JPS6141359Y2 (ja) | ||
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JPS6133705Y2 (ja) | ||
| JPH0543210B2 (ja) | ||
| JPH0159762B2 (ja) | ||
| JPS6024714A (ja) | 音声ミキシング回路 | |
| JPH0767072B2 (ja) | スイッチ回路 | |
| JPS5813720U (ja) | 電圧制御可変利得回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0343710B2 (ja) | ||
| JPH053419A (ja) | 減衰回路 |