JPS5841694B2 - ザツオンジヨキヨカイロ - Google Patents
ザツオンジヨキヨカイロInfo
- Publication number
- JPS5841694B2 JPS5841694B2 JP7496274A JP7496274A JPS5841694B2 JP S5841694 B2 JPS5841694 B2 JP S5841694B2 JP 7496274 A JP7496274 A JP 7496274A JP 7496274 A JP7496274 A JP 7496274A JP S5841694 B2 JPS5841694 B2 JP S5841694B2
- Authority
- JP
- Japan
- Prior art keywords
- differential transistor
- transistor pair
- transistor
- noise
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路に適した雑音除去回路に関する
。
。
オーディオ回路、特にＦＭ受信機やＣＤ−４ステレオ再
生装置においては無信号時の雑音（ＦＭチューナでは局
間ノイズとか離調ノイズともいう）を除去することを目
的とした雑音除去回路（信号減衰回路）が設けられる場
合がある。
生装置においては無信号時の雑音（ＦＭチューナでは局
間ノイズとか離調ノイズともいう）を除去することを目
的とした雑音除去回路（信号減衰回路）が設けられる場
合がある。
この場合上記雑音除去回路に要求されることは、それを
付加することにより本来の信号のダイナミックレンジや
Ｓ／Ｎ比を劣化させないことと動作音（俗にボッ音とい
う）が極力小さいこと及び必要な減衰量が確保できるこ
とである。
付加することにより本来の信号のダイナミックレンジや
Ｓ／Ｎ比を劣化させないことと動作音（俗にボッ音とい
う）が極力小さいこと及び必要な減衰量が確保できるこ
とである。
また当然のことながらそれがより簡便な手段で実現し得
ることが望まれる。
ることが望まれる。
第１図および第２図はトランジスタをアナログスイッチ
として用いた従来の雑音除去回路を示すものである。
として用いた従来の雑音除去回路を示すものである。
第１図は直列方式で入力端子１，２に供給される信号を
制御端子３，４に供給される制御入力でトランジスタ５
を制御することによって無信号時の雑音が出力端子６，
７に発生しないようにするものである。
制御端子３，４に供給される制御入力でトランジスタ５
を制御することによって無信号時の雑音が出力端子６，
７に発生しないようにするものである。
この方式によると雑音の減衰量は極めて大きく取ること
ができるが、入出力インピーダンスが低いと歪を発生し
やすく、容量結合した場合結合コンデンサへの充放電電
流、あるいはベース電流による動作音は避は難い。
ができるが、入出力インピーダンスが低いと歪を発生し
やすく、容量結合した場合結合コンデンサへの充放電電
流、あるいはベース電流による動作音は避は難い。
これに対して第２図の並列方式によると歪は発生しにく
く、動作音も小さいが、減衰量をあまり大きくとれない
という欠点がある。
く、動作音も小さいが、減衰量をあまり大きくとれない
という欠点がある。
本発明は上記の点に鑑みてなされたもので、帰還増幅器
に雑音除去機能を持たせることによって比較的簡単な回
路で良好なＳ／Ｎ比、ダイナミックレンジを有するとと
もに動作音、雑音に対して充分な減衰量を有し、特に半
導体集積回路に好適なる雑音除去回路を提供するもので
ある。
に雑音除去機能を持たせることによって比較的簡単な回
路で良好なＳ／Ｎ比、ダイナミックレンジを有するとと
もに動作音、雑音に対して充分な減衰量を有し、特に半
導体集積回路に好適なる雑音除去回路を提供するもので
ある。
以下本発明を図面の実施例を参照して詳細に説明する。
第１図は本発明に係る雑音除去回路の一実施例を示すも
ので、第１の差動形トランジスタ対Ｑ３１゜Ｑ３□はエ
ミッタが共通接続され、トランジスタＱ３３のコレクタ
に接続されている。
ので、第１の差動形トランジスタ対Ｑ３１゜Ｑ３□はエ
ミッタが共通接続され、トランジスタＱ３３のコレクタ
に接続されている。
同様に第２の差動形トランジスタ対Ｑ３４ ｊ Ｑ３５
もエミッタが共通接続されトランジスタＱ３６のコレク
タに接続されている。
もエミッタが共通接続されトランジスタＱ３６のコレク
タに接続されている。
トランジスタＱ３３ ｔ Ｑ３６はそれぞれ第１および
第２の差動形トランジスタ対の電流源として働くもので
、それぞれのエミッタは共通に接続され抵抗Ｒ３１を介
して接地されており、またそれぞれのベースは端子３１
および端子３２に接続されている。
第２の差動形トランジスタ対の電流源として働くもので
、それぞれのエミッタは共通に接続され抵抗Ｒ３１を介
して接地されており、またそれぞれのベースは端子３１
および端子３２に接続されている。
端子３１，３２にはミューティング電圧が差動の形で与
えられる。
えられる。
すなわち抵抗Ｒ３□および直流阻止用コンデンサＣ３１
を介して前記トランジスタＱ３１に接続された入力端子
３３に、入力信号（キャリア）が供給されている場合は
、トランジスタＱ３３が導通、トランジスタＱ３６が非
導通となるような極性で端子３１，３２にミューティン
グ電圧が供給され、反対に入力信号が無い場合には、ト
ランジスタＱ３３が非導通、トランジスタＱ３ａが導通
となるような極性で端子３１．３２にミューティング電
圧が供給される。
を介して前記トランジスタＱ３１に接続された入力端子
３３に、入力信号（キャリア）が供給されている場合は
、トランジスタＱ３３が導通、トランジスタＱ３６が非
導通となるような極性で端子３１，３２にミューティン
グ電圧が供給され、反対に入力信号が無い場合には、ト
ランジスタＱ３３が非導通、トランジスタＱ３ａが導通
となるような極性で端子３１．３２にミューティング電
圧が供給される。
一方前記トランジスタＱ３２ 、Ｑ３４のベースは互に
接続され、端子３４に接続されている。
接続され、端子３４に接続されている。
端子３４には電圧ｖｂなるバイアス電圧が供給される。
またトランジスタＱ３５のコレクタは互に接続され、増
幅器３５の一入力端子に接続されるとともに抵抗Ｒ３３
を介して電源端子３６に接続されている。
幅器３５の一入力端子に接続されるとともに抵抗Ｒ３３
を介して電源端子３６に接続されている。
同様にトランジスタＱ３２とトランジスタＱ３４のコレ
クタも互に接続され、前記増幅器３５の他の一入力端子
に接続されるとともに抵抗Ｒ３４を介して、前記電源端
子３６に接続されている。
クタも互に接続され、前記増幅器３５の他の一入力端子
に接続されるとともに抵抗Ｒ３４を介して、前記電源端
子３６に接続されている。
前記増幅器３５の出力端子は出力端子３７に接続される
一方、前記第１のトランジスタ対に対して帰還回路を構
成するよう前記トランジスタＱ３５０ベースに直結され
るとともに、同様に前記第２のトランジスタ対に対して
帰還回路を構成するよう抵抗Ｒ３５を介して前記トラン
ジスタＱ３１のベースに接続されている。
一方、前記第１のトランジスタ対に対して帰還回路を構
成するよう前記トランジスタＱ３５０ベースに直結され
るとともに、同様に前記第２のトランジスタ対に対して
帰還回路を構成するよう抵抗Ｒ３５を介して前記トラン
ジスタＱ３１のベースに接続されている。
次にこの回路動作を入力端子３３に入力信号が供給され
ている場合とそうでない場合とに分けてそれぞれ説明す
る。
ている場合とそうでない場合とに分けてそれぞれ説明す
る。
まず入力信号が供給されていない場合について説明する
と、前述のように端子３Ｌ３２にはトランジスタＱ３ａ
を導通、トランジスタＱ３３を非導通とするようなミュ
ーティング電圧が加えられる。
と、前述のように端子３Ｌ３２にはトランジスタＱ３ａ
を導通、トランジスタＱ３３を非導通とするようなミュ
ーティング電圧が加えられる。
この場合第１の差動トランジスタ対Ｑ３１ 、Ｑ３□は
機能を失ない、第２の差動トランジスタ対Ｑ３４ ｔ
Ｑ３５のみが作動する。
機能を失ない、第２の差動トランジスタ対Ｑ３４ ｔ
Ｑ３５のみが作動する。
前述のようにトランジスタＱ３５のベースには出力信号
が直接帰還されており、またトランジスタＱ３４のベー
スにはバイアス電圧ｖｂが供給されていることから出力
はｖｂで安定する。
が直接帰還されており、またトランジスタＱ３４のベー
スにはバイアス電圧ｖｂが供給されていることから出力
はｖｂで安定する。
即ちこのとき入力端子３３に雑音信号が入ってきても第
１のトランジスタ対が非導通であり、またトランジスタ
Ｑ３５のベースは直接帰還がかげられてその電位は強制
的に出力電圧に引き込まれるため、抵抗Ｒ３５を介して
トランジスタＱ３５０ベースに雑音信号が加えられるこ
とはない。
１のトランジスタ対が非導通であり、またトランジスタ
Ｑ３５のベースは直接帰還がかげられてその電位は強制
的に出力電圧に引き込まれるため、抵抗Ｒ３５を介して
トランジスタＱ３５０ベースに雑音信号が加えられるこ
とはない。
従って出力端子３７には雑音信号は発生することはない
。
。
すなわち無人力信号時の雑音は完全に遮断される。
次に入力端子３３に入力信号が供給される場合について
説明すると、この場合には端子３１゜３２にはトランジ
スタＱ３ａを導通、トランジスタＱ３ａを非導通とする
ようなミューテングミ圧が供給される。
説明すると、この場合には端子３１゜３２にはトランジ
スタＱ３ａを導通、トランジスタＱ３ａを非導通とする
ようなミューテングミ圧が供給される。
従って第２の差動トランジスタ対Ｑ３４゜Ｑ３５が動作
を停止し、かわって第１の差動トランジスタ対Ｑ３□、
Ｑ３２が作動する。
を停止し、かわって第１の差動トランジスタ対Ｑ３□、
Ｑ３２が作動する。
この場合全体の回路は出力端子３７−抵抗Ｒ３５−トラ
ンジスタＱ３１のベースを帰還路とする帰還増幅回路と
して働き、出力端子３７には端子３４に加えられるバイ
アス電圧ｖｂを直流電位とする増幅された出力信号が発
生する。
ンジスタＱ３１のベースを帰還路とする帰還増幅回路と
して働き、出力端子３７には端子３４に加えられるバイ
アス電圧ｖｂを直流電位とする増幅された出力信号が発
生する。
このとき出力の利得は抵抗Ｒ３□と抵抗Ｒ３５との比で
定まる。
定まる。
尚、利得が必要でない場合には、前記増幅器３５を差動
形とする必要はなく、単にエミッタフォロアで置換えて
も良い。
形とする必要はなく、単にエミッタフォロアで置換えて
も良い。
第４図は本発明の他の実施例を示すもので、上記第３図
の電流帰還型に対し、電圧帰還型の回路構成を示すもの
である。
の電流帰還型に対し、電圧帰還型の回路構成を示すもの
である。
第３図と対応する部分については同一の記号を付し、相
違する部分についてのみ説明する。
違する部分についてのみ説明する。
まず端子３４に加えられるバイアス電圧ｖｂは抵抗Ｒ４
１を介して第１の差動トランジスタ対のトランジスタＱ
３１のベースに供給されている。
１を介して第１の差動トランジスタ対のトランジスタＱ
３１のベースに供給されている。
また出力端子３７は抵抗Ｒ４３の直列接続を介して接地
されており、前記抵抗Ｒ４□を介して前記第１の差動ト
ランジスタ対のトランジスタＱ３２のベース、および第
２の差動トランジスタ対のトランジスタＱ３５０ベース
にそれぞれ帰還がかげられている。
されており、前記抵抗Ｒ４□を介して前記第１の差動ト
ランジスタ対のトランジスタＱ３２のベース、および第
２の差動トランジスタ対のトランジスタＱ３５０ベース
にそれぞれ帰還がかげられている。
回路の基本的動作は第３図に示す回路の動作と変らない
。
。
入力端子３３に入力信号が供給されていない場合には第
２の差動トランジスタ対Ｑ３４゜Ｑ３５のみが作動し、
入出力間は完全に遮断される。
２の差動トランジスタ対Ｑ３４゜Ｑ３５のみが作動し、
入出力間は完全に遮断される。
従って無信号時の雑音は出力に現われることはない。
反対に入力信号が供給されている場合には第１の差動ト
ランジスタ対Ｑ３□、Ｑ３□のみが作動し、入力信号は
増幅されて出力端子３１に現われる。
ランジスタ対Ｑ３□、Ｑ３□のみが作動し、入力信号は
増幅されて出力端子３１に現われる。
このときの利得は抵抗Ｒ４２、Ｑ４３で決まる。
利得を必要としない場合については前述の通りである。
勿論出力の直流電位はバイアス電圧Ｖｂで常に一定であ
る。
る。
この回路は電圧帰還であるために比較的人力インピーダ
ンスの高い回路が構成しやすい。
ンスの高い回路が構成しやすい。
向上記の実施例においては、いずれも電流源であるトラ
ンジスタＱａａ 、Ｑ３６にミューティング電圧を加え
これをスイッチング制御して、第１、第２の差動トラン
ジスタ対の動作を制御していたが、特別にミューティン
グ電圧で駆動されるスイッチング素子をそれぞれ第１、
第２の差動トランジスタ対の共通エミッタに設けること
によって第１１第２の差動トランジスタ対の動作を制御
することもできる。
ンジスタＱａａ 、Ｑ３６にミューティング電圧を加え
これをスイッチング制御して、第１、第２の差動トラン
ジスタ対の動作を制御していたが、特別にミューティン
グ電圧で駆動されるスイッチング素子をそれぞれ第１、
第２の差動トランジスタ対の共通エミッタに設けること
によって第１１第２の差動トランジスタ対の動作を制御
することもできる。
即ち前記電流源であるトランジスタＱ３３ ） Ｑ３６
には一定の電圧を与えて常に導通状態にしておき、代わ
りに第１、第２の差動トランジスタ対の共通エミッタを
それぞれスイッチング素子（トランジスタ）を介して高
電位に接続する。
には一定の電圧を与えて常に導通状態にしておき、代わ
りに第１、第２の差動トランジスタ対の共通エミッタを
それぞれスイッチング素子（トランジスタ）を介して高
電位に接続する。
ソシテミューティング電圧によって前記スイッチング素
子をＯＮ、ＯＦＦする。
子をＯＮ、ＯＦＦする。
こうすれば同様に差動トランジスタ対を駆動制御できる
。
。
この場合スイッチング素子が導通するとき電流が高電位
点からスイッチング素子を介して電流源に流れるために
差動トランジスタ対は動作を停止し、スイッチング素子
が非導通のときのみ作動する。
点からスイッチング素子を介して電流源に流れるために
差動トランジスタ対は動作を停止し、スイッチング素子
が非導通のときのみ作動する。
以上説明したように本発明による雑音除去回路は基本的
には差動増幅器を用いた帰還増幅器であり、雑音除去（
信号減衰）機能を付加することにより、何らかの特性が
損われることは全くない。
には差動増幅器を用いた帰還増幅器であり、雑音除去（
信号減衰）機能を付加することにより、何らかの特性が
損われることは全くない。
従って本来の信号のダイナミックレンジやＳ／Ｎ比を劣
化させることもなく動作音も小さい。
化させることもなく動作音も小さい。
また第１の作動トランジスタ対と、第２の差動トランジ
スタ対とがスイッチ的に切換えられて動作するために無
信号時の雑音の減衰量はきわめて大きくとることができ
る。
スタ対とがスイッチ的に切換えられて動作するために無
信号時の雑音の減衰量はきわめて大きくとることができ
る。
更にまた入力信号の有無に関わらず出力の直流レベルは
常に一定である。
常に一定である。
これハオーディオアンプ用の雑音除去回路として極めて
重要なことである。
重要なことである。
このように本発明によると回路の構成も比較的簡単であ
り、半導体集積回路に好適なる雑音除去回路を提供する
ことができる。
り、半導体集積回路に好適なる雑音除去回路を提供する
ことができる。
第１図、第２図はそれぞれトランジスタスイッチを用い
た直列および並列方式の従来の雑音除去回路を示す図、
第３図は本発明の一実施例による雑音除去回路を示す接
続図、第４図は本発明の他の実施例による雑音除去回路
を示す接続図である。 Ｑａ１７ Ｑ３２・・・・・・第１の差動トランジスタ
対、Ｑ３４ 、Ｑ３５・・・・・・第２の差動トランジ
スタ対、Ｑ３３゜Ｑ３６・・・・・・第、■、第２の差
動トランジスタ対の動作制御用トランジスタ対。
た直列および並列方式の従来の雑音除去回路を示す図、
第３図は本発明の一実施例による雑音除去回路を示す接
続図、第４図は本発明の他の実施例による雑音除去回路
を示す接続図である。 Ｑａ１７ Ｑ３２・・・・・・第１の差動トランジスタ
対、Ｑ３４ 、Ｑ３５・・・・・・第２の差動トランジ
スタ対、Ｑ３３゜Ｑ３６・・・・・・第、■、第２の差
動トランジスタ対の動作制御用トランジスタ対。
Claims (1)
- １ それぞれ非反転入力端である一方のトランジスタの
ベースに共通の直流バイアス電圧が供給される第１の差
動トランジスタ対および第２の差動トランジスタ対と、
前記第１の差動トランジスタ対の反転又は非反転入力端
に接続された入力端子と、前記第１および第２の差動ト
ランジスタ対のそれぞれのコレクタに共通接続された出
力端子と、前記第１の差動トランジスタ対の共通エミッ
タに接続され、前記入力端子に入力信号が供給されてい
る場合にのみ上記第１の差動トランジスタ対を駆動する
よう制御される第１のスイッチング素子と、前記第２の
差動トランジスタ対の共通エミッタに接続され、前記入
力端子に入力信号が供給されていない場合にのみ上記第
２の差動トランジスタ対を駆動するよう制御される第２
の名イツチング素子を備えた雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7496274A JPS5841694B2 (ja) | 1974-07-02 | 1974-07-02 | ザツオンジヨキヨカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7496274A JPS5841694B2 (ja) | 1974-07-02 | 1974-07-02 | ザツオンジヨキヨカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS514911A JPS514911A (ja) | 1976-01-16 |
| JPS5841694B2 true JPS5841694B2 (ja) | 1983-09-13 |
Family
ID=13562433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7496274A Expired JPS5841694B2 (ja) | 1974-07-02 | 1974-07-02 | ザツオンジヨキヨカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841694B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008217A1 (fr) * | 1993-09-17 | 1995-03-23 | Oki Electric Industry Co., Ltd. | Circuit de commande de signaux permettant de multiplier des signaux d'horloge |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944822B2 (ja) * | 1978-10-13 | 1984-11-01 | 松下電器産業株式会社 | ミュ−ティング回路 |
| JPS59183514A (ja) * | 1983-04-01 | 1984-10-18 | Nec Corp | 可変利得差動増幅回路 |
-
1974
- 1974-07-02 JP JP7496274A patent/JPS5841694B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008217A1 (fr) * | 1993-09-17 | 1995-03-23 | Oki Electric Industry Co., Ltd. | Circuit de commande de signaux permettant de multiplier des signaux d'horloge |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS514911A (ja) | 1976-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0414525B2 (ja) | ||
| GB1529068A (en) | Differential amplifier circuit | |
| US3769459A (en) | Volume and tone control for multi-channel audio systems | |
| GB2149600A (en) | Improvements in or relating to transistor amplifying and mixing input stages for radio receivers | |
| US2761916A (en) | Self-biasing semi-conductor amplifier circuits and the like | |
| EP0448951A2 (en) | Low-noise amplifier with high input impedance, particularly for microphones | |
| US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
| JPS6156642B2 (ja) | ||
| US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same | |
| US4367419A (en) | Analog switch | |
| US4670720A (en) | Switching device for suppressing a signal | |
| JPH0223047B2 (ja) | ||
| CA1278831C (en) | Line receiver | |
| JPS5841694B2 (ja) | ザツオンジヨキヨカイロ | |
| US3628168A (en) | Differential amplifying circuit | |
| US4101842A (en) | Differential amplifier | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| CA1312359C (en) | Operational amplifier stages | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| US3947645A (en) | Demultiplexer for FM stereophonic receivers | |
| US3678403A (en) | Balanced variable gain amplifier | |
| US2892045A (en) | Class b transistor amplifier | |
| US6542018B1 (en) | Current mode step attenuation control circuit with digital technology | |
| US4584536A (en) | Balance control circuit | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits |