JP2656589B2 - ミユート機能付増幅回路 - Google Patents
ミユート機能付増幅回路Info
- Publication number
- JP2656589B2 JP2656589B2 JP63316965A JP31696588A JP2656589B2 JP 2656589 B2 JP2656589 B2 JP 2656589B2 JP 63316965 A JP63316965 A JP 63316965A JP 31696588 A JP31696588 A JP 31696588A JP 2656589 B2 JP2656589 B2 JP 2656589B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- circuit
- transistor
- emitter
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅回路に関し、特に、ミューティング回路
を備えた増幅回路に関する。
を備えた増幅回路に関する。
従来のミューティング回路を備えた増幅回路は、第２
図に示すように、トランジスタQ6,Q7のエミッタ端子間
に抵抗R2の接続された差動形式の増幅回路であり、これ
らトランジスタのコレクタ端子には、トランジスタQ4,Q
5より成るいわゆる能動負荷が接続されており、この差
動増幅回路の出力は、トランジスタQ3を介して、トラン
ジスタQ1,Q2、ダイオードD1,D2、定電流源I1より構成さ
れる出力回路を駆動する。トランジスタQ3のエミッタ端
子には、トランジスタQ4のコレクタ電位を決定するため
に抵抗R9が接続されている。また、出力端子とトランジ
スタQ6のエミッタ端子間に接続された抵抗R1と、トラン
ジスタQ6,Q7のエミッタ端子間の抵抗R2とトランジスタQ
7のエミッタ端子とトランジスタQ16のエミッタ端子間に
接続された抵抗R3により増幅回路のゲインを決定してお
り、抵抗R10,R11、ダイオードD3,D4、トランジスタQ16
により出力端子の電位を決定している。トランジスタQ6
のベース端子には、トランジスタQ8,Q10、抵抗R4,R6、
定電流源I2により成るバイアス回路が接続され、トラン
ジスタQ7のベース端子には、トランジスタQ9,Q11、抵抗
R5,R7,R8、定電流源I3より成る入力回路が接続され、入
力信号は抵抗R8の一端に設けられた入力端子２より入力
され、トランジスタQ11,Q9を介してトランジスタQ7のベ
ース端子に伝えられる。ここで、図のように接続された
トランジスタQ12はミューティング用のトランジスタで
あり、ベース端子にミュート信号が入力され、これによ
り導通／不導通が制御される。このような構成により定
常時はトランジスタQ12はオフ状態であり、入力端子に
印加された信号は出力側へ増幅され伝達されている。一
方、ミュート制御端子３にミュート制御信号が入力され
ると、トランジスタQ12がオン状態となり、入力端子２
に入力された信号が減衰させられ、出力端子より信号が
出力されなくなりミューティング状態となる。
図に示すように、トランジスタQ6,Q7のエミッタ端子間
に抵抗R2の接続された差動形式の増幅回路であり、これ
らトランジスタのコレクタ端子には、トランジスタQ4,Q
5より成るいわゆる能動負荷が接続されており、この差
動増幅回路の出力は、トランジスタQ3を介して、トラン
ジスタQ1,Q2、ダイオードD1,D2、定電流源I1より構成さ
れる出力回路を駆動する。トランジスタQ3のエミッタ端
子には、トランジスタQ4のコレクタ電位を決定するため
に抵抗R9が接続されている。また、出力端子とトランジ
スタQ6のエミッタ端子間に接続された抵抗R1と、トラン
ジスタQ6,Q7のエミッタ端子間の抵抗R2とトランジスタQ
7のエミッタ端子とトランジスタQ16のエミッタ端子間に
接続された抵抗R3により増幅回路のゲインを決定してお
り、抵抗R10,R11、ダイオードD3,D4、トランジスタQ16
により出力端子の電位を決定している。トランジスタQ6
のベース端子には、トランジスタQ8,Q10、抵抗R4,R6、
定電流源I2により成るバイアス回路が接続され、トラン
ジスタQ7のベース端子には、トランジスタQ9,Q11、抵抗
R5,R7,R8、定電流源I3より成る入力回路が接続され、入
力信号は抵抗R8の一端に設けられた入力端子２より入力
され、トランジスタQ11,Q9を介してトランジスタQ7のベ
ース端子に伝えられる。ここで、図のように接続された
トランジスタQ12はミューティング用のトランジスタで
あり、ベース端子にミュート信号が入力され、これによ
り導通／不導通が制御される。このような構成により定
常時はトランジスタQ12はオフ状態であり、入力端子に
印加された信号は出力側へ増幅され伝達されている。一
方、ミュート制御端子３にミュート制御信号が入力され
ると、トランジスタQ12がオン状態となり、入力端子２
に入力された信号が減衰させられ、出力端子より信号が
出力されなくなりミューティング状態となる。
上述した従来のミューティング回路を備えた増幅回路
では、ミューティング時の減衰量が、抵抗R8と、トラン
ジスタQ12のオン時の飽和抵抗で決定され、所望の減衰
量を得るためには、抵抗R8を大きくするか、トランジス
タQ12のオン時の飽和抵抗を小さくすることが必要であ
る。しかし、抵抗R8を大きくすると増幅回路の雑音特性
を悪化させるため、あまり大きくできず、実際は、トラ
ンジスタQ12のオン時の飽和抵抗を小さくすることによ
り対処しているが、集積回路化した場合に、このトラン
ジスタQ12の素子面積がかなり大きくなり、レイアウト
上問題が生じるという欠点がある。
では、ミューティング時の減衰量が、抵抗R8と、トラン
ジスタQ12のオン時の飽和抵抗で決定され、所望の減衰
量を得るためには、抵抗R8を大きくするか、トランジス
タQ12のオン時の飽和抵抗を小さくすることが必要であ
る。しかし、抵抗R8を大きくすると増幅回路の雑音特性
を悪化させるため、あまり大きくできず、実際は、トラ
ンジスタQ12のオン時の飽和抵抗を小さくすることによ
り対処しているが、集積回路化した場合に、このトラン
ジスタQ12の素子面積がかなり大きくなり、レイアウト
上問題が生じるという欠点がある。
本発明のミュート機能付増幅回路は、それぞれが、入
力端と第１の電源ラインとの間に接続された第１の抵抗
および出力端と第２の電源ラインとの間に接続された電
流源を有する第１および第２のエミッタフォロワトラン
ジスタ回路と、前記第１のエミッタフォロワトランジス
タ回路の前記入力端に第２の抵抗を介して接続された信
号入力端子と、前記第１および第２のエミッタフォロワ
トランジスタ回路の前記出力端を入力とする差動増幅回
路と、前記差動増幅回路の出力を受け負荷を駆動する駆
動回路と、ミュート制御信号を受ける第１の接続部であ
って、前記第１および第２のエミッタフォロワ回路それ
ぞれの前記電流源と前記第１の電源ラインとの間を前記
ミュート制御信号が第１レベルのときは電気的に接続
し、第２レベルのときは電気的に非接続とする第１の接
続部と、前記ミュート制御信号を受ける第２の制御部で
あって、前記ミュート制御信号が前記第１レベルのとき
は前記第１のエミッタフォロワトランジスタ回路の前記
第１の抵抗に並列な電気的通路を形成し、前記ミュート
制御信号が前記第２のレベルのときは前記並列な電気的
通路の形成を停止する第２の接続部とを有することを特
徴とする。
力端と第１の電源ラインとの間に接続された第１の抵抗
および出力端と第２の電源ラインとの間に接続された電
流源を有する第１および第２のエミッタフォロワトラン
ジスタ回路と、前記第１のエミッタフォロワトランジス
タ回路の前記入力端に第２の抵抗を介して接続された信
号入力端子と、前記第１および第２のエミッタフォロワ
トランジスタ回路の前記出力端を入力とする差動増幅回
路と、前記差動増幅回路の出力を受け負荷を駆動する駆
動回路と、ミュート制御信号を受ける第１の接続部であ
って、前記第１および第２のエミッタフォロワ回路それ
ぞれの前記電流源と前記第１の電源ラインとの間を前記
ミュート制御信号が第１レベルのときは電気的に接続
し、第２レベルのときは電気的に非接続とする第１の接
続部と、前記ミュート制御信号を受ける第２の制御部で
あって、前記ミュート制御信号が前記第１レベルのとき
は前記第１のエミッタフォロワトランジスタ回路の前記
第１の抵抗に並列な電気的通路を形成し、前記ミュート
制御信号が前記第２のレベルのときは前記並列な電気的
通路の形成を停止する第２の接続部とを有することを特
徴とする。
ミュート用トランジスタによるミュート動作に加え
て、新たに付加した第２のミュート回路により入力回路
を構成するトランジスタが飽和状態となってミュートが
かけられるため、ミュート用トランジスタのオン抵抗が
従来どおりであっても、確実なミュート動作が行なわれ
る。
て、新たに付加した第２のミュート回路により入力回路
を構成するトランジスタが飽和状態となってミュートが
かけられるため、ミュート用トランジスタのオン抵抗が
従来どおりであっても、確実なミュート動作が行なわれ
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のミュート機能付差動増幅回路の一実
施例の回路図である。
施例の回路図である。
本実施例が第２図の従来例と異なるところは、トラン
ジスタQ6,Q7のそれぞれのベース端子にトランジスタQ1
3,Q14のエミッタ端子がそれぞれ接続され、トランジス
タQ13,Q14のそれぞれのコレクタ端子は接地され、それ
ぞれのベース端子にはトランジスタQ15のコレクタ端子
が接続され、トランジスタQ15のエミッタ端子は接地さ
れ、ベース端子はミュート制御端子に接続されているこ
とである。
ジスタQ6,Q7のそれぞれのベース端子にトランジスタQ1
3,Q14のエミッタ端子がそれぞれ接続され、トランジス
タQ13,Q14のそれぞれのコレクタ端子は接地され、それ
ぞれのベース端子にはトランジスタQ15のコレクタ端子
が接続され、トランジスタQ15のエミッタ端子は接地さ
れ、ベース端子はミュート制御端子に接続されているこ
とである。
ミュート解除状態（定常状態）では、差動対をなすト
ランジスタQ7のベースは、ほぼVBEQ11＋VBEQ9（VBEQ11,
VBEQ9はそれぞれ、トランジスタQ11,Q9の順方向電圧）
にバイアスされている。ミュート制御端子３にミュート
制御信号が入力されると、ミュート用トランジスタQ12
がオンすると同時にエミッタ接地トランジスタQ15もオ
ンし、続いてPNPトランジスタQ13,Q14がオンして定電流
I2,I3を完全にバイパスする。これにより、PNPトランジ
スタQ13,Q14は飽和し、差動対をなすトランジスタQ6,Q7
のベースは、各トランジスタの飽和時のエミッタ・コレ
クタ間電圧となり定常時に比べ低下する。このため、ト
ランジスタQ8,Q10、抵抗R4,R6、トランジスタQ9,Q11、
抵抗R5,R7,R8より成る入力回路は動作不能となり、入力
端子２に入力された入力信号はトランジスタQ7のベース
端子に伝達されず、出力端子１より出力信号が出力され
なくなり、ミューティングがかけられる。
ランジスタQ7のベースは、ほぼVBEQ11＋VBEQ9（VBEQ11,
VBEQ9はそれぞれ、トランジスタQ11,Q9の順方向電圧）
にバイアスされている。ミュート制御端子３にミュート
制御信号が入力されると、ミュート用トランジスタQ12
がオンすると同時にエミッタ接地トランジスタQ15もオ
ンし、続いてPNPトランジスタQ13,Q14がオンして定電流
I2,I3を完全にバイパスする。これにより、PNPトランジ
スタQ13,Q14は飽和し、差動対をなすトランジスタQ6,Q7
のベースは、各トランジスタの飽和時のエミッタ・コレ
クタ間電圧となり定常時に比べ低下する。このため、ト
ランジスタQ8,Q10、抵抗R4,R6、トランジスタQ9,Q11、
抵抗R5,R7,R8より成る入力回路は動作不能となり、入力
端子２に入力された入力信号はトランジスタQ7のベース
端子に伝達されず、出力端子１より出力信号が出力され
なくなり、ミューティングがかけられる。
以上説明したように本発明は、従来例のミューティン
グに、さらに、入力回路を飽和させることによるミュー
ティングを追加することにより、ミュート用トランジス
タの素子面積を増加させてオン抵抗を小さくすることな
しに、確実なミューティングを行えるという効果があ
る。
グに、さらに、入力回路を飽和させることによるミュー
ティングを追加することにより、ミュート用トランジス
タの素子面積を増加させてオン抵抗を小さくすることな
しに、確実なミューティングを行えるという効果があ
る。
第１図は、本発明のミュート機能付増幅回路の一実施例
の回路図、第２図は従来例の回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q1
5,Q16……トランジスタ、 D1,D2,D3,D4……ダイオード、 R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11……抵抗、 I1,I2,I3……定電流源、 １……出力端子、 ２……入力端子、 ３……ミュート制御端子、 ４……電源端子。
の回路図、第２図は従来例の回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q1
5,Q16……トランジスタ、 D1,D2,D3,D4……ダイオード、 R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11……抵抗、 I1,I2,I3……定電流源、 １……出力端子、 ２……入力端子、 ３……ミュート制御端子、 ４……電源端子。
Claims (1)
- 【請求項１】それぞれが、入力端と第１の電源ラインと
の間に接続された第１の抵抗および出力端と第２の電源
ラインとの間に接続された電流源を有する第１および第
２のエミッタフォロワトランジスタ回路と、 前記第１のエミッタフォロワトランジスタ回路の前記入
力端に第２の抵抗を介して接続された信号入力端子と、 前記第１および第２のエミッタフォロワトランジスタ回
路の前記出力端を入力とする差動増幅回路と、 前記差動増幅回路の出力を受け負荷を駆動する駆動回路
と、 ミュート制御信号を受ける第１の接続部であって、前記
第１および第２のエミッタフォロワ回路それぞれの前記
電流源と前記第１の電源ラインとの間を前記ミュート制
御信号が第１レベルのときは電気的に接続し、第２レベ
ルのときは電気的に非接続とする第１の接続部と、 前記ミュート制御信号を受ける第２の制御部であって、
前記ミュート制御信号が前記第１レベルのときは前記第
１のエミッタフォロワトランジスタ回路の前記第１の抵
抗に並列な電気的通路を形成し、前記ミュート制御信号
が前記第２のレベルのときは前記並列な電気的通路の形
成を停止する第２の接続部とを有することを特徴とする
ミュート機能付増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316965A JP2656589B2 (ja) | 1988-12-14 | 1988-12-14 | ミユート機能付増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316965A JP2656589B2 (ja) | 1988-12-14 | 1988-12-14 | ミユート機能付増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161802A JPH02161802A (ja) | 1990-06-21 |
| JP2656589B2 true JP2656589B2 (ja) | 1997-09-24 |
Family
ID=18082910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316965A Expired - Lifetime JP2656589B2 (ja) | 1988-12-14 | 1988-12-14 | ミユート機能付増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656589B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590706A1 (en) * | 1992-10-01 | 1994-04-06 | Delco Electronics Corporation | Amplifier apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130411A (ja) * | 1982-01-28 | 1983-08-03 | Trio Kenwood Corp | 磁気録音ヘツド駆動回路 |
| JPS6137637U (ja) * | 1984-08-13 | 1986-03-08 | 日立電子株式会社 | ミユ−ト回路 |
| JPS61195026A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Ind Co Ltd | ミユ−ト回路 |
| JPS6382008A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 増幅回路 |
| JPS63174713U (ja) * | 1986-10-07 | 1988-11-14 |
-
1988
- 1988-12-14 JP JP63316965A patent/JP2656589B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02161802A (ja) | 1990-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986051A (en) | Signal switching apparatus | |
| JPH0774551A (ja) | 増幅回路 | |
| US4431972A (en) | Push-pull amplifier | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| JPH0223047B2 (ja) | ||
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| JP2656589B2 (ja) | ミユート機能付増幅回路 | |
| GB1086490A (en) | Improvements in or relating to transistor receiving circuits | |
| GB1152347A (en) | Cascode Transistor Amplifier | |
| KR930007294B1 (ko) | 달링턴 트랜지스터 장치 | |
| GB1249222A (en) | Gain controlled amplifier | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4588961A (en) | Amplifier with extended output drive capability | |
| US4451747A (en) | High speed clamp circuit | |
| JPH0230902Y2 (ja) | ||
| US3757223A (en) | Circuit connecting device | |
| JP3101487B2 (ja) | 増幅回路 | |
| JPS6240807A (ja) | ミユ−テイング回路 | |
| JPS6150403B2 (ja) | ||
| KR920006336B1 (ko) | 2포트_네가티브피드백을 가지는 집적회로 | |
| JPH0115227Y2 (ja) | ||
| GB1195250A (en) | Improvements in Gain Control Arrangements for Transistor Amplifiers | |
| JPS6212687B2 (ja) | ||
| JPS59165506A (ja) | パワ−アンプ |