JPH0767072B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH0767072B2 JPH0767072B2 JP19678087A JP19678087A JPH0767072B2 JP H0767072 B2 JPH0767072 B2 JP H0767072B2 JP 19678087 A JP19678087 A JP 19678087A JP 19678087 A JP19678087 A JP 19678087A JP H0767072 B2 JPH0767072 B2 JP H0767072B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- switch circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチ回路に関し、特に差動増幅器を用い
たスイッチ回路に関するものである。
たスイッチ回路に関するものである。
一般的にオーディオ分野に使用されるスイッチ回路は、
信号の導通／非導通の切り換えなどに使われ、その切り
換え制御は直流電圧のハイ／ロウにより行なわれてい
る。また、信号系に使用される場合、切り換え時にスイ
ッチ回路の出力端子に発生する直流電圧変動は、最終出
力段つまり、電力増幅段の出力端子へ伝達され、スピー
カから異音（以下ポップノイズと呼ぶ。）として出力さ
れてしまう。このため、切り換え時の直流電圧変動は、
レベルが小さくかつゆるやかなものであることが要求さ
れる。
信号の導通／非導通の切り換えなどに使われ、その切り
換え制御は直流電圧のハイ／ロウにより行なわれてい
る。また、信号系に使用される場合、切り換え時にスイ
ッチ回路の出力端子に発生する直流電圧変動は、最終出
力段つまり、電力増幅段の出力端子へ伝達され、スピー
カから異音（以下ポップノイズと呼ぶ。）として出力さ
れてしまう。このため、切り換え時の直流電圧変動は、
レベルが小さくかつゆるやかなものであることが要求さ
れる。
従来のスイッチ回路の一例を第２図に示す。このスイッ
チ回路は、トランジスタ11,12,13,14,15,16、抵抗17及
び直流定電圧源21からなる差動増幅器100と前記トラン
ジスタ11のベースに接続されたトランジスタ18から成る
制御回路200と、抵抗20、コンデンサ19とから構成され
ており、また入力端子1,出力端子2,切り換え制御端子３
を有している。
チ回路は、トランジスタ11,12,13,14,15,16、抵抗17及
び直流定電圧源21からなる差動増幅器100と前記トラン
ジスタ11のベースに接続されたトランジスタ18から成る
制御回路200と、抵抗20、コンデンサ19とから構成され
ており、また入力端子1,出力端子2,切り換え制御端子３
を有している。
ここで、切り換え制御端子３にLowの電圧（制御回路200
がOFFするのに充分低い電圧）が印加されている場合、
制御回路200つまり、NPNトランジスタ18はオフ状態とな
る。このため、差動増幅器100は動作状態になり、入力
端子１に入力された信号はそのまま出力端子２に出力さ
れる。つまりこのスイッチ回路は、導通状態にある。次
に切り換え制御端子３に、第３図（ａ）に示すステップ
波形の電圧が印加されると、NPNトランジスタ18のベー
スには、抵抗20とコンデンサ19から成る遅延回路のた
め、第３図の（ｂ）に示す波形の電圧が印加される。こ
こで、第３図の（ｂ）に示すVONを制御回路200のオン／
オフスレッシュホールド電圧とすると、NPNトランジス
タ18のベースがVONに達した時点でNPNトランジスタ18は
オン状態になる。この時、前記制御回路200の電圧利得A
vは、 ここで、k:ボルツマン定数、T:絶対温度 q:電子の電荷量、R17:抵抗17の抵抗値 で表わされる。通常R17≫kT/qI1であるからこの電圧利
得Avは、非常に大きな値になることがわかる。このた
め、制御回路200の出力点つまり、NPNトランジスタ18の
コレクタは、瞬時に接地付近まで下がり、NPNトランジ
スタ15がオフするため、差動増幅器100の定電流I0が、
第３図の（ｃ）に示す様に、瞬時に流れなくなり、差動
増幅器100は、非動作状態になる。このため、入力端子
１に入力された信号は、出力端子２には出力されない。
つまり、非導通状態にある。
がOFFするのに充分低い電圧）が印加されている場合、
制御回路200つまり、NPNトランジスタ18はオフ状態とな
る。このため、差動増幅器100は動作状態になり、入力
端子１に入力された信号はそのまま出力端子２に出力さ
れる。つまりこのスイッチ回路は、導通状態にある。次
に切り換え制御端子３に、第３図（ａ）に示すステップ
波形の電圧が印加されると、NPNトランジスタ18のベー
スには、抵抗20とコンデンサ19から成る遅延回路のた
め、第３図の（ｂ）に示す波形の電圧が印加される。こ
こで、第３図の（ｂ）に示すVONを制御回路200のオン／
オフスレッシュホールド電圧とすると、NPNトランジス
タ18のベースがVONに達した時点でNPNトランジスタ18は
オン状態になる。この時、前記制御回路200の電圧利得A
vは、 ここで、k:ボルツマン定数、T:絶対温度 q:電子の電荷量、R17:抵抗17の抵抗値 で表わされる。通常R17≫kT/qI1であるからこの電圧利
得Avは、非常に大きな値になることがわかる。このた
め、制御回路200の出力点つまり、NPNトランジスタ18の
コレクタは、瞬時に接地付近まで下がり、NPNトランジ
スタ15がオフするため、差動増幅器100の定電流I0が、
第３図の（ｃ）に示す様に、瞬時に流れなくなり、差動
増幅器100は、非動作状態になる。このため、入力端子
１に入力された信号は、出力端子２には出力されない。
つまり、非導通状態にある。
上述した従来の差動増幅器を用いたスイッチ回路は、そ
の差動増幅器の定電流を制御する制御回路により切り換
えを行なっているわけだが、その制御回路は、NPNトラ
ンジスタ１個で構成されており、そのNPNトランジスタ
のオン／オフにより制御しているため、制御回路の電圧
利得が非常に大きくなり、遅延回路を設けても、前記定
電流は瞬時に変動してしまう。このため、第３図の
（ｄ）に示す様に出力端子２には急瞬な直流電圧変動が
発生し、この急瞬な直流電圧変動が最終的に電力増幅器
を通してスピーカから非常に耳につく不快なポップノイ
ズとして出力される欠点がある。
の差動増幅器の定電流を制御する制御回路により切り換
えを行なっているわけだが、その制御回路は、NPNトラ
ンジスタ１個で構成されており、そのNPNトランジスタ
のオン／オフにより制御しているため、制御回路の電圧
利得が非常に大きくなり、遅延回路を設けても、前記定
電流は瞬時に変動してしまう。このため、第３図の
（ｄ）に示す様に出力端子２には急瞬な直流電圧変動が
発生し、この急瞬な直流電圧変動が最終的に電力増幅器
を通してスピーカから非常に耳につく不快なポップノイ
ズとして出力される欠点がある。
本発明のスイッチ回路は、エミッタに抵抗が接続された
トランジスタで定電流を設定する構成となっている差動
増幅器を有し、切り換え制御端子が、遅延回路とエミッ
タに抵抗が接続されたトランジスタで構成される増幅回
路とカレントミラー回路を介して、前記差動増幅器の定
電流を設定するトランジスタのエミッタに接続された制
御回路を有している。
トランジスタで定電流を設定する構成となっている差動
増幅器を有し、切り換え制御端子が、遅延回路とエミッ
タに抵抗が接続されたトランジスタで構成される増幅回
路とカレントミラー回路を介して、前記差動増幅器の定
電流を設定するトランジスタのエミッタに接続された制
御回路を有している。
次に、本発明について図面を用いて説明する。
第１図は、本発明の一実施例を示している。この回路
は、トランジスタ11,12,13,14,15,16及び抵抗17,22,23
及び直流電圧源21からなる差動増幅器100、及び前記ト
ランジスタ15のエミッタに接続されたトランジスタ24,2
5のカレントミラー回路と、切り換え制御信号を増幅す
るトランジスタ18と、抵抗26とで構成された制御回路20
0及び抵抗20及びコンデンサ19による遅延回路とにより
構成されており、入力端子1,出力端子2,切換制御端子３
を有している。
は、トランジスタ11,12,13,14,15,16及び抵抗17,22,23
及び直流電圧源21からなる差動増幅器100、及び前記ト
ランジスタ15のエミッタに接続されたトランジスタ24,2
5のカレントミラー回路と、切り換え制御信号を増幅す
るトランジスタ18と、抵抗26とで構成された制御回路20
0及び抵抗20及びコンデンサ19による遅延回路とにより
構成されており、入力端子1,出力端子2,切換制御端子３
を有している。
切換制御端子３にロウの電圧が印加されている場合、NP
Nトランジスタ18はオフ状態になるため、PNPトランジス
タ24,25で構成されたカレントミラー回路にも電流は流
れない。このため、差動増幅器100は動作状態になり、
入力端子１に入力された信号はそのまま、出力端子２に
出力される。つまり、このスイッチ回路は導通状態にあ
る。
Nトランジスタ18はオフ状態になるため、PNPトランジス
タ24,25で構成されたカレントミラー回路にも電流は流
れない。このため、差動増幅器100は動作状態になり、
入力端子１に入力された信号はそのまま、出力端子２に
出力される。つまり、このスイッチ回路は導通状態にあ
る。
次に、切換制御端子に第４図の（ａ）に示すステップ波
形の電圧が印加されると、NPNトランジスタ18のベース
には、抵抗20とコンデンサ19からなる遅延回路のため、
第４図の（ｂ）に示す波形の電圧が印加される。ここ
で、制御回路200のスレッシホールド電圧をVONとする
と、NPNトランジスタ18のベース電圧がVONに達した時点
でNPNトランジスタ18はオン状態になり、PNPトランジス
タ24,25で構成されるカレントミラー回路により、R22に
電流が供給される。このため、NPNトランジスタ15のベ
ース−エミッタ間電圧が小さくなり、定電流I0は流れな
くなり、差動増幅器100は非動作状態になる。この時入
力端子１に入力された信号は、出力端子２には出力され
ない。つまり非導通状態である。
形の電圧が印加されると、NPNトランジスタ18のベース
には、抵抗20とコンデンサ19からなる遅延回路のため、
第４図の（ｂ）に示す波形の電圧が印加される。ここ
で、制御回路200のスレッシホールド電圧をVONとする
と、NPNトランジスタ18のベース電圧がVONに達した時点
でNPNトランジスタ18はオン状態になり、PNPトランジス
タ24,25で構成されるカレントミラー回路により、R22に
電流が供給される。このため、NPNトランジスタ15のベ
ース−エミッタ間電圧が小さくなり、定電流I0は流れな
くなり、差動増幅器100は非動作状態になる。この時入
力端子１に入力された信号は、出力端子２には出力され
ない。つまり非導通状態である。
以上がこのスイッチ回路の動作原理であるが、このスイ
ッチ回路の制御回路200の電圧利得Avは、 ここで、R22:抵抗22の抵抗値、R26:抵抗26の抵抗値,k:
ボルツマン定数,T:絶対温度,q:電子の電荷量，α：カレ
ントミラーの電流比（トランジスタ25の電流／トランジ
スタ24の電流） と表わせる。式（２）において、α＝1, R26≫kT/qI1となる様に、トランジスタ24,25及び抵抗2
2,26を設定すると、制御回路200の電圧利得Avは となる。つまり、抵抗22と26の比で決定されるため、抵
抗22と26の比を小さくすれば、電圧利得は小さくなり、
差動増幅器100の定電流回路の電流変動をゆるやかにす
ることができる。
ッチ回路の制御回路200の電圧利得Avは、 ここで、R22:抵抗22の抵抗値、R26:抵抗26の抵抗値,k:
ボルツマン定数,T:絶対温度,q:電子の電荷量，α：カレ
ントミラーの電流比（トランジスタ25の電流／トランジ
スタ24の電流） と表わせる。式（２）において、α＝1, R26≫kT/qI1となる様に、トランジスタ24,25及び抵抗2
2,26を設定すると、制御回路200の電圧利得Avは となる。つまり、抵抗22と26の比で決定されるため、抵
抗22と26の比を小さくすれば、電圧利得は小さくなり、
差動増幅器100の定電流回路の電流変動をゆるやかにす
ることができる。
以上説明した様に本発明のスイッチ回路は、トランジス
タと、そのトランジスタのエミッタに接続された抵抗と
で定電流を設定する構成となっている差動増幅器を有
し、切換制御端子が遅延回路と、エミッタに抵抗が接続
されたトランジスタで構成される増幅回路と、カレント
ミラー回路とを介して、前記差動増幅器の定電流を設定
するトランジスタのエミッタに接続される制御回路を付
加することにより、オン／オフ切り換え時のスイッチ回
路の出力端子の直流電圧変動を小さく、かつゆるやかに
することができる効果がある。
タと、そのトランジスタのエミッタに接続された抵抗と
で定電流を設定する構成となっている差動増幅器を有
し、切換制御端子が遅延回路と、エミッタに抵抗が接続
されたトランジスタで構成される増幅回路と、カレント
ミラー回路とを介して、前記差動増幅器の定電流を設定
するトランジスタのエミッタに接続される制御回路を付
加することにより、オン／オフ切り換え時のスイッチ回
路の出力端子の直流電圧変動を小さく、かつゆるやかに
することができる効果がある。
また、制御回路の利得の調整は、抵抗２個の値の調整で
可能になるため、このスイッチ回路のオン／オフタイミ
ングの設計が容易になるという効果もある。
可能になるため、このスイッチ回路のオン／オフタイミ
ングの設計が容易になるという効果もある。
第１図は本発明のスイッチ回路の一実施例を示す回路
図、第２図は従来のスイッチ回路を示す回路図である。
第３図及び第４図はそれぞれ従来のスイッチ回路及び本
発明のスイッチ回路における（ａ）切り換え制御端子３
に印加される制御信号、（ｂ）NPNトランジスタ18のベ
ース電圧、（ｃ）トランジスタ15に流れる電流I0、
（ｄ）出力端子２の直流電圧変動のタイミングを示した
ものである。 11,14,15,16,18……NPNトランジスタ、12,13,24,25……
PNPトランジスタ、17,20,22,23,26……抵抗、19……コ
ンデンサ、21……直流電圧源、100……差動増幅器、200
……制御回路、１……入力端子、２……出力端子、３…
…切り換え制御端子、I1……トランジスタ18に流れる電
流、I0……トランジスタ15に流れる電流。
図、第２図は従来のスイッチ回路を示す回路図である。
第３図及び第４図はそれぞれ従来のスイッチ回路及び本
発明のスイッチ回路における（ａ）切り換え制御端子３
に印加される制御信号、（ｂ）NPNトランジスタ18のベ
ース電圧、（ｃ）トランジスタ15に流れる電流I0、
（ｄ）出力端子２の直流電圧変動のタイミングを示した
ものである。 11,14,15,16,18……NPNトランジスタ、12,13,24,25……
PNPトランジスタ、17,20,22,23,26……抵抗、19……コ
ンデンサ、21……直流電圧源、100……差動増幅器、200
……制御回路、１……入力端子、２……出力端子、３…
…切り換え制御端子、I1……トランジスタ18に流れる電
流、I0……トランジスタ15に流れる電流。
Claims (1)
- 【請求項１】エミッタが共通に接続された差動形式の第
１および第２のトランジスタと、コレクタに共通エミッ
タが接続され、エミッタに抵抗が接続された第３のトラ
ンジスタと、切替制御信号を遅延回路を介してベースに
受け、エミッタに抵抗が接続された第４のトランジスタ
と、この第４のトランジスタの出力電流をカレントミラ
ー回路を介して前記第３のトランジスタのエミッタに供
給する手段とを備えることを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19678087A JPH0767072B2 (ja) | 1987-08-05 | 1987-08-05 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19678087A JPH0767072B2 (ja) | 1987-08-05 | 1987-08-05 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439818A JPS6439818A (en) | 1989-02-10 |
| JPH0767072B2 true JPH0767072B2 (ja) | 1995-07-19 |
Family
ID=16363510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19678087A Expired - Lifetime JPH0767072B2 (ja) | 1987-08-05 | 1987-08-05 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138819B2 (en) | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
-
1987
- 1987-08-05 JP JP19678087A patent/JPH0767072B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439818A (en) | 1989-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501893B2 (en) | Variable gain amplifier circuit | |
| JPH0223047B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS5844803A (ja) | １１／２ポ−ルオ−デイオ電力増幅器 | |
| JPH0767072B2 (ja) | スイッチ回路 | |
| JPS631768B2 (ja) | ||
| GB2107146A (en) | Improvements in or relating to bridge output stages for audio amplifiers | |
| JPS59148411A (ja) | 増幅回路 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0339933Y2 (ja) | ||
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0145766B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JPH0326565B2 (ja) | ||
| JPH0510457Y2 (ja) | ||
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JPS5834045B2 (ja) | 電圧制御可変利得回路 | |
| JPS6130328Y2 (ja) | ||
| JPS5837136Y2 (ja) | 増幅器 | |
| JPS6127210Y2 (ja) | ||
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 | |
| JPH0462606B2 (ja) | ||
| JPH0312487B2 (ja) |