JPS59231908A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPS59231908A JPS59231908A JP10698383A JP10698383A JPS59231908A JP S59231908 A JPS59231908 A JP S59231908A JP 10698383 A JP10698383 A JP 10698383A JP 10698383 A JP10698383 A JP 10698383A JP S59231908 A JPS59231908 A JP S59231908A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- fetq2
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は利得制御回路に関し、特に車載用ラジオ受信装
置の高周波回路における利得制御回路に関する。
置の高周波回路における利得制御回路に関する。
車載用の電子同調型ラジオ受信機では、アンテナインピ
ーダンスが変化する為、可変容量ダイオードによるアン
テナ同調回路は用いられず、入力インピーダンスの大き
な電界効果トランジスタ（以下、ＦＥＴという）をバッ
ファ・アンプとし、このアンプの出力側で電子的な同調
を取っている。
ーダンスが変化する為、可変容量ダイオードによるアン
テナ同調回路は用いられず、入力インピーダンスの大き
な電界効果トランジスタ（以下、ＦＥＴという）をバッ
ファ・アンプとし、このアンプの出力側で電子的な同調
を取っている。
この場合、アンテナの入力電圧がＦＥＴのゲート端子に
入力される為、非電子同調型（例えばμ同調）受信機に
比べて混変調妨害特性が悪化するという不具合がある。
入力される為、非電子同調型（例えばμ同調）受信機に
比べて混変調妨害特性が悪化するという不具合がある。
この為に従来は、第１図に示す様な回路を用いている。
すなわち、アンテナＡからの信号はコンデンサＣ□、Ｃ
２，抵抗Ｒ１ｅ介してＦＥＴＱ２に供給される。ＦＥＴ
Ｑ ２は抵抗Ｒ３，コンデンサＣ３のソース回路を有し
、そのドレインには同調負荷ｚＬが設けられて出力が取
シ出されている。利得制御のためにトランジスタＱ□が
さらに設けられ％ Ｑ １にはＡＧＣ端子２から抵抗Ｒ
ｚｅ介してＡＧＣ信号が供給される。トランジスタＱ□
によって、ＦＥＴＱ２のゲー）Ｋ入力される高周波電圧
を押えている。
２，抵抗Ｒ１ｅ介してＦＥＴＱ２に供給される。ＦＥＴ
Ｑ ２は抵抗Ｒ３，コンデンサＣ３のソース回路を有し
、そのドレインには同調負荷ｚＬが設けられて出力が取
シ出されている。利得制御のためにトランジスタＱ□が
さらに設けられ％ Ｑ １にはＡＧＣ端子２から抵抗Ｒ
ｚｅ介してＡＧＣ信号が供給される。トランジスタＱ□
によって、ＦＥＴＱ２のゲー）Ｋ入力される高周波電圧
を押えている。
しかしながら、この回路だとトランジスタＱ□の非直線
特性により、第２図点線（１）に示す様に逆に混変調妨
害特性が悪化し、また、線（２）で示すように強入力時
に希望信号の検波出力電圧が低下するという不具合が発
生する。
特性により、第２図点線（１）に示す様に逆に混変調妨
害特性が悪化し、また、線（２）で示すように強入力時
に希望信号の検波出力電圧が低下するという不具合が発
生する。
この不具合を防止する為に第３図に示す様な回路がある
。すなわち、ＦＥＴＱＩに強入力特性の良好なＦＥＴ？
用い、さらにＡＧＣ用トランジスタＱ１ｉＦＥＴＱｚに
カスケード接続する事によシ混変調妨害特性を改善して
いる。この回路は、トランジスタＱ２のベース電圧’ｅ
ＡＧＣ信号によって低下させ、ＦＥＴのドレイン−ソー
ス間電圧及びドレイン電流を小さくしてＡＧＣをかけて
いる。したがって、第１図のものに比して混変調妨害特
性が改善する。
。すなわち、ＦＥＴＱＩに強入力特性の良好なＦＥＴ？
用い、さらにＡＧＣ用トランジスタＱ１ｉＦＥＴＱｚに
カスケード接続する事によシ混変調妨害特性を改善して
いる。この回路は、トランジスタＱ２のベース電圧’ｅ
ＡＧＣ信号によって低下させ、ＦＥＴのドレイン−ソー
ス間電圧及びドレイン電流を小さくしてＡＧＣをかけて
いる。したがって、第１図のものに比して混変調妨害特
性が改善する。
しかし、ＦＥＴＱｚの動作点は第４図の点線（１）の様
にアンテナ入力電圧が大きくなるほどｖｃｓ ＝ ００
点に近づき、この結果、強入力信号時にＶＣＳの正側で
信号が歪んで混変調妨害特性が悪化する。
にアンテナ入力電圧が大きくなるほどｖｃｓ ＝ ００
点に近づき、この結果、強入力信号時にＶＣＳの正側で
信号が歪んで混変調妨害特性が悪化する。
１ これを防止する為、第５図および
第６図の回路が提案されている。すなわち、第５図では
ＦＥＴＱ２のゲート全端子３および抵抗Ｒ４１コンデン
サＣ６テーｖＧニバイアスし、第６図ではソース抵抗Ｒ
３と電源端子１との間に抵抗Ｒｓ’を接続し、結局、Ｆ
ＥＴＱ２のゲート・ソース間電圧をあらかじめ負電圧に
なる様にバイアスするものである。しかしながら、第５
図では、車載の電源は通常正電源（マイナス接地）にな
っているから、アース電圧に対し負電圧を作る為には特
殊な回路（例えば、ＤＣ−ＤＣコンバータ）ヲ用いる必
要があり、この結果、回路が複雑かつ高価になるという
不具合がある。第６図では、通常ＦＥＴのドレイン電流
は大きくかつ大きく変化する為、抵抗Ｒ３，Ｒｓｋ流れ
る電流は抵抗Ｒ２の両端直流電圧を一定にしておく意味
から相当大きな電流（ドレイン電流の数倍以上）を流す
必要があシ、この結果、消費電力が大きく増加するとい
う不具合がある。
第６図の回路が提案されている。すなわち、第５図では
ＦＥＴＱ２のゲート全端子３および抵抗Ｒ４１コンデン
サＣ６テーｖＧニバイアスし、第６図ではソース抵抗Ｒ
３と電源端子１との間に抵抗Ｒｓ’を接続し、結局、Ｆ
ＥＴＱ２のゲート・ソース間電圧をあらかじめ負電圧に
なる様にバイアスするものである。しかしながら、第５
図では、車載の電源は通常正電源（マイナス接地）にな
っているから、アース電圧に対し負電圧を作る為には特
殊な回路（例えば、ＤＣ−ＤＣコンバータ）ヲ用いる必
要があり、この結果、回路が複雑かつ高価になるという
不具合がある。第６図では、通常ＦＥＴのドレイン電流
は大きくかつ大きく変化する為、抵抗Ｒ３，Ｒｓｋ流れ
る電流は抵抗Ｒ２の両端直流電圧を一定にしておく意味
から相当大きな電流（ドレイン電流の数倍以上）を流す
必要があシ、この結果、消費電力が大きく増加するとい
う不具合がある。
本発明の目的は、比較的簡単な構成で混変調妨害特性を
改善した高周波回路を有する受信機を提供することにあ
る。
改善した高周波回路を有する受信機を提供することにあ
る。
本発明はＦＥＴのソース抵抗に該ＦＥＴとは別の通路で
も９てＡＧＣ信号に応じた電流をさらに供給する電流源
を設けたことを特徴とする。
も９てＡＧＣ信号に応じた電流をさらに供給する電流源
を設けたことを特徴とする。
次に図面を参照して本発明をより詳細に示す。
第７図は本発明の一実施例を示し、第２図と同−機能部
は同一記号でしてそれらの説明は省略する。入力の高周
波信号はアンテナ端子ＡよｊｌＪＦＥＴＱｚのゲート端
子に入力され、ＦＥＴＱ２とトランジスタＱ□のカスケ
ード・アンプによシ増幅されて負荷ｚＬに出力電圧とし
て発生する。この時、トランジスタＱ□のベース電圧を
端子２からのＡＧＣ信号によシ低下する事によりて、Ｆ
ＥＴＱ２のドレイン−ソース間電圧ＶＤ８とＦＥＴＱ、
に流れるドレイン電流ＩＤＩが下がり、このアンプの増
幅率が低下してＡＧＣが働く。この時、ＦＥＴＱ２のゲ
ート・ソース間電圧ｖＧεの動作点は第４図の（１）線
を矢印に示す通多移動しようとしてＡＧＯが大きくかか
った場合、ｖｃｓ ＝ ００点に近づき混変調妨害特性
を悪化させ様とする。
は同一記号でしてそれらの説明は省略する。入力の高周
波信号はアンテナ端子ＡよｊｌＪＦＥＴＱｚのゲート端
子に入力され、ＦＥＴＱ２とトランジスタＱ□のカスケ
ード・アンプによシ増幅されて負荷ｚＬに出力電圧とし
て発生する。この時、トランジスタＱ□のベース電圧を
端子２からのＡＧＣ信号によシ低下する事によりて、Ｆ
ＥＴＱ２のドレイン−ソース間電圧ＶＤ８とＦＥＴＱ、
に流れるドレイン電流ＩＤＩが下がり、このアンプの増
幅率が低下してＡＧＣが働く。この時、ＦＥＴＱ２のゲ
ート・ソース間電圧ｖＧεの動作点は第４図の（１）線
を矢印に示す通多移動しようとしてＡＧＯが大きくかか
った場合、ｖｃｓ ＝ ００点に近づき混変調妨害特性
を悪化させ様とする。
この欠点を防止するために、ＦＥＴＱ３．）ランジスタ
Ｑ４および直流反転回路４が設けられている。
Ｑ４および直流反転回路４が設けられている。
ＦＥＴＱ３はＦＥＴＱ２ と差動型式に接続されてお如
、トランジスタＱ４はＦＥＴＱｓにカスケード接続され
ている。反転回路４は第８図（ａ）に示すように、端子
２の電圧変化、すなわち、トランジスタＱ４に供給され
る電圧の変化とは逆に変化する電圧を発生し、抵抗Ｒ，
ｌコンデンサＣ８を介してトランジスタＱ４へ供給する
。したがって、第８図（１）ｌに示す通り、ＦＥＴＱ２
に流れる電流■９□が低下した場合（ＡＧＣがかかった
場合）、トランジスタＱ４およびＦＥＴＱａに流れるド
レイン電流ＩＤ２が増加する。ＦＥＴＱ２．Ｑａおよび
トランジスタＱ１．Ｑ４はそれぞれ同一特性のものが使
われているので、電流の変化は直流的に完全に対照とな
Ｅｒ、−て、抵抗Ｒ３に流れる電流ＩＤはＩＤ□とＩＤ
２の和となシ常に一定電流となる。すなわち、ＦＥＴＱ
２のゲート・ソース間に印加されるバイアス電圧は常に
一定となシ、ＦＥＴＱ２のバイアス点は第４図の線（２
）を矢印の方向に移動して行く。よって、抵抗■（３の
値および電流ＩＤｅ適切に設定することによシ、ＡＧＣ
が深くかかった場合でも伝達特性の直線性の一番良好な
所にＦＥＴＱ２ ｔ”バイアスでき、この結果、強入力
時の混変調妨害特性が大きく改善される。また、振幅変
調された信号の強入力時の検波歪も改善される。
、トランジスタＱ４はＦＥＴＱｓにカスケード接続され
ている。反転回路４は第８図（ａ）に示すように、端子
２の電圧変化、すなわち、トランジスタＱ４に供給され
る電圧の変化とは逆に変化する電圧を発生し、抵抗Ｒ，
ｌコンデンサＣ８を介してトランジスタＱ４へ供給する
。したがって、第８図（１）ｌに示す通り、ＦＥＴＱ２
に流れる電流■９□が低下した場合（ＡＧＣがかかった
場合）、トランジスタＱ４およびＦＥＴＱａに流れるド
レイン電流ＩＤ２が増加する。ＦＥＴＱ２．Ｑａおよび
トランジスタＱ１．Ｑ４はそれぞれ同一特性のものが使
われているので、電流の変化は直流的に完全に対照とな
Ｅｒ、−て、抵抗Ｒ３に流れる電流ＩＤはＩＤ□とＩＤ
２の和となシ常に一定電流となる。すなわち、ＦＥＴＱ
２のゲート・ソース間に印加されるバイアス電圧は常に
一定となシ、ＦＥＴＱ２のバイアス点は第４図の線（２
）を矢印の方向に移動して行く。よって、抵抗■（３の
値および電流ＩＤｅ適切に設定することによシ、ＡＧＣ
が深くかかった場合でも伝達特性の直線性の一番良好な
所にＦＥＴＱ２ ｔ”バイアスでき、この結果、強入力
時の混変調妨害特性が大きく改善される。また、振幅変
調された信号の強入力時の検波歪も改善される。
第９図は本発明の第２の実施例を示し、第７図と同−機
能部は同一記号で示す。第７図と異なるところは、ＦＥ
ＴＱ３が設けられておらず、トランジスタＱ４のエミッ
タがＦＥＴＱ□のソースに直接のそれぞれのベース電極
に印加するので、第８図（ｂｌで示した電流ＩＤ２がト
ランジスタＱ２に流れるエミッタ電流Ｉゆとなる。よっ
て、抵抗Ｒ３に流れる電流は、ＡＧＣ信号の変化によら
ずほぼ一定になυ、ＦＥＴＱ２のゲート・ソース間に印
加されるバイアス電圧はほぼ一定となる。よって、Ｆ、
ＥＴＱ２のバイアス点は第４図の（２）点線を矢印の方
向に移） 動して行き、強入力の混変調妨害
特性が大きく改１ 善され、振幅変調された
信号の強入力時の検波歪も改善される。
能部は同一記号で示す。第７図と異なるところは、ＦＥ
ＴＱ３が設けられておらず、トランジスタＱ４のエミッ
タがＦＥＴＱ□のソースに直接のそれぞれのベース電極
に印加するので、第８図（ｂｌで示した電流ＩＤ２がト
ランジスタＱ２に流れるエミッタ電流Ｉゆとなる。よっ
て、抵抗Ｒ３に流れる電流は、ＡＧＣ信号の変化によら
ずほぼ一定になυ、ＦＥＴＱ２のゲート・ソース間に印
加されるバイアス電圧はほぼ一定となる。よって、Ｆ、
ＥＴＱ２のバイアス点は第４図の（２）点線を矢印の方
向に移） 動して行き、強入力の混変調妨害
特性が大きく改１ 善され、振幅変調された
信号の強入力時の検波歪も改善される。
第１０図は本発明の第３の実施例を示し、第７図、第９
図と同−機能部は同一記号で示す。第７図、第９図では
反転回路４を用いてＡＧＣ信号とは逆の変化をもつ電圧
をトランジスタＱ４に供給しているが、第１０図では、
ＦＥＴＱ２のソース電圧が一定となるようにソース電圧
を検出している。
図と同−機能部は同一記号で示す。第７図、第９図では
反転回路４を用いてＡＧＣ信号とは逆の変化をもつ電圧
をトランジスタＱ４に供給しているが、第１０図では、
ＦＥＴＱ２のソース電圧が一定となるようにソース電圧
を検出している。
すなわち、ＦＥＴＱ２のソース電圧は端子６に印加され
る基準電圧と差動増幅回路らで比較され、その出力を抵
抗Ｒ８ｅ介してトランジスタＱ４のベースに印加してい
る。よって、抵抗Ｒ３に発生する直流電圧ｖ８が端子６
の電圧と同じになる様に差動増幅回路りおよびトランジ
スタＱ４で制、御されている。抵抗Ｒ３での電圧ｖｓ（
ＦＥＴＱ２６ソース電圧）と基準電圧Ｖ７．．を設定す
ることにより、ＦＥＴＱｚのゲートφソース間電圧ＶＧ
８はＡＧＣ’ｍ圧に応じて第４図の点線２の様に移動し
、この結果、混変調および相互変調妨害特性の向上は入
力電圧が大きい程改善度が大きくなる。また、振幅変調
すれた信号の強入力時の検波歪も大きく改善される。
る基準電圧と差動増幅回路らで比較され、その出力を抵
抗Ｒ８ｅ介してトランジスタＱ４のベースに印加してい
る。よって、抵抗Ｒ３に発生する直流電圧ｖ８が端子６
の電圧と同じになる様に差動増幅回路りおよびトランジ
スタＱ４で制、御されている。抵抗Ｒ３での電圧ｖｓ（
ＦＥＴＱ２６ソース電圧）と基準電圧Ｖ７．．を設定す
ることにより、ＦＥＴＱｚのゲートφソース間電圧ＶＧ
８はＡＧＣ’ｍ圧に応じて第４図の点線２の様に移動し
、この結果、混変調および相互変調妨害特性の向上は入
力電圧が大きい程改善度が大きくなる。また、振幅変調
すれた信号の強入力時の検波歪も大きく改善される。
第１１図は本発明の第４の実施例を示し、第１０図と同
−機能部は同一番号で示す。第１１図において、負荷ｚ
Ｌから取り出された高周波信号は混合器７によって局部
発振回路８からの信号と混合されて中間周波信号に変換
される。この信号は■−Ｆアンプ９で増幅されて検波回
路１０で検波され、出力端子１１から出力される。
−機能部は同一番号で示す。第１１図において、負荷ｚ
Ｌから取り出された高周波信号は混合器７によって局部
発振回路８からの信号と混合されて中間周波信号に変換
される。この信号は■−Ｆアンプ９で増幅されて検波回
路１０で検波され、出力端子１１から出力される。
負荷ｚＬからの信号は、さらに二つの直流電圧発生回路
１２．１３へ供給される。回路１２は、トランジスタＱ
□のさ−スミ圧を信号入力強度に応じて制御するＡＧＣ
信号を発生し、その出力１がトランジスタＱ０のベース
に供給され、その電圧波形は第１２図の曲線Ａで示して
いる。回路１２はさらに第１２図のＢで示す出力２を発
生し、これは抵抗Ｒ□。を介して）ランジスタＱ、へ供
給される。
１２．１３へ供給される。回路１２は、トランジスタＱ
□のさ−スミ圧を信号入力強度に応じて制御するＡＧＣ
信号を発生し、その出力１がトランジスタＱ０のベース
に供給され、その電圧波形は第１２図の曲線Ａで示して
いる。回路１２はさらに第１２図のＢで示す出力２を発
生し、これは抵抗Ｒ□。を介して）ランジスタＱ、へ供
給される。
トランジスタＱ５は抵抗Ｒ３に並列に接続されている。
第１０図では、差動増幅回路５の非反転入力端子６に基
準電圧を与えたが、第１１図では回路１３から第１２図
のＣで示す直流電圧が供給されている。
準電圧を与えたが、第１１図では回路１３から第１２図
のＣで示す直流電圧が供給されている。
この回路によれば、検出回路１２及び１３は、信号電圧
入力のレベルの大きさによってそれぞれの直流電圧出力
端に第１２図の様な特性の直流電圧を発生するから、検
出回路１２の出力１の電圧はＦＥＴＱ ２とトランジス
タＱ□からなるカスケード・アンプのＡＧＣ電圧となる
。又、同出力２はトランジスタＱ５のベースに印加され
ている為、イａ号入力電圧が小さい範囲では、トランジ
スタＱ５がオン状態となって抵抗Ｒ３′ｆｔ短絡し、信
号入力電圧が大きい範囲では、オフ状態となって抵抗Ｒ
３は短絡されなくなる。さらに検出回路１３の出力電圧
は信号入力電圧と比例して増加し、信号入力電圧が特定
の大きさ以上では一定電圧になる様に構成されている為
、トランジスタＱ５がオフ状態になってからは、ＦＥＴ
Ｑ２のソース電位は差動増幅回路５の非反転入力端子６
に加えられた電圧と同一電位になる様に動作する。
入力のレベルの大きさによってそれぞれの直流電圧出力
端に第１２図の様な特性の直流電圧を発生するから、検
出回路１２の出力１の電圧はＦＥＴＱ ２とトランジス
タＱ□からなるカスケード・アンプのＡＧＣ電圧となる
。又、同出力２はトランジスタＱ５のベースに印加され
ている為、イａ号入力電圧が小さい範囲では、トランジ
スタＱ５がオン状態となって抵抗Ｒ３′ｆｔ短絡し、信
号入力電圧が大きい範囲では、オフ状態となって抵抗Ｒ
３は短絡されなくなる。さらに検出回路１３の出力電圧
は信号入力電圧と比例して増加し、信号入力電圧が特定
の大きさ以上では一定電圧になる様に構成されている為
、トランジスタＱ５がオフ状態になってからは、ＦＥＴ
Ｑ２のソース電位は差動増幅回路５の非反転入力端子６
に加えられた電圧と同一電位になる様に動作する。
以上の様な動作によｆｉ、ＦＥＴＱ□の動作点は、信号
電圧が大きくなると第１３図点線（２）全矢印の方向に
移動し、信号入力電圧が小さい弱電界時はＦＥＴＱ２が
最大の利得と最低の雑音指数の状態で動作して受信機の
感度を向上させる。信号入力電圧が大きい強電界時は、
ＦＥＴＱ２が混変調及び相互変調妨害特性の最良になる
バイアスに容易に設定でき、妨害特性の向上は信号入力
電圧が大きい程、つまシ妨害特性が大きく悪化する程、
改善度合が大きく向上する。さらに振幅変調された信号
の強入力時の検波歪も大きく改善される。検出回路１２
、１３は、今日の電子回路技術を用いれば容易に構成
できることは説明を要しない。
電圧が大きくなると第１３図点線（２）全矢印の方向に
移動し、信号入力電圧が小さい弱電界時はＦＥＴＱ２が
最大の利得と最低の雑音指数の状態で動作して受信機の
感度を向上させる。信号入力電圧が大きい強電界時は、
ＦＥＴＱ２が混変調及び相互変調妨害特性の最良になる
バイアスに容易に設定でき、妨害特性の向上は信号入力
電圧が大きい程、つまシ妨害特性が大きく悪化する程、
改善度合が大きく向上する。さらに振幅変調された信号
の強入力時の検波歪も大きく改善される。検出回路１２
、１３は、今日の電子回路技術を用いれば容易に構成
できることは説明を要しない。
以上の説明において、少なくともトランジスタＱ１はＦ
ＥＴでおきかえることもできる。
ＥＴでおきかえることもできる。
、４、図面の簡単な説明
第１図、第３図、第５図および第６図はそれぞれ従来の
高周波回路を示す回路図、第２図は従来の信号入力に対
する混変調出力および検波信号出力特性を示すグラフ、
第４図はＦＥＴの動作点特性図、第７図および第９図乃
至第１１図はそれぞれ本発明の実施例を示す回路図、第
８図（ａｌ 、 （ｂｌはそれぞれＡＧＯの深さに対す
るトランジスタのベース電圧およびＦＥＴのドレイン電
流特性図、第１２図は第１１図で示した実施例の一部回
路が発生する信号入力に対する出力電圧特性図、第１３
図は第１１図で示した実施例におけるＦＥＴの動作点特
性図である。Ｑ□〜Ｑ５・・・・・・トランジスタ、Ｒ
０〜ＲＩＯ・・・・・・抵抗、Ｃ□〜Ｃ５・・・・・・
コンデンサ、ｚＬ・・・・・・同調負荷、４・・・・・
・反転回路、５・・・・・・差動増幅器、７・・・・・
・混合器、８・・・・・・局部発振器、９・・・・・・
ＩＦアンプ、１０・・・・・・検波回路、１２．１３・
・・・・・検出回路。
高周波回路を示す回路図、第２図は従来の信号入力に対
する混変調出力および検波信号出力特性を示すグラフ、
第４図はＦＥＴの動作点特性図、第７図および第９図乃
至第１１図はそれぞれ本発明の実施例を示す回路図、第
８図（ａｌ 、 （ｂｌはそれぞれＡＧＯの深さに対す
るトランジスタのベース電圧およびＦＥＴのドレイン電
流特性図、第１２図は第１１図で示した実施例の一部回
路が発生する信号入力に対する出力電圧特性図、第１３
図は第１１図で示した実施例におけるＦＥＴの動作点特
性図である。Ｑ□〜Ｑ５・・・・・・トランジスタ、Ｒ
０〜ＲＩＯ・・・・・・抵抗、Ｃ□〜Ｃ５・・・・・・
コンデンサ、ｚＬ・・・・・・同調負荷、４・・・・・
・反転回路、５・・・・・・差動増幅器、７・・・・・
・混合器、８・・・・・・局部発振器、９・・・・・・
ＩＦアンプ、１０・・・・・・検波回路、１２．１３・
・・・・・検出回路。
代理人 弁理士 内 原 皿、 −；ｊ ゛日
１１ 畢８圀 （パノ Ａｒｃ＾ヲ？ぐ □ ＡｆＣ？ｑ−！ − キＪ循 串／θ回 竿１２圀 回Ｌ８ ｔ２． ｔ３
１１ 畢８圀 （パノ Ａｒｃ＾ヲ？ぐ □ ＡｆＣ？ｑ−！ − キＪ循 串／θ回 竿１２圀 回Ｌ８ ｔ２． ｔ３
Claims (1)
- 電界効果トランジスタおよびトランジスタがカスケード
接続され、該電界効果）ランジスタのゲ−）Ｋ入力信号
を該トランジスタの制御電極に利得制御信号をそれぞれ
供給した利得制御回路において、前記電界効果トランジ
スタのソース回路に前記利得制御信号に応じた電流を前
記電界効果トランジスタとは異なる通路から供給する回
路が設けられていることを特徴とする受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10698383A JPS59231908A (ja) | 1983-06-15 | 1983-06-15 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10698383A JPS59231908A (ja) | 1983-06-15 | 1983-06-15 | 利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231908A true JPS59231908A (ja) | 1984-12-26 |
Family
ID=14447494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10698383A Pending JPS59231908A (ja) | 1983-06-15 | 1983-06-15 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231908A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242124A (ja) * | 1985-04-18 | 1986-10-28 | Nippon Enkaku Seigyo Kk | 相互変調防止機能が改善されたラジオコントロール用受信機 |
| JPS61255129A (ja) * | 1985-05-07 | 1986-11-12 | Nippon Enkaku Seigyo Kk | ラジオコントロール用ｆｍ受信機の相互変調防止回路 |
| JPS61255130A (ja) * | 1985-05-07 | 1986-11-12 | Nippon Enkaku Seigyo Kk | 受信機の混変調防止回路 |
| JPH06177681A (ja) * | 1992-12-01 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648117B2 (ja) * | 1977-04-22 | 1981-11-13 |
-
1983
- 1983-06-15 JP JP10698383A patent/JPS59231908A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648117B2 (ja) * | 1977-04-22 | 1981-11-13 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242124A (ja) * | 1985-04-18 | 1986-10-28 | Nippon Enkaku Seigyo Kk | 相互変調防止機能が改善されたラジオコントロール用受信機 |
| JPS61255129A (ja) * | 1985-05-07 | 1986-11-12 | Nippon Enkaku Seigyo Kk | ラジオコントロール用ｆｍ受信機の相互変調防止回路 |
| JPS61255130A (ja) * | 1985-05-07 | 1986-11-12 | Nippon Enkaku Seigyo Kk | 受信機の混変調防止回路 |
| JPH06177681A (ja) * | 1992-12-01 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| US4035732A (en) | High dynamic range receiver front end mixer requiring low local oscillator injection power | |
| EP0321254A1 (en) | Dual gate fet mixing apparatus | |
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| US4642482A (en) | Level-shifting circuit | |
| US4553108A (en) | Low noise feedback amplifier | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JPS59231908A (ja) | 利得制御回路 | |
| US4110635A (en) | Amplifying circuit | |
| US4048569A (en) | Receiver automatic gain control system | |
| JPS6243561B2 (ja) | ||
| US6407632B1 (en) | Radio frequency amplifier | |
| EP0232560A1 (en) | UHF amplifier-mixer circuit | |
| US7146149B1 (en) | High isolation switch buffer for frequency hopping radios | |
| JPS59135915A (ja) | 入力レベル検出回路 | |
| JPH0145768B2 (ja) | ||
| JPS6318362B2 (ja) | ||
| US2982854A (en) | Transistor receiver squelch circuit | |
| US3486120A (en) | Cross modulation rejection system | |
| JPS58194414A (ja) | Ａｇｃ回路 | |
| EP0448729B1 (en) | Tune detecting circuit | |
| JPH0414902A (ja) | ミキサａｇｃ回路 | |
| JPH0339927Y2 (ja) | ||
| JPH05291842A (ja) | 電力回路 | |
| JPH0413858Y2 (ja) |