JPH0522971Y2 - - Google Patents
Info
- Publication number
- JPH0522971Y2 JPH0522971Y2 JP6194885U JP6194885U JPH0522971Y2 JP H0522971 Y2 JPH0522971 Y2 JP H0522971Y2 JP 6194885 U JP6194885 U JP 6194885U JP 6194885 U JP6194885 U JP 6194885U JP H0522971 Y2 JPH0522971 Y2 JP H0522971Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- voltage
- power supply
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
技術分野
本考案は、単一電源増幅回路に関する。
背景技術
従来この種の回路として第２図に示すものがあ
つた。図において、直流増幅器１は直流電源２か
らの電源電圧Vccで動作する。電源電圧Vccは分
圧抵抗R1，R2によつてほぼ1/2に分圧され、その
分圧電圧は直流バイアス電圧として抵抗R3，R4
を介して直流増幅器１の正相及び逆相入力端に印
加される。抵抗R1，R2の共通接続点、即ち分圧
点ＡはコンデンサC1によつて交流的に接地され
ており、このコンデンサC1及び抵抗R1，R2によ
つてバイアス印加回路である中点電圧回路３が構
成されている。回路入力端子４と増幅器１の正相
入力端との間にはコンデンサC2が接続されてお
り、このコンデンサC2は抵抗R3と共に、入力端
子４と増幅器１の正相入力端とを直流的に分離
し、入力信号から不要な低域成分を除去する高域
通過フイルタ５を構成している。
つた。図において、直流増幅器１は直流電源２か
らの電源電圧Vccで動作する。電源電圧Vccは分
圧抵抗R1，R2によつてほぼ1/2に分圧され、その
分圧電圧は直流バイアス電圧として抵抗R3，R4
を介して直流増幅器１の正相及び逆相入力端に印
加される。抵抗R1，R2の共通接続点、即ち分圧
点ＡはコンデンサC1によつて交流的に接地され
ており、このコンデンサC1及び抵抗R1，R2によ
つてバイアス印加回路である中点電圧回路３が構
成されている。回路入力端子４と増幅器１の正相
入力端との間にはコンデンサC2が接続されてお
り、このコンデンサC2は抵抗R3と共に、入力端
子４と増幅器１の正相入力端とを直流的に分離
し、入力信号から不要な低域成分を除去する高域
通過フイルタ５を構成している。
なお、この高域通過フイルタ５においては、抵
抗R3の一端が分圧点Ａに接続されており、これ
により、その基準電位が直流バイアス電圧によつ
て定められている。増幅器１の逆相入力端と出力
端とは抵抗R5を介して接続され、この抵抗R5と
R4とによつて負帰還回路が構成されている。
抗R3の一端が分圧点Ａに接続されており、これ
により、その基準電位が直流バイアス電圧によつ
て定められている。増幅器１の逆相入力端と出力
端とは抵抗R5を介して接続され、この抵抗R5と
R4とによつて負帰還回路が構成されている。
かかる構成において、直流増幅器１の正相及び
逆相入力端には電源電圧Vccのほぼ1/2の直流バ
イアス電圧が印加されるから、増幅器１の出力の
動作点は電源電圧Vccのほぼ1/2に設定される。
従つて、定常的には、電源電圧Vccの変化に対し
て出力電圧は電源電圧Vccのほぼ1/2に追従し、
最大出力振幅が得られることになる。
逆相入力端には電源電圧Vccのほぼ1/2の直流バ
イアス電圧が印加されるから、増幅器１の出力の
動作点は電源電圧Vccのほぼ1/2に設定される。
従つて、定常的には、電源電圧Vccの変化に対し
て出力電圧は電源電圧Vccのほぼ1/2に追従し、
最大出力振幅が得られることになる。
これに対し、rpなる出力インピーダンスを有す
る装置が入力端子４に接続された場合には、中点
電圧（コンデンサC1の端子電圧）は、電源電圧
Vccの変化に対して、主に抵抗R1，R2及びコン
デンサC1で構成される時定数回路（中点電圧回
路３）の時定数に応じて追従することになる。し
かし、増幅器１の正相入力側には、抵抗R3、コ
ンデンサC2及び入力端子４に接続されたインピ
ーダンスrpで構成される時定数回路が存在し、こ
れが分圧点Ａにおける直流バイアス電圧を入力と
し回路入力端子４の電位を基準電位とする低域通
過フイルタとして作用するために、直流バイアス
電圧の変化が逆相入力に対して遅れを生じ、よつ
て増幅器１の出力端にDC（直流）オフセツト電圧
が生じることになる。
る装置が入力端子４に接続された場合には、中点
電圧（コンデンサC1の端子電圧）は、電源電圧
Vccの変化に対して、主に抵抗R1，R2及びコン
デンサC1で構成される時定数回路（中点電圧回
路３）の時定数に応じて追従することになる。し
かし、増幅器１の正相入力側には、抵抗R3、コ
ンデンサC2及び入力端子４に接続されたインピ
ーダンスrpで構成される時定数回路が存在し、こ
れが分圧点Ａにおける直流バイアス電圧を入力と
し回路入力端子４の電位を基準電位とする低域通
過フイルタとして作用するために、直流バイアス
電圧の変化が逆相入力に対して遅れを生じ、よつ
て増幅器１の出力端にDC（直流）オフセツト電圧
が生じることになる。
また、このDCオフセツト電圧は、その発生原
因である正相入力側の時定数回路が増幅器１の帰
還ループ外にあることから、帰還による改善はさ
れず、よつて増幅器１の閉ループゲインが大きい
ほど、DCオフセツト電圧は大きく変動すること
になる。このDCオフセツト電圧を抑えるには、
中点電圧回路３の時定数を大きくするか、或は正
相入力側の時定数回路の時定数を小さくすれば良
い。
因である正相入力側の時定数回路が増幅器１の帰
還ループ外にあることから、帰還による改善はさ
れず、よつて増幅器１の閉ループゲインが大きい
ほど、DCオフセツト電圧は大きく変動すること
になる。このDCオフセツト電圧を抑えるには、
中点電圧回路３の時定数を大きくするか、或は正
相入力側の時定数回路の時定数を小さくすれば良
い。
しかし、中点電圧回路３の時定数は、電源投入
時の立上り時間や電源電圧Vccの変化に対する追
従速度に制限があるので、比較的小さく設定され
る必要がある。一方、正相入力側の時定数回路に
おいては、入力信号に対する高域通過フイルタ
（入力結合回路）となるものであるから、増幅器
１の低域特性による制約があり、あまり低域をカ
ツトすることは出来ないので、その時定数を小さ
くするにも限界がある。
時の立上り時間や電源電圧Vccの変化に対する追
従速度に制限があるので、比較的小さく設定され
る必要がある。一方、正相入力側の時定数回路に
おいては、入力信号に対する高域通過フイルタ
（入力結合回路）となるものであるから、増幅器
１の低域特性による制約があり、あまり低域をカ
ツトすることは出来ないので、その時定数を小さ
くするにも限界がある。
以上のように、従来の単一電源増幅回路では、
増幅器１の正相入力側に抵抗R3、コンデンサC2
及び入力端子４に接続されたインピーダンスrpで
構成される時定数回路が存在し、これが直流バイ
アス電圧に対する低域通過フイルタとして作用す
るので、電源電圧の変化に対して過渡的なDCオ
フセツト電圧が生じるという欠点があつた。
増幅器１の正相入力側に抵抗R3、コンデンサC2
及び入力端子４に接続されたインピーダンスrpで
構成される時定数回路が存在し、これが直流バイ
アス電圧に対する低域通過フイルタとして作用す
るので、電源電圧の変化に対して過渡的なDCオ
フセツト電圧が生じるという欠点があつた。
考案の概要
本考案は、上記のような従来のものの欠点を除
去すべくなされたもので、電源電圧の変動に対し
て安定な単一電源増幅回路を提供することを目的
とする。
去すべくなされたもので、電源電圧の変動に対し
て安定な単一電源増幅回路を提供することを目的
とする。
本考案による単一電源増幅回路は、単一電源で
動作する増幅器と、前記単一電源の出力電圧に基
づいて直流バイアス電圧を出力するバイアス電圧
出力回路と、前記直流バイアス電圧を基準として
回路入力端より供給される入力信号の高域成分を
通過せしめる高域通過フイルタと接地点に接続さ
れる入力信号源の出力インピーダンスを含み前記
接地点の電位を基準として前記直流バイアス電圧
の低域成分を通過せしめる低域通過フイルタとを
兼有しこれら通過せしめた成分を前記増幅器の第
１の入力端に供給するフイルタとを有する単一電
源増幅回路であつて、 前記低域通過フイルタの時定数と等しいかまた
はほぼ等しい時定数を有し前記接地点の電位を基
準として前記直流バイアス電圧の低域成分を通過
せしめこの通過せしめた成分を前記増幅器の第２
の入力端に供給する低域通過フイルタを備えたこ
とを特徴としている。
動作する増幅器と、前記単一電源の出力電圧に基
づいて直流バイアス電圧を出力するバイアス電圧
出力回路と、前記直流バイアス電圧を基準として
回路入力端より供給される入力信号の高域成分を
通過せしめる高域通過フイルタと接地点に接続さ
れる入力信号源の出力インピーダンスを含み前記
接地点の電位を基準として前記直流バイアス電圧
の低域成分を通過せしめる低域通過フイルタとを
兼有しこれら通過せしめた成分を前記増幅器の第
１の入力端に供給するフイルタとを有する単一電
源増幅回路であつて、 前記低域通過フイルタの時定数と等しいかまた
はほぼ等しい時定数を有し前記接地点の電位を基
準として前記直流バイアス電圧の低域成分を通過
せしめこの通過せしめた成分を前記増幅器の第２
の入力端に供給する低域通過フイルタを備えたこ
とを特徴としている。
実施例
以下、本考案の実施例を図に基づいて詳細に説
明する。
明する。
第１図は、本考案の一実施例を示す回路図であ
り、図中第２図と同等部分は同一符号により示さ
れている。図において、入力端子４に接続された
インピーダンスrpと入力信号に対する高域通過フ
イルタ５を構成する抵抗R3、コンデンサC2とに
よつて時定数回路６が構成されている。この時定
数回路６において、入力結合回路である高域通過
フイルタ５の抵抗R3は、インピーダンスrpに対し
てR3≫rpとなるようにその抵抗値が設定される。
り、図中第２図と同等部分は同一符号により示さ
れている。図において、入力端子４に接続された
インピーダンスrpと入力信号に対する高域通過フ
イルタ５を構成する抵抗R3、コンデンサC2とに
よつて時定数回路６が構成されている。この時定
数回路６において、入力結合回路である高域通過
フイルタ５の抵抗R3は、インピーダンスrpに対し
てR3≫rpとなるようにその抵抗値が設定される。
そして、この時定数回路６は、分圧点Ａにおけ
る直流バイアス電圧に対しては低域通過フイルタ
として作用するので、該直流バイアス電圧の変化
は、かかる低域通過フイルタの時定数に応じた遅
延時間をもつて直流増幅器１の正相入力端におい
て検知されるのである。
る直流バイアス電圧に対しては低域通過フイルタ
として作用するので、該直流バイアス電圧の変化
は、かかる低域通過フイルタの時定数に応じた遅
延時間をもつて直流増幅器１の正相入力端におい
て検知されるのである。
中点電圧回路３の出力端となる分圧点Ａと直流
増幅器１の逆相入力端との間には、時定数回路と
しての低域通過フイルタ７が接続されている。こ
の低域通過フイルタ７は、上記時定数回路６によ
る直流バイアス電圧の遅延時間と同等の遅延時間
をつくるために、抵抗R6及びコンデンサC3から
なる。
増幅器１の逆相入力端との間には、時定数回路と
しての低域通過フイルタ７が接続されている。こ
の低域通過フイルタ７は、上記時定数回路６によ
る直流バイアス電圧の遅延時間と同等の遅延時間
をつくるために、抵抗R6及びコンデンサC3から
なる。
すなわち、入力端子４から供給される入力信号
に対し、直流増幅器１の正相入力端から時定数回
路６をみると、コンデンサC2、及び抵抗R3から
なる高域通過フイルタ５が構成されるとともに、
分圧点Ａから供給される電圧に対し、同正相入力
端から時定数回路６をみると、コンデンサC2、
抵抗R3、及び信号源の出力インピーダンスrpから
なる。低域通過フイルタが構成されることとな
る。また、分圧点Ａから供給される電圧に対し、
直流増幅器１の逆相入力端から入力側をみると、
コンデンサC3、及び抵抗R6からなる低域通過フ
イルタ５が構成されることとなる。ここで、上記
時定数回路６における低域通過フイルタの時定数
と低域通過フイルタ７の時定数とを等しくすれ
ば、すなわち、C2（rp＋R3）＝C3R6とすれば、分
圧点Ａにおけるバイアス電圧が変動しても増幅器
１の各入力端には電圧差が生ぜず、オフセツト電
圧は発生しないことになる。従つて上述の如くイ
ンピーダンスrpが充分小さいものであれば、単に
C2R3＝C3R6を満足するよう設定すれば良く、簡
単に回路構成ができることとなる。
に対し、直流増幅器１の正相入力端から時定数回
路６をみると、コンデンサC2、及び抵抗R3から
なる高域通過フイルタ５が構成されるとともに、
分圧点Ａから供給される電圧に対し、同正相入力
端から時定数回路６をみると、コンデンサC2、
抵抗R3、及び信号源の出力インピーダンスrpから
なる。低域通過フイルタが構成されることとな
る。また、分圧点Ａから供給される電圧に対し、
直流増幅器１の逆相入力端から入力側をみると、
コンデンサC3、及び抵抗R6からなる低域通過フ
イルタ５が構成されることとなる。ここで、上記
時定数回路６における低域通過フイルタの時定数
と低域通過フイルタ７の時定数とを等しくすれ
ば、すなわち、C2（rp＋R3）＝C3R6とすれば、分
圧点Ａにおけるバイアス電圧が変動しても増幅器
１の各入力端には電圧差が生ぜず、オフセツト電
圧は発生しないことになる。従つて上述の如くイ
ンピーダンスrpが充分小さいものであれば、単に
C2R3＝C3R6を満足するよう設定すれば良く、簡
単に回路構成ができることとなる。
こうして、低域通過フイルタ７は、時定数回路
６における低域通過フイルタの時定数によつて生
ずる電源電圧Vccの変化に対する中点電圧（分圧
点Ａの電圧）の追従遅れを補償できることにな
る。従つて、直流増幅器１の正相及び逆相入力端
における各直流バイアス電圧は、その変化がほぼ
等しい過渡特性を示すため、特に電源投入時のよ
うな過渡時において、直流増幅器１の出力端に
DCオフセツト電圧が生じないようになる。
６における低域通過フイルタの時定数によつて生
ずる電源電圧Vccの変化に対する中点電圧（分圧
点Ａの電圧）の追従遅れを補償できることにな
る。従つて、直流増幅器１の正相及び逆相入力端
における各直流バイアス電圧は、その変化がほぼ
等しい過渡特性を示すため、特に電源投入時のよ
うな過渡時において、直流増幅器１の出力端に
DCオフセツト電圧が生じないようになる。
なお、上記実施例では、シングルエンドの増幅
器に適用した場合について説明したが、本考案は
BTL増幅器にも適用可能であり、上記実施例と
同様の効果を奏する。
器に適用した場合について説明したが、本考案は
BTL増幅器にも適用可能であり、上記実施例と
同様の効果を奏する。
考案の効果
以上説明したように、本考案による単一電源増
幅回路によれば、電源電圧の変化による正相及び
逆相入力端における中点電圧の変化が等しくなる
から、電源電圧の変化に対して動作点が最大出力
となるように追従でき、また電源電圧の変化、変
動に対してDCオフセツト電圧を生じることもな
く、電源変動に対して安定となる。
幅回路によれば、電源電圧の変化による正相及び
逆相入力端における中点電圧の変化が等しくなる
から、電源電圧の変化に対して動作点が最大出力
となるように追従でき、また電源電圧の変化、変
動に対してDCオフセツト電圧を生じることもな
く、電源変動に対して安定となる。
第１図は本考案の一実施例を示す回路図、第２
図は従来例を示す回路図である。 主要部分の符号の説明、１……直流増幅器、３
……中点電圧回路、５……高域通過フイルタ、７
……低域通過フイルタ。
図は従来例を示す回路図である。 主要部分の符号の説明、１……直流増幅器、３
……中点電圧回路、５……高域通過フイルタ、７
……低域通過フイルタ。
Claims (1)
- 【実用新案登録請求の範囲】 単一電源で動作する増幅器と、前記単一電源の
出力電圧に基づいて直流バイアス電圧を出力する
バイアス電圧出力回路と、前記直流バイアス電圧
を基準として回路入力端より供給される入力信号
の高域成分を通過せしめる高域通過フイルタと接
地点に接続される入力信号源の出力インピーダン
スを含み前記接地点の電位を基準として前記直流
バイアス電圧の低域成分を通過せしめる低域通過
フイルタとを兼有しこれら通過せしめた成分を前
記増幅器の第１の入力端に供給するフイルタとを
有する単一電源増幅回路であつて、 前記低域通過フイルタの時定数と等しいかまた
はほぼ等しい時定数を有し前記接地点の電位を基
準として前記直流バイアス電圧の低域成分を通過
せしめこの通過せしめた成分を前記増幅器の第２
の入力端に供給する低域通過フイルタを備えたこ
とを特徴とする単一電源増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6194885U JPH0522971Y2 (ja) | 1985-04-25 | 1985-04-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6194885U JPH0522971Y2 (ja) | 1985-04-25 | 1985-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61179817U JPS61179817U (ja) | 1986-11-10 |
| JPH0522971Y2 true JPH0522971Y2 (ja) | 1993-06-14 |
Family
ID=30590695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6194885U Expired - Lifetime JPH0522971Y2 (ja) | 1985-04-25 | 1985-04-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522971Y2 (ja) |
-
1985
- 1985-04-25 JP JP6194885U patent/JPH0522971Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61179817U (ja) | 1986-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079098B1 (en) | Amplifier with signal-dependent voltage supply source | |
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JPS5931048Y2 (ja) | 低雑音増幅器 | |
| JPH0522971Y2 (ja) | ||
| JPH10150328A (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
| JPS585594B2 (ja) | 整流回路 | |
| US6218906B1 (en) | Amplifier circuit | |
| US5796302A (en) | Single pole negative feedback for class-D amplifier | |
| GB2070870A (en) | Gain control amplifier arrangement | |
| JPH0687529B2 (ja) | 電荷増幅器 | |
| JPH0691387B2 (ja) | 電荷増幅器 | |
| JPH0336099Y2 (ja) | ||
| JP2684837B2 (ja) | 差動増幅回路 | |
| JP2004013230A (ja) | 基準電圧発生回路 | |
| JPS6043681B2 (ja) | 周波数逓倍回路 | |
| JPH0420532B2 (ja) | ||
| JPS6336745Y2 (ja) | ||
| JPS6347066Y2 (ja) | ||
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH0212732Y2 (ja) | ||
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| JPH0336096Y2 (ja) | ||
| JPH06310997A (ja) | 三角波発生回路 | |
| JPS5926673Y2 (ja) | ノイズ除去回路 |