JP2007053794A - 制御可能なフィルタ装置 - Google Patents

Abstract

【課題】入力信号をフィルタするためのフィルタ回路網と、トランジスタとを具備する制御可能なフィルタ装置を提供する。
【解決手段】上記トランジスタは制御可能なＤＣトランジスタ出力電流を提供するための制御可能な電流源を出力回路に有する電圧ホロワとして構成され、この電圧ホロワの出力端子は、フィルタ装置のカットオフ周波数が上記電流源によって供給されるＤＣ電流の変動により制御できるように、フィルタ回路網に接続される。フィルタ回路網は単極のＲＣ回路網でよく、現存のコンデンサと抵抗との接続点に結合されるこの回路網の追加のコンデンサ（又は抵抗）に電圧ホロワの出力を接続する。このフィルタ装置は、追加のコンデンサ（又は抵抗）が事実上電圧ホロワによって駆動されるか否かに依存して、２つの値のカットオフ周波数間で制御可能であり、或いは電流源によって提供される電流の値に依存して、ある範囲のカットオフ周波数にわたり連続的に制御することができる。
【選択図】図３

Description

この発明は入力信号をフィルタするためのフィルタ回路網を具備する制御可能なフィルタ装置の構成に関し、特に、ただし限定するものではないが、受動フィルタ、特に高域フィルタ（ハイパスフィルタ）のカットオフ（遮断）周波数を電子的に制御するためのフィルタ装置の構成に関する。

単純な受動高域フィルタの形式のフィルタは、通常、後続の段を１つの回路に結合するために使用される。例えば、オーディオ及びＩＦ（中間周波数）における制限増幅器は一般に７０ｄＢを越える利得（ゲイン）を有する。そのような回路において、もし容量結合の形式の高域フィルタが存在しない場合には、１つの段での小さなＤＣ（直流）オフセットが後続の段で増幅され、これら後続の段を飽和状態にさせてそれらの小信号利得を失わせる可能性がある。

この小信号利得が失われることは、それぞれ約３０ｄＢの利得を減じる一次高域フィルタをＩＦ増幅器の後に含むことによって除去できる。これは、ＤＣオフセットが後続の段の飽和を生じさせるように十分に増幅される前にこれらＤＣオフセットを除去する。高域通過（ＡＣ）結合に対する２つの回路構成例を図１に示す。図１ａにおいて、高域通過結合回路構成はコンデンサ１１と直列接続された抵抗１２とバッファ増幅器１５とからなるフィルタ回路網１０を具備する。このフィルタ回路網１０は信号源１３によって源インピーダンス１４を介して駆動される。図１ｂは同じ回路構成を示すが、しかし、コンデンサ１１がゼネレータ（電圧発生器）としての信号源１３からの入力信号に結合される代わりに信号接地基準レベル１６に結合されている。両回路とも全く同じ態様で機能し、入力信号の比較的高い周波数成分のみを出力１８へ通過させるようにする。

高域フィルタの他の応用例として、システムのノイズ（雑音）帯域幅を定める用途がある。図２は、高域フィルタ２１が低域（ローパス）フィルタ２２と共に動作して直接変換ラジオ受信機のノイズ帯域幅を定めるようにした直接変換ラジオ受信機の一例を示すブロック図である。

現存するＡＣ結合技術に関する問題点は、ＡＣ結合技術が集積回路（ＩＣ）に対して実施される場合に、高域カットオフ周波数が、例えば制御電圧又は電流がＩＣのピンに印加されることにより、電子的に調整（整合）できないということである。これは、第１に、ＩＣの構成素子値間に存在する広範囲の変動が簡単な調整処理では補正できないという欠点を有し、第２に、高域フィルタの特性が特定の到来する被変調信号に対するシステムのノイズ帯域幅を最適化するために電子的に調整できないという欠点を有する。上記第１のケースでは、構成素子値の許容差（公差）に関係なく一定のカットオフ周波数を保持することが望まれる。上記第２のケースでは、カットオフ周波数を変動する状態に適合させるために慎重に変化させることが望まれる。この第２のケースに関して、ピーク偏移が４ｋＨｚ又は６．５ｋＨｚのいずれかのＦＳＫ変調された信号を検出している受信機に対する事前検出ノイズ帯域幅を最適化するために、高域特性を電子的に調整できることが望まれよう。現存する方法はこれら２つの異なる周波数に適合するように作られた２つの別個のフィルタの実現を必要とするであろう。
この発明の１つの目的は、既知のＩＣフィルタ装置の構成に関連した欠点を克服する又は軽減するフィルタ装置を提供することである。

この発明によれば、当該制御可能なフィルタ装置の入力信号をフィルタするためのフィルタ回路網と、制御可能なＤＣトランジスタ出力電流を提供するための制御可能な電流源を出力回路に有する第１の電圧ホロワとして構成されている第１のトランジスタとを具備し、上記第１の電圧ホロワの出力端子が、この制御可能なフィルタ装置のカットオフ周波数が上記電流源によって供給されるＤＣ電流の変動により制御できるように、上記フィルタ回路網に接続されている制御可能なフィルタ装置が提供される。

上記フィルタ回路網は、第１の入力端子と、出力端子と、第１の信号接地端子とを具備し、上記第１の電圧ホロワの入力端子が上記入力信号を受信するように構成され、上記電圧ホロワの出力端子が上記フィルタ回路網の第１の入力端子に接続された構成のものでよい。

上記フィルタ回路網は、入力端子と、出力端子と、第１の信号接地端子とを具備し、上記電圧ホロワの入力端子がＤＣ基準電圧を受信するように構成され、上記第１の電圧ホロワの出力端子が上記フィルタ回路網の第１の信号接地端子と上記入力信号を受信するように構成された上記フィルタ回路網の入力端子に接続された構成のものでよい。

上記フィルタ回路網は、複数の受動素子と第２の入力端子とを具備し、上記フィルタ回路網の第１及び第２の入力端子は、第１及び第２の同様の受動素子の一端にそれぞれ接続され、これら第１及び第２の同様の受動素子の他端は互いに接続されると共に、上記複数の受動素子の１つ以上の他の素子に接続され、上記フィルタ回路網の第２の入力端子は上記フィルタ装置の上記入力信号に対応する信号を受信するように構成されているものでよい。

第２の電圧ホロワとして構成され、かつ、出力回路に電流源を有する第２のトランジスタを設け、上記第２の電圧ホロワの入力端子を上記第１のトランジスタの入力端子に接続し、上記第２の電圧ホロワの出力端子を上記フィルタ回路網の第２の入力端子に接続してもよい。

上記フィルタ回路網は１つ以上のさらに他の入力端子を備えていてもよく、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタを設けてもよい。この場合、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、上記フィルタ回路網のさらに他の入力端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は上記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端は互いに接続されると共に、上記第１及び第２の同様の受動素子の上記他端に接続され、上記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子は上記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子は上記フィルタ回路網のさらに他のそれぞれの入力端子に接続される。

上記フィルタ回路網は、複数の受動素子と第２の信号接地端子とを具備し、上記フィルタ回路網の第１及び第２の信号接地端子は同様の第１及び第２の受動素子の一端にそれぞれ接続され、上記同様の第１及び第２の受動素子の他端は互いに接続されると共に、上記複数の受動素子の１つ以上の他の素子に接続され、上記フィルタ回路網の第２の信号接地端子がＤＣ基準電圧を受信するように構成されているものでよい。

第２の電圧ホロワとして構成され、かつ出力回路に電流源を有する第２のトランジスタを設け、上記第２の電圧ホロワの入力端子をＤＣ基準電圧に接続し、上記第２の電圧ホロワの出力端子を上記フィルタ回路網の第２の信号接地端子に接続してもよい。

上記フィルタ回路網は１つ以上のさらに他の信号接地端子を備えていてもよく、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタを設けてもよい。この場合、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、上記フィルタ回路網のさらに他の信号接地端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は上記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端は互いに接続されると共に、上記第１及び第２の同様の受動素子の上記他端に接続され、上記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子は上記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子は上記フィルタ回路網のさらに他のそれぞれの信号接地端子に接続される。

上記制御可能な電流源のそれぞれは２つの別個の値の出力電流のいずれかを提供するように制御でき、上記トランジスタはバイポーラ、ＪＦＥＴ（接合型ＦＥＴ）或いはＭＯＳＦＥＴトランジスタでよい。

上記制御可能な電流源は実質的に連続した値の出力電流を提供するように制御することができ、上記トランジスタはバイポーラトランジスタでよい。この制御モードにおいてはバイポーラトランジスタが好ましい。何故ならば、バイポーラトランジスタはエミッタ抵抗（ｒ_e ）とＤＣ動作電流との間に明確に定義された逆の関係を示すからである。
上記フィルタ回路網は直列のＲＣ（抵抗・容量）回路網であってもよい。

この発明の種々の実施例について単なる例示として、以下、添付図面を参照して説明する。
初めに、図３を参照すると、フィルタ装置３０は、２つのコンデンサＣ₁ 及びＣ₂ と１
つの抵抗Ｒ₁ とからなるフィルタ回路網３１を含む。コンデンサＣ₁ 及びＣ₂ の一端は互
いに接続されると共に、抵抗Ｒ₁ に接続され、コンデンサＣ₁ 及びＣ₂ の他端はエミッタ
ホロワトランジスタ３２、３３のエミッタにそれぞれ接続される。また、電流源３４、３５がこれらエミッタにそれぞれ接続される。電流源３４、３５の一方（この実施例では３５）は可変である。（電流源３４、３５は実際には、ＮＰＮ形態のホロワであるために、通常の技術用語における電流シンク（吸収体）として作用するが、以下においてもそれらを電流「源」と呼ぶことにする。何故ならば、これが通常使用される一般用語であるからである。ＰＮＰトランジスタが使用された場合には、「電流源」は実際にそれ自体「源」である。）エミッタホロワ３２、３３のベースは入力信号源３６から共通に駆動される。この入力信号源３６は入力信号ｖ_i を提供する源インピーダンスＲ_s を有する。Ｒ₁ の両
端間に現れるフィルタ回路網３１の出力電圧は利得Ｇを持つ増幅器段３７において増幅される。

図４は図３のフィルタ装置の等価回路を示す。この等価回路において、入力電圧ｖ_i は
ゼネレータ（電圧発生器）３８としてトランジスタ３２、３３のエミッタに現れるものと仮定している。ゼネレータ３８はそれぞれのトランジスタの小信号出力抵抗ｒ_e1、ｒ_e2を
通じてコンデンサＣ₁ 、Ｃ₂ を駆動する。各抵抗ｒ_e の出力を分路しているのはそれぞれ
のトランジスタに関連した電流源３４、３５の出力インピーダンスＺ₀ である。このイン
ピーダンスは無視できるほど十分に高いものと仮定する。

ソースインピーダンスＲ_s はｒ_e と直列のそれぞれのトランジスタ３２、３３のエミッ
タに現れ、Ｒ_s ／βの抵抗値を持つ。ここで、βはトランジスタの電流利得である。この
変換されたソース抵抗もまた、Ｒ_s ／β≪Ｒ₁ ならば、無視することができる。（簡単化
するために、上記項Ｒ_s ／βは一定の電流利得を持つ完全なトランジスタを仮定している
ということに注意すべきである。実際には、βは、高い周波数においてはソース電流項がもはや無視できない程、周波数によって変化する）

電流ｉ_A 及びｉ_B に関する重ね合わせの理を使用すると、フィルタ装置の伝達関数ｖ_o
／ｖ_i に対して次の式が導出される。

これは実際には二次式であるが、しかし、Ｒ₁≫ｒ_e1、ｒ_e2であると仮定すると、次の
一次簡便式が得られる。
ｖ_o ／ｖ_i ＝Ｇ・〔ｓ（Ｃ₁ ＋Ｃ₂ ）Ｒ₁ 〕／〔１＋ｓ（Ｃ₁ ＋Ｃ₂ ）Ｒ₁ 〕これはま
さしく、Ｃが並列のＣ₁ 及びＣ₂ よりなる標準のＲＣ高域フィルタである。

それ故、得られたものは事実上、キャパシタンスＣが電流源３５の変化によって変化し得る単極高域ＲＣフィルタである。電流源３５によって吸収される電流を変化させることによって、電流が上昇するとエミッタホロワ３３のエミッタ抵抗ｒ_e が低下するというよ
うに、ｒ_e を逆関係で変化させることができ、それによってＲＣ回路網の全体の抵抗値を
減少させ、フィルタのカットオフ周波数を増大させることができる。

電流源は、その制御入力４０の制御電圧が２つの受け入れられる値の一方を取るという２進態様で制御できるように構成されている。即ち、Ｃ₂ がフィルタ回路網３１のカット
オフ周波数を決定する上で重要な役割を果たすような有限の電流値に対応する第１の値か、又はＣ₂ が事実上回路から排除されるような実質的にゼロの電流値に対応する第２の値
である。

第１のケースにおいては、有限の電流値は、電流源３５によって吸収される電流Ｉ₂ が
次の関係式により設定される最小値を持つことを要求する、Ｒ₁ とｒ_e 間に存在する上述
した不等式によって、影響を受ける。
Ｉ₂ ≫Ｖ_T ／Ｒ₁
ここで、
Ｖ_T ＝ｋＴ／ｑ
であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔはケルビン温度（熱力学温度）での温度である。

２つの２進状態の第２のケースにおいては、Ｉ₂ は、電流源３５の制御入力４０に適当
な制御電圧を印加することによって、ゼロになるようにされるか、又は非常に低いレベルになるようにされ、一方、ｒ_e2は無限大に向かって増大する。その効果はフィルタ装置の
伝達関数を次のように書き直すことによって理解できる。

そして、ｒ_e2を無限大にすると、
ｖ_o ／ｖ_i ＝Ｇ・（ｓＣ₁ Ｒ₁ ）／〔１＋ｓＣ₁ （Ｒ₁ ＋ｒ_e1）〕
≒Ｇ・（ｓＣ₁ Ｒ₁ ）／〔１＋ｓＣ₁ Ｒ₁ 〕
これは、予期されたことかも知れないが、Ｃ₂ 及びＩ₂ が存在せず、フィルタがＲ₁ 及び
Ｃ₁ によってのみ形成されている状態に対応する。この２進制御状態においては、フィル
タはその２つの受け入れられるカットオフ周波数のうちの高い方の周波数を有する。何故ならば、フィルタキャパシタンスがその最小値にあるからである。

この発明によるフィルタ装置の第２の実施例においては（図５参照）、複数のエミッタホロワ段が使用されている。これらエミッタホロワ段は共通の入力信号ｖ_i によって駆動
され、それらの出力（エミッタ）はそれぞれのコンデンサＣ₁ 、Ｃ₂ 、Ｃ₃ ・・・Ｃ_N に
給電する。これらエミッタホロワはそれら自身のそれぞれの電流源を有し、それぞれの電流源は電流Ｉ₁ 、Ｉ₂ 、Ｉ₃ ・・・Ｉ_N を供給する。これら電流源は１段目を除き可変電
流源であり、これら可変電流源の制御端子４０は制御入力当たり１ビットのディジタル制御ワードによって駆動される。その効果は、同じ基本フィルタ装置から必要な数の受け入れられるカットオフ周波数を提供するためにコンデンサＣ₂ ・・・Ｃ_N を随意に増減する
ことができるということである。

図６に示すこの発明の第３の実施例においては、エミッタホロワはＲＣフィルタ回路網の容量素子ではなくて抵抗素子を駆動するように構成されている。この回路においては、コンデンサはＣ₁ の１つだけであるが、２つの抵抗Ｒ₁ 、Ｒ₂ が存在する。これら２つの
抵抗Ｒ₁ 、Ｒ₂ は一端が互いに接続され、かつコンデンサＣ₁ に接続されている。コンデ
ンサＣ₁ の他端は入力信号ｖ_i により直接給電される。抵抗Ｒ₁ の他端はトランジスタ３
２のエミッタに接続され、他方、抵抗Ｒ₂ の対応する端部はトランジスタ３３のエミッタ
に接続されている。増幅器３７は抵抗Ｒ₁ の両端間の電圧によって直接給電される。Ｒ₁
及びＲ₂ は直接並列には接続されていないが、トランジスタ３２、３３のベースが両方と
も基準電圧Ｖ_REF に接続されているので、Ｒ₁ 及びＲ₂ の低い電圧の方の端部がそれぞれ
同じ電圧レベル及び信号接地と呼ばれ、それによってこの特定の構成の適正な機能を確実にしている。

明らかに、図６の構成はまた、図５の多（マルチ）トランジスタ構成と共に使用することもできる。その場合にはトランジスタの数と同数の抵抗が存在することになる。

また、この発明の種々の実施例において、図３及び図５のケースではＣ₁ を信号源３６
に接続し、かつ信号源３６の源インピーダンスを非常に小さくする限りにおいて、また、図６のケースではＲ₁ を信号接地、好ましくはＶ_REF に直接接続する限りにおいて、トラ
ンジスタ３２を省くこともできる。

電流源が一方では適当な有限の電流値と他方ではゼロ電流との間で切り換えられるバイポーラトランジスタの代わりに、ＪＦＥＴ或いはＭＯＳＦＥＴを使用することもできる。この場合の電圧ホロワ出力抵抗と電流源電流との間にはバイポーラトランジスタの場合と同じ関係は存在しないが、ソースホロワのＤＣ出力電流がゼロであるときに、このホロワは事実上オフにバイアスされ、その結果このホロワはいずれにしてもそのゲートの信号を進ませることができない。それ故、この点で２進モードの周波数制御がまた、ソースホロワを使用しても達成でき、このホロワ及びその関連する電流源は一種のオン／オフスイッチとして作用し、それによってこのホロワが接続されているフィルタ構成素子が回路に挿入されたり、回路から除去されたりする。

２進態様で制御される電流源３５、或いは図５の構成における他のそのような電流源の代わりに、任意の値の電流が２つの限界値間で電流源から得られるように制御電圧によって電流源を連続的に変化させることもでき、その結果、任意の値のカットオフ周波数を同様に限界値間で得ることができる。このモードで使用されるときに、バイポーラトランジスタは、上述したｒ_e と電流源間の明確に定義された関係にかんがみて、電圧ホロワとし
て使用されるべきである。

他の受け入れられる動作モードは、図３の構成における電流源３５が、複数の別個の値の電流、従って別個の値のカットオフ周波数、の任意のものを得ることができるように、アナログ−ディジタル変換器を通じて動作するディジタル制御ワードによって制御されるように構成することである。再び、バイポーラトランジスタはこの動作モードにおいては電圧ホロワの形式が好ましい。

２つのＡＣ結合の回路構成を示す回路接続図である。 高域フィルタ及び低域フィルタを組み込んだ直接変換ラジオ受信機を示す回路構成図である。 この発明による制御可能なフィルタ装置の第１の実施例を示す回路接続図である。 図３のフィルタ装置の等価回路図である。 この発明による制御可能なフィルタ装置の第２の実施例を示す回路接続図である。 この発明による制御可能なフィルタ装置の第３の実施例を示す回路接続図である。

符号の説明

１０：フィルタ回路網
１３：信号源
１４：源インピーダンス
１５：バッファ増幅器
２１：高域フィルタ
２２：低域フィルタ
３０：フィルタ装置
３１：フィルタ回路網
３２、３３：エミッタホロワトランジスタ
３４、３５：電流源
３６：入力信号源
３７：増幅器段
３８：ゼネレータ
４０：制御入力

Claims (9)

1. フィルタ装置の入力信号をフィルタするためのフィルタ回路網を備えるものであって、前記フィルタ回路網は、前記フィルタ回路網のカットオフ周波数を変えるために前記回路網から選択的に排除される少なくとも第１の部分集合である複数のフィルタ成分と、実質的にゼロと有限値との間の値の範囲の制御可能なＤＣトランジスタ出力電流源を提供するためのその出力回路に制御可能な電流源を有する第１の電圧ホロワとして構成されている第１のトランジスタと、前記ＤＣ出力電流が実質的にゼロになるように制御されると前記少なくとも一つのフィルタ成分が前記フィルタ回路網から効果的に排除されるように前記第１の部分集合に属するフィルタ成分の少なくとも一つに接続される前記第１の電圧ホロワの出力端子とを具備し、それにより前記フィルタのカットオフ周波数が前記電流源によって供給されるＤＣ電流の変動により制御できることを特徴とする制御可能なフィルタ装置。
2. 前記フィルタ回路網は、更に、入力端子と、出力端子と、第１の信号接地端子とを具備し、前記電圧ホロワの入力端子は、ＤＣ基準電圧を受信するように構成され、前記第１の電圧ホロワの出力端子は、前記フィルタ回路網の第１の信号接地端子に接続され、前記フィルタ回路網の入力端子は、前記入力信号を受信するように構成されている請求項１に記載の制御可能なフィルタ装置。
3. 前記フィルタ成分は受動素子であり、前記フィルタ回路網は第２の信号接地端子を具備し、前記フィルタ回路網の第１及び第２の信号接地端子はその一端で第１及び第２の受動素子のようにそれぞれに接続され、このような第１及び第２の受動素子はそれらの他端で互いに接続されると共に前記複数の受動素子の１つ以上の他の素子に接続され、前記フィルタ回路網の第２の信号接地端子はＤＣ基準電圧を受信するように構成されている請求項２に記載の制御可能なフィルタ装置。
4. 第２の電圧ホロワとして構成された第２のトランジスタを備え、かつ、その出力回路内の電流源と、ＤＣ基準電圧に接続された入力端子を有する前記第２の電圧ホロワと、前記フィルタ回路網の第２の信号接地端子に接続された出力端子とを有する請求項３に記載の制御可能なフィルタ装置。
5. 前記フィルタ回路網は１つ以上のさらに他の信号接地端子を具備し、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタが設けられ、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、前記フィルタ回路網のさらに他の信号接地端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は前記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端が互いに接続されると共に、前記第１及び第２の同様の受動素子の前記他端に接続され、前記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子が前記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子が前記フィルタ回路網のさらに他のそれぞれの信号接地端子に接続されている請求項４に記載の制御可能なフィルタ装置。
6. 前記制御可能な電流源のそれぞれは２つの別個の値の出力電流のいずれかを提供するように制御される請求項１〜５のいずれかに記載の制御可能なフィルタ装置。
7. 前記トランジスタはバイポーラ、ＪＦＥＴ或いはＭＯＳＦＥＴトランジスタである請求項６に記載の制御可能なフィルタ装置。
8. 前記フィルタ回路網は直列のＲＣ（抵抗・容量）回路網である請求項１〜７のいずれかに記載の制御可能なフィルタ装置。
9. 請求項１〜８のいずれかに記載の制御可能なフィルタ装置を１つ以上具備する中間周波増幅器。

Images