JPH10126215A - 可変減衰装置 - Google Patents

Abstract

(57)【要約】 【課題】利得を切替え減衰量が変化しても消費電流が増
加せず、入出力インピーダンスが変化しないで入出力端
の整合がとれる可変減衰装置を提供すること。 【解決手段】トランジスタＴｒ１、Ｔｒ２のエミッタを
共通接続してコンデンサＣ１を介し信号を入力し、トラ
ンジスタＴｒ３、Ｔｒ４のコレクタを共通接続して出力
信号を取り出す。利得制御電圧１、２によりトランジス
タＴｒ１をオンしＴｒ２をオフすると増幅器として動作
し、オン／オフが逆の時は減衰器として動作し、利得の
切替えを行う。トランジスタＴｒ２のコレクタは抵抗Ｒ
３を介して接地され、トランジスタＴｒ２がオンしたと
きにＴｒ２のコレクタ電流を分流して出力の利得を下げ
減衰させる。増幅器と減衰器の入出力部を共通にしたの
で利得切替え時の入出力インピーダンスが変化せず整合
が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線受信装置の中
間周波増幅回路における利得制御に好適な可変減衰回路
に関し、特に集積回路に適した可変減衰装置に関する。

【０００２】

【従来の技術】従来、この種の可変減衰回路としては特
開昭６１―２７４５０７号に記載されているようなもの
が知られている。図６は従来例としての可変減衰回路の
構成を示すブロック図である。まず、図６を参照して、
従来例の可変減衰回路の構成を説明する。

【０００３】図６において、１０１は入力信号の端子、
Ｒ１１は一端が端子１０１に接続され他端が接地に接続
される抵抗、５１は入力端が端子１０１に接続され他端
がピンダイオードＸに接続される増幅器、Ｒ１２は一端
が電源の端子Ｉｂに接続され他端が増幅器５１の出力端
に接続される抵抗、Ｘは一端が増幅器５１の出力端に接
続され他端が増幅器５２の入力端に接続されるピンダイ
オード、Ｒ１３及びＣ１１はそれぞれ一端が増幅器５２
の入力端に接続され他端が接地に接続される並列接続の
抵抗及びコンデンサ、５２は入力端がピンダイオードの
出力に接続される後段の増幅器、Ｒ１４は一端が増幅器
５２の出力端に接続され他端が端子１０２に接続される
抵抗、１０２は出力信号の端子である。

【０００４】また、増幅器５１、５２はそれぞれトラン
ジスタＴｒと抵抗Ｒ１、Ｒ２、Ｒ３とコンデンサＣ１、
Ｃ２とを有するエミッタフォロワ型のトランジスタ増幅
器に構成され、それぞれ電源端子Ｖｃｃから電圧が供給
される。増幅器５１、５２はエミッタフォロワ型の特徴
とする高入力インピーダンス及び低出力インピーダンス
を有する。抵抗Ｒ１１は増幅器５１の高入力インピーダ
ンスと並列に接続され、抵抗Ｒ１４は増幅器５２の低出
力インピーダンスと直列に接続されているので、入力及
び出力インピーダンスはそれぞれ抵抗Ｒ１１及びＲ１４
の抵抗値とほぼ等しい値となる。

【０００５】次に、図６を参照して、上記従来のピンダ
イオードＸを使用した可変減衰回路の動作を説明する。
電源端子Ｉｂから抵抗Ｒ１２、Ｒ１３を介してピンダイ
オードＸに対しバイアス電流を流す。この可変減衰回路
はピンダイオードＸの可変抵抗が増幅器５１と増幅器５
２との間に直列に接続される構成とされるので、バイア
ス電流が増加して抵抗値が減少すると減衰量が小さくな
り、バイアス電流が減少して抵抗値が増大すると減衰量
が大きくなる。このようにして、バイアス電流の制御に
より減衰量が制御される。また、減衰量が変化しても入
出力端の整合はとることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の可変減衰回路においては、入出力インピーダンスを
変えないようにするため、ピンダイオードによる可変減
衰回路とは別に、入力側及び出力側にそれぞれ増幅器５
１及び５２を接続しなければならず、消費電流が増加す
るという問題があった。しかも、ピンダイオードを使用
するため、集積回路に適さず、製造上、及び装置の小型
化にも適さないという問題があった。

【０００７】本発明は、上記従来の問題を解決するため
になされたもので、増幅器と減衰回路の入力トランジス
タのエミッタを共通に接続し、出力トランジスタのコレ
クタを共通に接続することによって、消費電流が増加す
ることなく、しかも利得または減衰量が変化しても入出
力インピーダンスが変化せず、入出力端の整合がとれる
可変減衰装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明による可変減衰装
置は、上記の目的を達成するため、差動対を形成する第
１および第２のトランジスタと、一端が第１および第２
のトランジスタのエミッタに共通接続され他端が接地さ
れた第１の抵抗と、エミッタが第１のトランジスタのコ
レクタに接続された第３のトランジスタと、エミッタが
第２のトランジスタのコレクタに接続された第４のトラ
ンジスタと、第３および第４のトランジスタのベースに
共通接続された第１の直流電源と、一端が第３および第
４のトランジスタのコレクタに共通接続され他端が第２
の直流電源に接続された第２の抵抗と、一端が第２のト
ランジスタのコレクタに接続され他端が第１のコンデン
サを介して接地された第３の抵抗と、第１のトランジス
タのベースに接続された第１の利得制御電圧と、第２の
トランジスタのベースに接続された第２の利得制御電圧
と、一端が第１のトランジスタのエミッタに接続され他
端が信号入力端子に接続された第２のコンデンサと、第
３および第４のトランジスタのコレクタに共通接続され
た信号出力端子とを備えるようにしたものである。

【０００９】本発明によれば、エミッタが共通接続され
た第１および第２のトランジスタのエミッタに信号を入
力し、コレクタが共通接続された第３および第４のトラ
ンジスタのコレクタより信号を取り出すようにしたこと
により、消費電流が増加することなく、利得制御により
利得または減衰量が変化しても入出力インピーダンスが
変化せず、入出力端の整合がとれる可変減衰装置が得ら
れる。

【００１０】

【発明の実施の形態】本発明の請求項１に記載の発明
は、差動対を形成する第１および第２のトランジスタ
と、一端が前記第１および第２のトランジスタのエミッ
タに共通接続され他端が接地された第１の抵抗と、エミ
ッタが前記第１のトランジスタのコレクタに接続された
第３のトランジスタと、エミッタが前記第２のトランジ
スタのコレクタに接続された第４のトランジスタと、前
記第３および第４のトランジスタのベースに共通接続さ
れた第１の直流電源と、一端が前記第３および第４のト
ランジスタのコレクタに共通接続され他端が第２の直流
電源に接続された第２の抵抗と、一端が前記第２のトラ
ンジスタのコレクタに接続され他端が第１のコンデンサ
を介して接地された第３の抵抗と、前記第１のトランジ
スタのベースに接続された第１の利得制御電圧と、前記
第２のトランジスタのベースに接続された第２の利得制
御電圧と、一端が前記第１のトランジスタのエミッタに
接続され他端が信号入力端子に接続された第２のコンデ
ンサと、前記第３および第４のトランジスタのコレクタ
に共通接続された信号出力端子とを備えるようにしたも
のであり、利得制御により利得または減衰量が変化して
も入出力のインピーダンスが変化しない可変減衰装置が
得られるという作用を有する。

【００１１】また、請求項２に記載の発明は、差動対を
形成する第１および第２のトランジスタと、一端が前記
第１および第２のトランジスタのエミッタに共通接続さ
れ他端が接地された第１の抵抗と、エミッタが前記第１
のトランジスタのコレクタに接続された第３のトランジ
スタと、エミッタが前記第２のトランジスタのコレクタ
に接続された第４のトランジスタと、前記第３および第
４のトランジスタのベースに共通接続された第１の直流
電源と、一端が前記第３および第４のトランジスタのコ
レクタに共通接続され他端が第２の直流電源に接続され
た第２の抵抗と、一端が前記第２のトランジスタのコレ
クタに接続され他端が第１のコンデンサを介して接地さ
れた第３の抵抗と、一端が前記第１のトランジスタのベ
ースに接続され他端が第１の利得制御電圧に接続された
第４の抵抗と、一端が前記第２のトランジスタのベース
に接続され他端が第２の利得制御電圧に接続された第５
の抵抗と、一端がそれぞれ前記第１、第２のトランジス
タのベースに接続され他端が信号入力端子に共通接続さ
れた第２、第３のコンデンサと、一端が前記信号入力端
子に接続され他端が接地された第６の抵抗と、前記第３
および第４のトランジスタのコレクタに共通接続された
信号出力端子とを備えるようにしたものであり、利得制
御により利得または減衰量が変化しても入出力のインピ
ーダンスが変化しない可変減衰装置が得られるという作
用を有する。

【００１２】また、請求項３に記載の発明は、差動対を
形成する第１および第２のトランジスタと、一端が前記
第１および第２のトランジスタのエミッタに共通接続さ
れ他端が接地された第３の直流電源と、エミッタが前記
第１のトランジスタのコレクタに接続された第３のトラ
ンジスタと、エミッタが前記第２のトランジスタのコレ
クタに接続された第４のトランジスタと、前記第３およ
び第４のトランジスタのベースに共通接続された第１の
直流電源と、一端が前記第３および第４のトランジスタ
のコレクタに共通接続され他端が第２の直流電源に接続
された第１の抵抗と、一端が前記第２のトランジスタの
コレクタに接続され他端が第１のコンデンサを介して接
地された第２の抵抗と、一端が前記第１のトランジスタ
のベースに接続され他端が第１の利得制御電圧に接続さ
れた第３の抵抗と、一端が前記第２のトランジスタのベ
ースに接続され他端が第２の利得制御電圧に接続された
第４の抵抗と、一端がそれぞれ前記第１、第２のトラン
ジスタのベースに接続され他端が信号入力端子に共通接
続された第２、第３のコンデンサと、一端が前記信号入
力端子に接続され他端が接地された第５の抵抗と、前記
第３および第４のトランジスタのコレクタに共通接続さ
れた信号出力端子とを備えるようにしたものであり、利
得制御により利得または減衰量が変化しても入出力のイ
ンピーダンスが変化しない可変減衰装置が得られるとい
う作用を有する。

【００１３】また、請求項４に記載の発明は、エミッタ
とベースが共通接続された第１および第２のトランジス
タと、一端が前記第１および第２のトランジスタのエミ
ッタに共通接続され他端が接地された第３の直流電源
と、エミッタが前記第１のトランジスタのコレクタに共
通接続された第３および第４のトランジスタと、エミッ
タが前記第２のトランジスタのコレクタに共通接続され
た第５および第６のトランジスタと、一端が前記第３お
よび第５のトランジスタのコレクタに共通接続され他端
が第１の直流電源および第４、第６のトランジスタのコ
レクタに接続された第１の抵抗と、一端が前記第２のト
ランジスタのコレクタに接続され他端が第１のコンデン
サを介して接地された第２の抵抗と、前記第３および第
６のトランジスタのベースに共通接続された第１の利得
制御電圧と、前記第４および第５のトランジスタのベー
スに共通接続された第２の利得制御電圧と、一端が前記
第１、第２のトランジスタのベースに共通接続され他端
が信号入力端子に接続された第２のコンデンサと、一端
が前記第１、第２のトランジスタのベースに接続され他
端が第２の直流電源に接続された第３の抵抗と、前記第
３および第５のトランジスタのコレクタに共通接続され
た信号出力端子とを備えるようにしたものであり、利得
制御により利得または減衰量が変化しても入出力のイン
ピーダンスが変化しない可変減衰装置が得られるという
作用を有する。

【００１４】以下、添付図面、図１乃至図５に基づき、
本発明の実施の形態を詳細に説明する。図１は本発明の
第１の実施の形態における可変減衰装置の構成を示すブ
ロック図、図２は本発明の第２の実施の形態における可
変減衰装置の構成を示すブロック図、図３は本発明の第
３の実施の形態における可変減衰装置の構成を示すブロ
ック図、図４は本発明の第４の実施の形態における可変
減衰装置の構成を示すブロック図、図５は第１の実施の
形態における利得制御時の周波数特性シミュレーション
の結果を示すグラフ図である。

【００１５】（実施の形態１）まず、図１を参照して、
本発明の第１の実施の形態における可変減衰装置の構成
を説明する。図１において、１及び２はそれぞれＮＰＮ
トランジスタＴｒ１及びＴｒ２のベースに接続され各Ｎ
ＰＮトランジスタＴｒ１及びＴｒ２をオン／オフして利
得制御を行う第１及び第２の利得制御電圧、３は信号入
力端子、４は増幅または減衰された信号を出力する信号
出力端子、５は第１の直流電源、６は第２の直流電源
（Ｖｃｃ）である。

【００１６】また、Ｔｒ１は第１の利得制御電圧１の制
御によりオンして増幅器として動作するＮＰＮトランジ
スタ（第１のトランジスタ）、Ｔｒ２は第２の利得制御
電圧２の制御によりオンして減衰器として動作するＮＰ
Ｎトランジスタ（第２のトランジスタ）、Ｔｒ３及びＴ
ｒ４は信号出力用として動作するＮＰＮトランジスタ
（第３及び第４のトランジスタ）、Ｒ１は入力インピー
ダンス用の抵抗（第１の抵抗）、Ｒ２は出力インピーダ
ンス用の抵抗（第２の抵抗）、Ｒ３は減衰器とした場合
の減衰量を設定するための抵抗（第３の抵抗）である。

【００１７】また、Ｃ２は抵抗Ｒ３と直列に接続された
コンデンサ（第１のコンデンサ）、Ｃ１は信号入力端子
３に直列に接続されたコンデンサ（第２のコンデンサ）
である。尚、コンデンサの値は入力信号に対して十分小
さいインピーダンスとなるように設定される。また、Ｎ
ＰＮトランジスタは、以下、単にトランジスタと呼ぶ。

【００１８】次に、図１を参照して、以上のように構成
された本発明の第１の実施の形態における可変減衰装置
の動作を説明する。第１及び第２の利得制御電圧１、２
は相互にハイまたはローの差電圧を差動的（一方がハイ
のときは他方をローにする）に供給し、その差電圧によ
りトランジスタＴｒ１及びＴｒ２の何れか一方をオンす
ると、他方をオフさせるように動作する。すなわち、第
１の利得制御電圧＞第２の利得制御電圧のときは、トラ
ンジスタＴｒ１がオンし、トランジスタＴｒ２がオフし
て増幅器として動作させる。第１の利得制御電圧＜第２
の利得制御電圧のときは、トランジスタＴｒ１がオフ
し、トランジスタＴｒ２がオンして減衰器として動作さ
せる。

【００１９】また、可変減衰装置の信号入力端子３の入
力インピーダンスは次式により表すことができる。 Ｚ_IN＝Ｒ１・ｒｅ／（Ｒ１＋ｒｅ） …（１） ただし、ｒｅはトランジスタＴｒ１またはトランジスタ
Ｔｒ２のエミッタ抵抗成分である。

【００２０】故に、トランジスタＴｒ１がオンし、トラ
ンジスタＴｒ２がオフしたときの増幅器としての利得は
次式により表すことができる。 Ａ_AMP 1 ＝Ｒ２／Ｚ_IN＝Ｒ２（Ｒ１＋ｒｅ）／Ｒ１・ｒe …（２）

【００２１】次にトランジスタＴｒ２がオンし、トラン
ジスタＴｒ１がオフしたときはトランジスタＴｒ２のコ
レクタ電流の交流分が抵抗Ｒ３によって分流され、抵抗
Ｒ２に伝わる電流が減少するため減衰器として動作す
る。この減衰器としての利得は、次式により表すことが
できる。 Ａ_ATT 1 ＝｛Ｒ２／Ｚ_IN｝×｛Ｒ３／（ｒｅ４＋Ｒ３）｝ …（３） ただし、ｒｅ４はトランジスタＴｒ４のエミッタ抵抗成
分である。

【００２２】すなわち、式（３）によれば、減衰器とし
ての利得〔Ａ_ATT 1 〕は、増幅器としての利得〔Ｒ２／
Ｚ_IN〕より〔Ｒ３／（ｒｅ４＋Ｒ３）〕分だけ減少する
ことになるということが分かる。従って、抵抗３の値に
より減衰器の減衰量を設定することができる。

【００２３】図５は、本実施の形態における可変減衰装
置に対する利得制御時の周波数特性シミュレーションの
結果を表す。このシミュレーションは、Ｚ_IN＝８０Ω、
Ｒ２＝２００Ω、Ｒ３＝１０Ω、ｒｅ４＝８５Ωとして
行った。また、図５のグラフから明らかなように、増幅
器としての利得と減衰器としての利得との間の利得制御
レンジは約２０ｄＢで、使用周波数帯域の約１ＧＨｚ
（１．０ｅ＋０９）までほぼフラットに維持されるとい
うことが分かる。

【００２４】上記のように、本実施の形態によれば、エ
ミッタが共通に接続された第１及び第２のトランジスタ
Ｔｒ１、Ｔｒ２のエミッタに信号を入力し、コレクタが
共通に接続された第３及び第４のトランジスタＴｒ３、
Ｔｒ４のコレクタから信号を取り出すようにしたことに
より、利得制御によって増幅器かまたは減衰器として動
作させたときに、その何れにおいても入出力インピーダ
ンスを一定に維持することができる。

【００２５】（実施の形態２）以下、図２を参照して、
本発明の第２の実施の形態における可変減衰装置の構成
を説明する。図２において、１及び２はそれぞれ第４及
び第５の抵抗Ｒ４、Ｒ５を介してＮＰＮトランジスタＴ
ｒ１及びＴｒ２のベースに接続され各ＮＰＮトランジス
タＴｒ１及びＴｒ２のオン／オフを制御する第１及び第
２の利得制御電圧、３は信号入力端子、４は増幅または
減衰された信号を出力する信号出力端子、５は第１の直
流電源、６は第２の直流電源（Ｖｃｃ）である。

【００２６】また、Ｔｒ１は第１の利得制御電圧１の制
御によりオンして増幅器として動作するＮＰＮトランジ
スタ（第１のトランジスタ）、Ｔｒ２は第２の利得制御
電圧２の制御によりオンして減衰器として動作するＮＰ
Ｎトランジスタ（第２のトランジスタ）、Ｔｒ３及びＴ
ｒ４は信号出力用として動作するＮＰＮトランジスタ
（第３及び第４のトランジスタ）、Ｒ１は第１及び第２
のトランジスタＴｒ１及びＴｒ２のエミッタに共通に接
続された第１の抵抗、Ｒ２は出力インピーダンス用の抵
抗（第２の抵抗）、Ｒ３は減衰器とした場合の減衰量を
設定するための抵抗（第３の抵抗）、Ｒ４及びＲ５は第
４及び第５の抵抗、Ｒ６は入力インピーダンス用の抵抗
（第６の抵抗）である。

【００２７】また、Ｃ２は抵抗Ｒ３と直列に接続された
コンデンサ（第１のコンデンサ）、Ｃ３及びＣ４は一端
がそれぞれ第１及び第２のトランジスタＴｒ１、Ｔｒ２
のベースに接続され、他端が信号入力端子３に共通に接
続された第２及び第３のコンデンサである。尚、コンデ
ンサの値は入力信号に対して十分小さいインピーダンス
となるように設定される。また、ＮＰＮトランジスタ
は、以下、単にトランジスタと呼ぶ。

【００２８】次に、図２を参照して、以上のように構成
された本発明の第２の実施の形態における可変減衰装置
の動作を説明する。第１及び第２の利得制御電圧１、２
は相互にハイまたはローの差電圧を差動的（一方がハイ
のときは他方をローにする）に供給し、その差電圧によ
りトランジスタＴｒ１及びＴｒ２の何れか一方をオンす
ると、他方をオフさせるように動作する。すなわち、第
１の利得制御電圧＞第２の利得制御電圧のときは、トラ
ンジスタＴｒ１がオンし、トランジスタＴｒ２がオフし
て増幅器として動作させる。第１の利得制御電圧＜第２
の利得制御電圧のときは、トランジスタＴｒ１がオフ
し、トランジスタＴｒ２がオンして減衰器として動作さ
せる。

【００２９】また、可変減衰装置の信号入力端子３の入
力インピーダンスは第６の抵抗Ｒ６によって決められ
る。そこで、トランジスタＴｒ１がオンし、トランジス
タＴｒ２がオフしたときの増幅器としての利得はエミッ
タ接地増幅器の利得と等しく、次式により表すことがで
きる。 Ａ_AMP 2 ＝Ｒ２／（Ｒ１＋ｒｅ） …（４） ただし、ｒｅはトランジスタＴｒ１またはトランジスタ
Ｔｒ２のエミッタ抵抗成分である。

【００３０】次にトランジスタＴｒ２がオンし、トラン
ジスタＴｒ１がオフしたときは、トランジスタＴｒ２の
コレクタ電流の交流分が抵抗Ｒ３によって分流され、抵
抗Ｒ２に伝わる電流が減少するために減衰器として動作
する。この減衰器としての利得は、次式により表すこと
ができる。 Ａ_ATT 2 ＝｛Ｒ２／（Ｒ１＋ｒｅ）｝×｛Ｒ３／（ｒｅ４＋Ｒ３）｝ …（５） ただし、ｒｅ４はトランジスタＴｒ４のエミッタ抵抗成
分である。

【００３１】すなわち、式（５）によれば、減衰器とし
ての利得〔Ａ_ATT 2 〕は、増幅器としての利得〔Ｒ２／
（Ｒ１＋ｒｅ）〕より〔Ｒ３／（ｒｅ４＋Ｒ３）〕分だ
け減少することになるということが分かる。従って、抵
抗３の値により減衰器の減衰量を設定することができ
る。

【００３２】上記のように、本実施の形態によれば、エ
ミッタが共通に接続された第１及び第２のトランジスタ
Ｔｒ１、Ｔｒ２のベースに信号を入力し、コレクタが共
通に接続された第３及び第４のトランジスタＴｒ３、Ｔ
ｒ４のコレクタから信号を取り出すようにしたことによ
り、利得制御によって増幅器かまたは減衰器として動作
させたときに、その何れにおいても入出力インピーダン
スを一定に維持することができる。

【００３３】（実施の形態３）以下、図３を参照して、
本発明の第３の実施の形態における可変減衰装置の構成
を説明する。図３において、１及び２はそれぞれ第４及
び第５の抵抗Ｒ４、Ｒ５を介してＮＰＮトランジスタＴ
ｒ１及びＴｒ２のベースに接続され各ＮＰＮトランジス
タＴｒ１及びＴｒ２のオン／オフを制御する第１及び第
２の利得制御電圧、３は信号入力端子、４は増幅または
減衰された信号を出力する信号出力端子、５は第１の直
流電源、６は第２の直流電源（Ｖｃｃ）、７は第３の直
流電源である。

【００３４】また、Ｔｒ１は第１の利得制御電圧１の制
御によりオンして増幅器として動作するＮＰＮトランジ
スタ（第１のトランジスタ）、Ｔｒ２は第２の利得制御
電圧２の制御によりオンして減衰器として動作するＮＰ
Ｎトランジスタ（第２のトランジスタ）、Ｔｒ３及びＴ
ｒ４は信号出力用として動作するＮＰＮトランジスタ
（第３及び第４のトランジスタ）、Ｒ２は出力インピー
ダンス用の抵抗（第１の抵抗）、Ｒ３は減衰器とした場
合の減衰量を設定するための抵抗（第２の抵抗）、Ｒ４
及びＲ５は第３及び第４の抵抗、Ｒ６は入力インピーダ
ンス用の抵抗（第５の抵抗）である。

【００３５】また、Ｃ２は抵抗Ｒ３と直列に接続された
コンデンサ（第１のコンデンサ）、Ｃ３及びＣ４は一端
がそれぞれ第１及び第２のトランジスタＴｒ１、Ｔｒ２
のベースに接続され、他端が信号入力端子３に共通に接
続された第２及び第３のコンデンサである。尚、コンデ
ンサの値は入力信号に対して十分小さいインピーダンス
となるように設定される。また、ＮＰＮトランジスタ
は、以下、単にトランジスタと呼ぶ。

【００３６】次に、図３を参照して、以上のように構成
された本発明の第３の実施の形態における可変減衰装置
の動作を説明する。第１及び第２の利得制御電圧１、２
は相互にハイまたはローの差電圧を差動的（一方がハイ
のときは他方をローにする）に供給し、その差電圧によ
りトランジスタＴｒ１及びＴｒ２の何れか一方をオンす
ると、他方をオフさせるように動作する。すなわち、第
１の利得制御電圧＞第２の利得制御電圧のときは、トラ
ンジスタＴｒ１がオンし、トランジスタＴｒ２がオフし
て増幅器として動作させる。第１の利得制御電圧＜第２
の利得制御電圧のときは、トランジスタＴｒ１がオフ
し、トランジスタＴｒ２がオンして減衰器として動作さ
せる。

【００３７】また、可変減衰装置の信号入力端子３の入
力インピーダンスは第５の抵抗Ｒ６によって決められ
る。そこで、トランジスタＴｒ１がオンし、トランジス
タＴｒ２がオフしたときの増幅器としての利得はエミッ
タ接地増幅器の利得と等しく、次式により表すことがで
きる。 Ａ_AMP 3 ＝Ｒ２／ｒｅ …（６） ただし、ｒｅはトランジスタＴｒ１またはトランジスタ
Ｔｒ２のエミッタ抵抗成分である。

【００３８】次にトランジスタＴｒ２がオンし、トラン
ジスタＴｒ１がオフしたときは、トランジスタＴｒ２の
コレクタ電流の交流分が抵抗Ｒ３によって分流され、抵
抗Ｒ２に伝わる電流が減少するために減衰器として動作
する。この減衰器としての利得は、次式により表すこと
ができる。 Ａ_ATT 3 ＝｛Ｒ２／ｒｅ｝×｛Ｒ３／（ｒｅ４＋Ｒ３）｝ …（７） ただし、ｒｅ４はトランジスタＴｒ４のエミッタ抵抗成
分である。

【００３９】すなわち、式（７）によれば、減衰器とし
ての利得〔Ａ_ATT 3 〕は、増幅器としての利得〔Ｒ２／
ｒｅ〕より〔Ｒ３／（ｒｅ４＋Ｒ３）〕分だけ減少する
ことになるということが分かる。従って、抵抗３の値に
より減衰器の減衰量を設定することができる。

【００４０】上記のように、本実施の形態によれば、エ
ミッタが共通に接続された第１及び第２のトランジスタ
Ｔｒ１、Ｔｒ２のベースに信号を入力し、コレクタが共
通に接続された第３及び第４のトランジスタＴｒ３、Ｔ
ｒ４のコレクタから信号を取り出すようにしたことによ
り、利得制御によって増幅器かまたは減衰器として動作
させたときに、その何れにおいても入出力インピーダン
スを一定に維持することができる。

【００４１】（実施の形態４）以下、図４を参照して、
本発明の第４の実施の形態における可変減衰装置の構成
を説明する。図４において、１はＮＰＮトランジスタＴ
ｒ３及びＴｒ６のベースに接続され両ＮＰＮトランジス
タＴｒ３及びＴｒ６のオン／オフを制御する第１の利得
制御電圧、２はＮＰＮトランジスタＴｒ４及びＴｒ５の
ベースに接続され両ＮＰＮトランジスタＴｒ４及びＴｒ
５のオン／オフを制御する第２の利得制御電圧、３は信
号入力端子、４は増幅または減衰された信号を出力する
信号出力端子、５は第１の直流電源（Ｖｃｃ）、６は第
２の直流電源、７は第３の直流電源である。

【００４２】また、Ｔｒ１及びＴｒ２は信号入力用とし
て動作するＮＰＮトランジスタ（第１及び第２のトラン
ジスタ）、Ｔｒ３及びＴｒ６は第１の利得制御電圧１の
制御によりオンして増幅器として動作するＮＰＮトラン
ジスタ（第３及び第６のトランジスタ）、Ｔｒ４及びＴ
ｒ５は第２の利得制御電圧２の制御によりオンして減衰
器として動作するＮＰＮトランジスタ（第４及び第５の
トランジスタ）、Ｒ２は出力インピーダンス用の抵抗
（第１の抵抗）、Ｒ３は減衰器とした場合の減衰量を設
定するための抵抗（第２の抵抗）、Ｒ６は入力インピー
ダンス用の抵抗（第３の抵抗）である。

【００４３】また、Ｃ２は抵抗Ｒ３と直列に接続された
コンデンサ（第１のコンデンサ）、Ｃ１は信号入力端子
３に直列に接続されたコンデンサ（第２のコンデンサ）
である。尚、コンデンサの値は入力信号に対して十分小
さいインピーダンスとなるように設定される。また、Ｎ
ＰＮトランジスタは、以下、単にトランジスタと呼ぶ。

【００４４】次に、図４を参照して、以上のように構成
された本発明の第４の実施の形態における可変減衰装置
の動作を説明する。第１及び第２の利得制御電圧１、２
は相互にハイまたはローの差電圧を差動的（一方がハイ
のときは他方をローにする）に供給し、その差電圧によ
りトランジスタＴｒ３及びＴｒ６かまたはトランジスタ
Ｔｒ４及びＴｒ５の何れか一方の組みのトランジスタ
（Ｔｒ３、Ｔｒ６かまたはＴｒ４、Ｔｒ５）をオンする
と、他方の組みのトランジスタをオフさせるように動作
する。

【００４５】すなわち、第１の利得制御電圧＞第２の利
得制御電圧のときは、トランジスタＴｒ３及びＴｒ６が
オンし、トランジスタＴｒ４及びＴｒ５がオフして増幅
器として動作させる。第１の利得制御電圧＜第２の利得
制御電圧のときは、トランジスタＴｒ３及びＴｒ６がオ
フし、トランジスタＴｒ４及びＴｒ５がオンして減衰器
として動作させる。

【００４６】また、可変減衰装置の信号入力端子３の入
力インピーダンスは第３の抵抗Ｒ６によって決められ
る。そこで、トランジスタＴｒ３及びＴｒ６がオンし、
トランジスタＴｒ４及びＴｒ５がオフしたときはトラン
ジスタＴｒ１のコレクタ電流の交流分が抵抗Ｒ２に伝わ
り増幅器として動作する。

【００４７】従って、この増幅器としての利得は次の式
により表すことができる。 Ａ_AMP 4 ＝Ｒ２／ｒｅ …（８） ただし、ｒｅはトランジスタＴｒ１またはトランジスタ
Ｔｒ２のエミッタ抵抗成分である。

【００４８】次にトランジスタＴｒ３及びＴｒ６がオフ
し、Ｔｒ４及びＴｒ５がオンしたときは、トランジスタ
Ｔｒ２のコレクタ電流の交流分が抵抗Ｒ３によって分流
され、残りの交流分が抵抗Ｒ２に伝わり、伝わる電流が
減少するため減衰器として動作する。この減衰器として
の利得は、次式により表すことができる。 Ａ_ATT 4 ＝｛Ｒ２／ｒｅ｝×｛Ｒ３／（ｒｅ５＋Ｒ３）｝ …（９） ただし、ｒｅ５はトランジスタＴｒ５のエミッタ抵抗成
分である。

【００４９】すなわち、式（９）によれば、減衰器とし
ての利得〔Ａ_ATT 4 〕は、増幅器としての利得〔Ｒ２／
ｒｅ〕より〔Ｒ３／（ｒｅ５＋Ｒ３）〕分だけ減少する
ことになるということが分かる。従って、抵抗３の値に
より減衰器の減衰量を設定することができる。

【００５０】上記のように、本実施の形態によれば、ベ
ースとエミッタが共通に接続された第１および第２のト
ランジスタＴｒ１、Ｔｒ２のベースに信号を入力し、コ
レクタが共通に接続された第３及び第５のトランジスタ
Ｔｒ３、Ｔｒ５のコレクタから信号を取り出すようにし
たことにより、利得制御によって増幅器かまたは減衰器
として動作させたときに、その何れにおいても入出力イ
ンピーダンスを一定に維持することができる。

【００５１】

【発明の効果】本発明による可変減衰装置は、上記のよ
うに構成し、特に、増幅器または減衰器として動作する
入力トランジスタの信号入力部を共通に接続し、出力ト
ランジスタのコレクタを共通に接続するようにしたこと
により、消費電流を増加させることなく、利得制御によ
り利得または減衰量が変化しても入出力インピーダンス
が変化せず、入出力端の整合がとれる可変減衰装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における可変減衰装
置の構成を示すブロック図

【図２】本発明の第２の実施の形態における可変減衰装
置の構成を示すブロック図

【図３】本発明の第３の実施の形態における可変減衰装
置の構成を示すブロック図

【図４】本発明の第４の実施の形態における可変減衰装
置の構成を示すブロック図

【図５】第１の実施の形態における利得制御時の周波数
特性シミュレーションの結果を示すグラフ図

【図６】従来の可変減衰回路の構成を示すブロック図

【符号の説明】

１ 第１の利得制御電圧 ２ 第２の利得制御電圧 ３ 信号入力端子 ４ 信号出力端子 ５ 第１の直流電源 ６ 第２の直流電源 ７ 第３の直流電源 Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６ Ｎ
ＰＮトランジスタ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ 抵抗 Ｃ１、Ｃ２、Ｃ３、Ｃ４ コンデンサ ５１、５２ 増幅器 １０１、１０２、Ｉｂ 端子 Ｘ ピンダイオード Ｖｃｃ 電源 Ｔｒ トランジスタ Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４ 抵抗 Ｃ１１ コンデンサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】差動対を形成する第１および第２のトラン
   ジスタと、一端が前記第１および第２のトランジスタの
   エミッタに共通接続され他端が接地された第１の抵抗
   と、エミッタが前記第１のトランジスタのコレクタに接
   続された第３のトランジスタと、エミッタが前記第２の
   トランジスタのコレクタに接続された第４のトランジス
   タと、前記第３および第４のトランジスタのベースに共
   通接続された第１の直流電源と、一端が前記第３および
   第４のトランジスタのコレクタに共通接続され他端が第
   ２の直流電源に接続された第２の抵抗と、一端が前記第
   ２のトランジスタのコレクタに接続され他端が第１のコ
   ンデンサを介して接地された第３の抵抗と、前記第１の
   トランジスタのベースに接続された第１の利得制御電圧
   と、前記第２のトランジスタのベースに接続された第２
   の利得制御電圧と、一端が前記第１のトランジスタのエ
   ミッタに接続され他端が信号入力端子に接続された第２
   のコンデンサと、前記第３および第４のトランジスタの
   コレクタに共通接続された信号出力端子とを備えたこと
   を特徴とする可変減衰装置。
2. 【請求項２】差動対を形成する第１および第２のトラン
   ジスタと、一端が前記第１および第２のトランジスタの
   エミッタに共通接続され他端が接地された第１の抵抗
   と、エミッタが前記第１のトランジスタのコレクタに接
   続された第３のトランジスタと、エミッタが前記第２の
   トランジスタのコレクタに接続された第４のトランジス
   タと、前記第３および第４のトランジスタのベースに共
   通接続された第１の直流電源と、一端が前記第３および
   第４のトランジスタのコレクタに共通接続され他端が第
   ２の直流電源に接続された第２の抵抗と、一端が前記第
   ２のトランジスタのコレクタに接続され他端が第１のコ
   ンデンサを介して接地された第３の抵抗と、一端が前記
   第１のトランジスタのベースに接続され他端が第１の利
   得制御電圧に接続された第４の抵抗と、一端が前記第２
   のトランジスタのベースに接続され他端が第２の利得制
   御電圧に接続された第５の抵抗と、一端がそれぞれ前記
   第１、第２のトランジスタのベースに接続され他端が信
   号入力端子に共通接続された第２、第３のコンデンサ
   と、一端が前記信号入力端子に接続され他端が接地され
   た第６の抵抗と、前記第３および第４のトランジスタの
   コレクタに共通接続された信号出力端子とを備えたこと
   を特徴とする可変減衰装置。
3. 【請求項３】差動対を形成する第１および第２のトラン
   ジスタと、一端が前記第１および第２のトランジスタの
   エミッタに共通接続され他端が接地された第３の直流電
   源と、エミッタが前記第１のトランジスタのコレクタに
   接続された第３のトランジスタと、エミッタが前記第２
   のトランジスタのコレクタに接続された第４のトランジ
   スタと、前記第３および第４のトランジスタのベースに
   共通接続された第１の直流電源と、一端が前記第３およ
   び第４のトランジスタのコレクタに共通接続され他端が
   第２の直流電源に接続された第１の抵抗と、一端が前記
   第２のトランジスタのコレクタに接続され他端が第１の
   コンデンサを介して接地された第２の抵抗と、一端が前
   記第１のトランジスタのベースに接続され他端が第１の
   利得制御電圧に接続された第３の抵抗と、一端が前記第
   ２のトランジスタのベースに接続され他端が第２の利得
   制御電圧に接続された第４の抵抗と、一端がそれぞれ前
   記第１、第２のトランジスタのベースに接続され他端が
   信号入力端子に共通接続された第２、第３のコンデンサ
   と、一端が前記信号入力端子に接続され他端が接地され
   た第５の抵抗と、前記第３および第４のトランジスタの
   コレクタに共通接続された信号出力端子とを備えたこと
   を特徴とする可変減衰装置。
4. 【請求項４】エミッタとベースが共通接続された第１お
   よび第２のトランジスタと、一端が前記第１および第２
   のトランジスタのエミッタに共通接続され他端が接地さ
   れた第３の直流電源と、エミッタが前記第１のトランジ
   スタのコレクタに共通接続された第３および第４のトラ
   ンジスタと、エミッタが前記第２のトランジスタのコレ
   クタに共通接続された第５および第６のトランジスタ
   と、一端が前記第３および第５のトランジスタのコレク
   タに共通接続され他端が第１の直流電源および第４、第
   ６のトランジスタのコレクタに接続された第１の抵抗
   と、一端が前記第２のトランジスタのコレクタに接続さ
   れ他端が第１のコンデンサを介して接地された第２の抵
   抗と、前記第３および第６のトランジスタのベースに共
   通接続された第１の利得制御電圧と、前記第４および第
   ５のトランジスタのベースに共通接続された第２の利得
   制御電圧と、一端が前記第１、第２のトランジスタのベ
   ースに共通接続され他端が信号入力端子に接続された第
   ２のコンデンサと、一端が前記第１、第２のトランジス
   タのベースに接続され他端が第２の直流電源に接続され
   た第３の抵抗と、前記第３および第５のトランジスタの
   コレクタに共通接続された信号出力端子とを備えたこと
   を特徴とする可変減衰装置。