JP2001068951A - 小型の相互コンダクタンス差動増幅器及びその駆動方法 - Google Patents
小型の相互コンダクタンス差動増幅器及びその駆動方法Info
- Publication number
- JP2001068951A JP2001068951A JP2000217571A JP2000217571A JP2001068951A JP 2001068951 A JP2001068951 A JP 2001068951A JP 2000217571 A JP2000217571 A JP 2000217571A JP 2000217571 A JP2000217571 A JP 2000217571A JP 2001068951 A JP2001068951 A JP 2001068951A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplifier circuit
- transistor
- frequency
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、完全な差動ＯＴＡ（演算相互コン
ダクタンス増幅器）を開示することを目的とする。 【解決手段】 ＯＴＡの２つの出力ブランチにおける能
動負荷は低い周波数で高いコンダクタンスを示し、高い
周波数で低いコンダクタンスを示す。このように、ＯＴ
Ａは通過帯域を内在するように構成される。低い周波数
はほとんど増幅されず、盧波される。トランジスタ対に
おける不整合性による入力を基準としたオフセット電圧
の増幅が同様に低減される。補足的に、本発明の他の実
施形態において、ＯＴＡは低域通過タイプであり、すな
わち、ＤＣ信号を増幅する。それらのＯＴＡは非常に小
型であり、コモンモード出力電圧調整は双方の場合にお
いて能動負荷構造の一部分となる。
ダクタンス増幅器）を開示することを目的とする。 【解決手段】 ＯＴＡの２つの出力ブランチにおける能
動負荷は低い周波数で高いコンダクタンスを示し、高い
周波数で低いコンダクタンスを示す。このように、ＯＴ
Ａは通過帯域を内在するように構成される。低い周波数
はほとんど増幅されず、盧波される。トランジスタ対に
おける不整合性による入力を基準としたオフセット電圧
の増幅が同様に低減される。補足的に、本発明の他の実
施形態において、ＯＴＡは低域通過タイプであり、すな
わち、ＤＣ信号を増幅する。それらのＯＴＡは非常に小
型であり、コモンモード出力電圧調整は双方の場合にお
いて能動負荷構造の一部分となる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅回路であ
って、好ましくはＣＭＯＳ技術におけるトランジスタ回
路を含む差動増幅回路に関する。
って、好ましくはＣＭＯＳ技術におけるトランジスタ回
路を含む差動増幅回路に関する。
【０００２】
【従来の技術】増加している信号処理の応用において、
小型のアナログ回路を利用することが要求される。回路
の小型化は、利用できるトランジスタのタイプを小型の
トランジスタに制限し、それにより、ほぼ必然的に、回
路において対として要求されるトランジスタのペアリン
グの整合性が乏しいことから生ずるオフセットの問題を
生ずる。多くの応用において、入力信号は、典型的に
は、プリアンプ装置の演算増幅器（ＯＰアンプ）や演算
相互コンダクタンス増幅器（ＯＴＡ：OperationalTrans
conductance Amplifier）のような回路の入力基準オフ
セット（例えば、数十ミリボルト）よりも小さい（マイ
クロボルト）。これは、その後の増幅段において範囲外
に誘導する。
小型のアナログ回路を利用することが要求される。回路
の小型化は、利用できるトランジスタのタイプを小型の
トランジスタに制限し、それにより、ほぼ必然的に、回
路において対として要求されるトランジスタのペアリン
グの整合性が乏しいことから生ずるオフセットの問題を
生ずる。多くの応用において、入力信号は、典型的に
は、プリアンプ装置の演算増幅器（ＯＰアンプ）や演算
相互コンダクタンス増幅器（ＯＴＡ：OperationalTrans
conductance Amplifier）のような回路の入力基準オフ
セット（例えば、数十ミリボルト）よりも小さい（マイ
クロボルト）。これは、その後の増幅段において範囲外
に誘導する。
【０００３】
【発明が解決しようとする課題】この問題を解決するた
めに、増幅段間の信号経路に大きなコンデンサを配置す
ることはこの分野で一般によく知られている。それは信
号の低周波成分を濾波する。ＣＭＯＳ回路においてそれ
らの横方向コンデンサを含むことは、典型的にはアナロ
グＣＭＯＳ技術（２つのポリシリコンオプションによ
る）を利用しなければならない。すなわち、比較的低い
周波数レベルで通過帯域の折点周波数を低くするため
に、コンデンサは非常に大きくなければならず、また、
比較的大きなＳｉ領域を占有する。
めに、増幅段間の信号経路に大きなコンデンサを配置す
ることはこの分野で一般によく知られている。それは信
号の低周波成分を濾波する。ＣＭＯＳ回路においてそれ
らの横方向コンデンサを含むことは、典型的にはアナロ
グＣＭＯＳ技術（２つのポリシリコンオプションによ
る）を利用しなければならない。すなわち、比較的低い
周波数レベルで通過帯域の折点周波数を低くするため
に、コンデンサは非常に大きくなければならず、また、
比較的大きなＳｉ領域を占有する。
【０００４】それとは別に、もう１つの一般の傾向は、
シングルエンドの増幅回路の代わりに完全に対称な増幅
回路を使用し、また、概念として完全な差動信号を取り
扱うために選択することである。この方法の利点の１つ
は、種々の電気的干渉や、電源リップルやスパイクに対
する耐性を改善できることである。当業者に知られた方
法は、明確な調整ループを持つＯＴＡ又はＯＰアンプ
を、コモンモード出力電圧が所定すなわち事前に決めら
れた電圧レベル、典型的にはＶcc／２になるように動作
させることである。そのような余分なフィードバックル
ープはそのようなシステムをより複雑に、より大規模に
し、それによって余分な電力が必要となる。すなわち、
信号経路において１つ以上の単一の大きなコンデンサを
配置する代わりに、これらの２倍の数のコンデンサが差
動信号経路において必要とされる。
シングルエンドの増幅回路の代わりに完全に対称な増幅
回路を使用し、また、概念として完全な差動信号を取り
扱うために選択することである。この方法の利点の１つ
は、種々の電気的干渉や、電源リップルやスパイクに対
する耐性を改善できることである。当業者に知られた方
法は、明確な調整ループを持つＯＴＡ又はＯＰアンプ
を、コモンモード出力電圧が所定すなわち事前に決めら
れた電圧レベル、典型的にはＶcc／２になるように動作
させることである。そのような余分なフィードバックル
ープはそのようなシステムをより複雑に、より大規模に
し、それによって余分な電力が必要となる。すなわち、
信号経路において１つ以上の単一の大きなコンデンサを
配置する代わりに、これらの２倍の数のコンデンサが差
動信号経路において必要とされる。
【０００５】しかしながら、米国特許第５７３６８９２
号には、無通過帯域特性を示す差動アンプの開示があ
る。
号には、無通過帯域特性を示す差動アンプの開示があ
る。
【０００６】（発明の目的）本発明の目的は小型の差動
増幅回路を開示することである。
増幅回路を開示することである。
【０００７】本発明の別の目的は、帯域通過フィルタ機
能を内蔵し、差動増幅回路のコモンモード出力電圧の調
整、好ましくは自己調整機能を有した差動増幅回路を開
示することである。コモンモード出力電圧は差動増幅回
路の異なる出力ノードでの出力電圧の平均である。
能を内蔵し、差動増幅回路のコモンモード出力電圧の調
整、好ましくは自己調整機能を有した差動増幅回路を開
示することである。コモンモード出力電圧は差動増幅回
路の異なる出力ノードでの出力電圧の平均である。
【０００８】さらに、本発明の別の目的は、出力電圧レ
ベル、好ましくはコモンモード電圧レベルが回路の能動
負荷により調整され、それにより、入力信号のより低い
周波成分及び入力を基準したオフセット（input referr
ed offset）電圧が、有効な周波数成分よりもより増幅
されることがない差動増幅回路を開示することである。
ベル、好ましくはコモンモード電圧レベルが回路の能動
負荷により調整され、それにより、入力信号のより低い
周波成分及び入力を基準したオフセット（input referr
ed offset）電圧が、有効な周波数成分よりもより増幅
されることがない差動増幅回路を開示することである。
【０００９】さらに、本発明の別の目的によれば、回路
の対をなすトランジスタの不整合に対して耐性のある差
動増幅回路が開示される。それゆえ、より小さいトラン
ジスタ及びより小さい電流レベルで動作可能となり、従
来技術の回路よりも、占有されるＳｉ領域がより小さく
なり、浪費される電力がより少なくなる。
の対をなすトランジスタの不整合に対して耐性のある差
動増幅回路が開示される。それゆえ、より小さいトラン
ジスタ及びより小さい電流レベルで動作可能となり、従
来技術の回路よりも、占有されるＳｉ領域がより小さく
なり、浪費される電力がより少なくなる。
【００１０】
【課題を解決するための手段】本発明の差動増幅回路の
２つの出力ブランチにおける能動負荷、好ましくは、演
算相互コンダクタンス増幅器（ＯＴＡ）は、低い周波数
で高いコンダクタンスを示し、高い周波数で低いコンダ
クタンスを示す。このように、ＯＴＡは通過帯域を有す
るよう構成される。低い周波数はほとんど増幅されず、
濾波されるのみである。本発明の実施形態において、増
幅回路の増幅素子がトランジスタであり、トランジスタ
対における不整合性による入力を基準したオフセット電
圧の増幅度が同様に低減される。相補的に、本発明の別
の実施形態では、ＯＴＡは低域通過タイプであり、すな
わち、ＤＣ信号を増幅する。両実施形態において、両Ｏ
ＴＡは非常に小型であり、また、コモンモード出力電圧
調整は、両方の場合において能動負荷の副回路の一部分
である。
２つの出力ブランチにおける能動負荷、好ましくは、演
算相互コンダクタンス増幅器（ＯＴＡ）は、低い周波数
で高いコンダクタンスを示し、高い周波数で低いコンダ
クタンスを示す。このように、ＯＴＡは通過帯域を有す
るよう構成される。低い周波数はほとんど増幅されず、
濾波されるのみである。本発明の実施形態において、増
幅回路の増幅素子がトランジスタであり、トランジスタ
対における不整合性による入力を基準したオフセット電
圧の増幅度が同様に低減される。相補的に、本発明の別
の実施形態では、ＯＴＡは低域通過タイプであり、すな
わち、ＤＣ信号を増幅する。両実施形態において、両Ｏ
ＴＡは非常に小型であり、また、コモンモード出力電圧
調整は、両方の場合において能動負荷の副回路の一部分
である。
【００１１】本発明の高い周波数及び低い周波数という
用語は、本発明の回路が使用される特定の適用に依存す
るという意味を有する。一般に、高い周波数については
100MHzからGHz以上のオーダまでの範囲の信号を意味
し、低い周波数信号については数Hzから100MHzまでの範
囲の信号を意味する。
用語は、本発明の回路が使用される特定の適用に依存す
るという意味を有する。一般に、高い周波数については
100MHzからGHz以上のオーダまでの範囲の信号を意味
し、低い周波数信号については数Hzから100MHzまでの範
囲の信号を意味する。
【００１２】このように本発明は出力ノードを備えた少
なくとも２つのブランチを有する差動増幅回路に関す
る。ブランチの各々は出力ノードと第１の増幅素子と負
荷素子とを有する。負荷素子は、ブランチの出力ノード
における信号を調整する副回路を含む。副回路は、制御
端子と２つの電極とを持つ第２の増幅素子を含む。制御
端子はインピーダンス素子を介して上記の電極のうちの
一の電極と接続され、その一の電極は出力ノードに接続
される。
なくとも２つのブランチを有する差動増幅回路に関す
る。ブランチの各々は出力ノードと第１の増幅素子と負
荷素子とを有する。負荷素子は、ブランチの出力ノード
における信号を調整する副回路を含む。副回路は、制御
端子と２つの電極とを持つ第２の増幅素子を含む。制御
端子はインピーダンス素子を介して上記の電極のうちの
一の電極と接続され、その一の電極は出力ノードに接続
される。
【００１３】好ましくは、一の電極は、直接的に出力ノ
ードに接続される。すなわち、金属線により接続され
る。しかしながら、他の回路素子は、一の電極と出力ノ
ードとの間に接続されてもよい。そのような回路素子
は、抵抗素子またはスイッチのような素子を含むことが
できる。
ードに接続される。すなわち、金属線により接続され
る。しかしながら、他の回路素子は、一の電極と出力ノ
ードとの間に接続されてもよい。そのような回路素子
は、抵抗素子またはスイッチのような素子を含むことが
できる。
【００１４】本発明の実施形態によれば、副回路は周波
数に依存した通過特性を有する。
数に依存した通過特性を有する。
【００１５】本発明の更なる実施形態によれば、副回路
は低域通過フィルタを含む。
は低域通過フィルタを含む。
【００１６】本発明の好ましい実施形態によれば、増幅
素子及びインピーダンス素子はトランジスタからなる。
本発明のさらなる好ましい実施形態によれば、インピー
ダンス素子は少なくとも、副限界領域または三極管領域
で動作するトランジスタを含む。
素子及びインピーダンス素子はトランジスタからなる。
本発明のさらなる好ましい実施形態によれば、インピー
ダンス素子は少なくとも、副限界領域または三極管領域
で動作するトランジスタを含む。
【００１７】回路の２つのブランチの２つの増幅素子の
制御端子は、共通のノードに接続されることができる。
制御端子は、共通のノードに接続されることができる。
【００１８】副回路はさらに、ブランチの少なくとも１
つのインピーダンス素子の他の電極に接続される、少な
くとも１つの追加のインピーダンス素子（好ましくは、
コンデンサ）を含んでもよい。
つのインピーダンス素子の他の電極に接続される、少な
くとも１つの追加のインピーダンス素子（好ましくは、
コンデンサ）を含んでもよい。
【００１９】これにより、差動増幅回路の出力ノードに
おけるコモンモード出力電圧は、トランジスタのパラメ
ータ及び差動増幅回路の動作バイアス電流により決定さ
れる。出力コモンモードの調整はこのようにＯＴＡ回路
内に本来的に存在する。
おけるコモンモード出力電圧は、トランジスタのパラメ
ータ及び差動増幅回路の動作バイアス電流により決定さ
れる。出力コモンモードの調整はこのようにＯＴＡ回路
内に本来的に存在する。
【００２０】本発明の実施形態において、差動増幅回路
は、ＣＭＯＳ技術にて実施されることができる。
は、ＣＭＯＳ技術にて実施されることができる。
【００２１】本発明の実施形態において、差動増幅回路
のブランチは完全に対称である。
のブランチは完全に対称である。
【００２２】
【発明の実施の形態】以下、本発明をいくつかの実施形
態の詳細な説明を通して説明する。当業者の知識によれ
ば、発明の真の範囲から逸脱せずに本発明の他の実施形
態を形成することは明らかである。本発明は添付の請求
項の事項によってのみ制限される。例えば、当業者にと
って、本発明が、後述の回路のＰＭＯＳ型トランジスタ
の全てを、ＮＭＯＳ型のものに変換したり（その逆につ
いても）、Ｖccとグランド電位とを交換したりすること
により構成し得る相補的な回路にも応用できることは明
白である。
態の詳細な説明を通して説明する。当業者の知識によれ
ば、発明の真の範囲から逸脱せずに本発明の他の実施形
態を形成することは明らかである。本発明は添付の請求
項の事項によってのみ制限される。例えば、当業者にと
って、本発明が、後述の回路のＰＭＯＳ型トランジスタ
の全てを、ＮＭＯＳ型のものに変換したり（その逆につ
いても）、Ｖccとグランド電位とを交換したりすること
により構成し得る相補的な回路にも応用できることは明
白である。
【００２３】本発明の一つの態様によれば、差動増幅回
路は、出力ノードを有する少なくとも２つのブランチを
有する。各ブランチは増幅素子と、負荷素子とを含み、
負荷素子はそのブランチの出力ノードでの信号を調整す
るための副回路を含む。差動増幅回路の２つの出力ブラ
ンチにおける能動負荷、好ましくは、差動相互コンダク
タンス増幅器（ＯＴＡ）は、低い周波数では高いコンダ
クタンスを、高い周波数では低いコンダクタンスを示
す。コンダクタンスが切り換わる周波数を、通過帯域の
低い折点周波数と称する。ＮＭＯＳ差動対を有するＯＴ
Ａの場合、並列なブランチの双方における能動負荷は、
電流源として接続されたＰＭＯＳトランジスタ（Ｍ３と
Ｍ４）からなる。ＰＭＯＳトランジスタのゲートは、三
極管領域（triode region）または副限界（sub-thresho
ld）で動作する別のＰＭＯＳトランジスタ（Ｍ５とＭ
６）により調整される（図１参照）。コモンモード出力
電圧はＰＭＯＳトランジスタパラメータと動作バイアス
電流により決定される。出力コモンモードの調整はこの
ようにしてＯＴＡ回路内に内在する。一の実施形態にお
いて、より低い周波数は、ほとんど増幅されないか、ま
たは、減衰される。これにより、入力を基準としたオフ
セットが、増幅処理においてほとんど悪化することがな
い。このため、入力を基準としたオフセットがＤＣ周波
数での入力信号に対する追加としてとられる。このカス
ケードタイプの１つまたは複数の増幅器により、入力オ
フセットは効率的に濾波され、有効な信号を害すること
がない。１／ｆノイズのような低い周波数でより突出し
たノイズのタイプの影響は、この方法で減衰できる。通
過帯域の低い折点周波数が非常に低いレベルで始まるこ
とを実現するため、いくつかの選択肢が予見できる。第
１の選択肢は、２つのバイアストランジスタＭ５、Ｍ６
を副限界領域に置くことである。これにより、システム
のレイアウト領域が制限される。リーク２３，２４が、
起動時の問題を回避するために構成されてもよい（図３
参照）。第２の選択肢は、コンデンサ２６を追加するこ
とである（図３参照）。第３の選択肢は、それぞれの一
端がグランドまたはＶcc電源に固定された２つのコンデ
ンサ２１，２２を追加することである。
路は、出力ノードを有する少なくとも２つのブランチを
有する。各ブランチは増幅素子と、負荷素子とを含み、
負荷素子はそのブランチの出力ノードでの信号を調整す
るための副回路を含む。差動増幅回路の２つの出力ブラ
ンチにおける能動負荷、好ましくは、差動相互コンダク
タンス増幅器（ＯＴＡ）は、低い周波数では高いコンダ
クタンスを、高い周波数では低いコンダクタンスを示
す。コンダクタンスが切り換わる周波数を、通過帯域の
低い折点周波数と称する。ＮＭＯＳ差動対を有するＯＴ
Ａの場合、並列なブランチの双方における能動負荷は、
電流源として接続されたＰＭＯＳトランジスタ（Ｍ３と
Ｍ４）からなる。ＰＭＯＳトランジスタのゲートは、三
極管領域（triode region）または副限界（sub-thresho
ld）で動作する別のＰＭＯＳトランジスタ（Ｍ５とＭ
６）により調整される（図１参照）。コモンモード出力
電圧はＰＭＯＳトランジスタパラメータと動作バイアス
電流により決定される。出力コモンモードの調整はこの
ようにしてＯＴＡ回路内に内在する。一の実施形態にお
いて、より低い周波数は、ほとんど増幅されないか、ま
たは、減衰される。これにより、入力を基準としたオフ
セットが、増幅処理においてほとんど悪化することがな
い。このため、入力を基準としたオフセットがＤＣ周波
数での入力信号に対する追加としてとられる。このカス
ケードタイプの１つまたは複数の増幅器により、入力オ
フセットは効率的に濾波され、有効な信号を害すること
がない。１／ｆノイズのような低い周波数でより突出し
たノイズのタイプの影響は、この方法で減衰できる。通
過帯域の低い折点周波数が非常に低いレベルで始まるこ
とを実現するため、いくつかの選択肢が予見できる。第
１の選択肢は、２つのバイアストランジスタＭ５、Ｍ６
を副限界領域に置くことである。これにより、システム
のレイアウト領域が制限される。リーク２３，２４が、
起動時の問題を回避するために構成されてもよい（図３
参照）。第２の選択肢は、コンデンサ２６を追加するこ
とである（図３参照）。第３の選択肢は、それぞれの一
端がグランドまたはＶcc電源に固定された２つのコンデ
ンサ２１，２２を追加することである。
【００２４】相補的に、本発明の別の実施形態において
は、ＯＴＡは低域通過タイプ、すなわち、ＤＣ信号を増
幅するものである。これは、電流源（Ｍ１３、Ｍ１４）
の上述のゲートの間にワイヤを追加することにより実現
できる。これによっても、ＯＴＡの小型化及びコモンモ
ード出力電圧の自己調整の有利な効果がそのまま得られ
る。
は、ＯＴＡは低域通過タイプ、すなわち、ＤＣ信号を増
幅するものである。これは、電流源（Ｍ１３、Ｍ１４）
の上述のゲートの間にワイヤを追加することにより実現
できる。これによっても、ＯＴＡの小型化及びコモンモ
ード出力電圧の自己調整の有利な効果がそのまま得られ
る。
【００２５】本発明の好ましい実施形態を図１に示す。
ＮＭＯＳトランジスタＭ１、Ｍ２の差動対は、トランジ
スタＭ８に流れる電流Ｉbiasと同じミラー電流を流す電
流源トランジスタＭ７により給電される。これはトラン
ジスタの差動対を駆動する一般的な方法である。トラン
ジスタＭ１はトランジスタＭ５とＭ３を能動負荷とみな
す。同様に、トランジスタＭ２はトランジスタＭ４とＭ
６を能動負荷とみなす。トランジスタＭ３、Ｍ４は電流
源として動作し、その電流はゲートノード５、６上の電
圧に依存する。Ｖbiasは、トランジスタＭ５、Ｍ６がそ
れらの三極管領域で動作するように選択されているとす
る。それらの機能は、抵抗のようにふるまうトランジス
タとして集約されることができる。これらのトランジス
タのそれぞれの一端は、出力ノード（Ｍ５に対するノー
ド３、Ｍ６に対するノード４）に接続され、他端は電流
源（トランジスタＭ３、Ｍ４のそれぞれ）のゲートに接
続される。こららのゲートは、ゲートチャネル容量を有
する。Ｍ５とＭ６の抵抗と、Ｍ３とＭ４のゲートチャネ
ル容量とは、ともに２つの低域通過フィルタを構成す
る。これにより、低い周波数に対し、これらの低域通過
フィルタのカットオフより下では、ノード５とノード６
での電圧はそれぞれ出力ノード３と出力ノード４に従
う。言い換えれば、システムは、ノード３とノード５が
接続され、また、ノード４とノード６が接続されている
かのように動作する。この方法では、トランジスタＭ３
とＭ４はダイオードとして構成され、出力ノード３と４
は、それぞれ相互コンダクタンスｇm3、ｇm4により本質
的に決定されるインピーダンスを有する。そのとき、低
周波数でのＯＴＡの増幅度はｇm1／ｇm3となる。システ
ムをバイアスすることは、ＤＣ問題であり、自動的にこ
の周波数帯域に低下する。前述のカットオフより大きい
周波数では、ノード５と６は出力信号に従わず、出力ノ
ードのコンダクタンスはそれぞれｇ03＋ｇ01及びｇ04＋
ｇ02となる。そのとき、ＯＴＡ段の増幅度は、ｇm1／
（ｇ03＋ｇ01）となる。通常、トランジスタの出力コン
ダクタンスは相互コンダクタンスよりも非常に小さいた
め、低い周波数でのＯＴＡ全体の増幅度は低く、一方、
高い周波数では、それは高くなるということは明らかで
ある。これらの内在する低域通過フィルタのカットオフ
周波数は、言いかえると、ＯＴＡ全体の通過帯域の低い
折点周波数を与える。図４は、Ｖccが3.3V、Ｖbiasが60
0mVでの図１に示す構成に対するスパイス（Spice）シミ
ュレーションを示す。それは動作（曲線600mV参照）を
示す。通過帯域の低い設定周波数は約100kHzであり、こ
の周波数より下では、増幅度は約4.5であり、その周波
数より上では、増幅度は約45である。高い周波数のカッ
トオフは、この特別の場合に対しては約100MHｚであ
る。その低い折点周波数はＶbias電圧の選択により決定
される。Ｖbias電圧はトランジスタＭ５、Ｍ６の有効な
抵抗値を決定し、それは実質的に内部の低域通過フィル
タのカットオフ周波数を決定する。もし、従来のＣＭＯ
Ｓ技術において利用できれば、抵抗は、同様に、トラン
ジスタＭ５とＭ６を置き換えることができる。適用分野
に依存し、必要な抵抗値が大きくなり過ぎて実施不可能
となるかもしれない。そのとき、トランジスタＭ５とＭ
６を有する構成が選択できる。図５は、２つの、印加バ
イアスＶbiasに対する電圧の関係を示す。曲線３０で示
される電圧はコモンモード出力電圧であり、曲線３１
は、ノード５と６上での電圧を表す。0Vと750mVの間の
Ｖbiasでは、トランジスタＭ５、Ｍ６は三極管領域にあ
り、電圧制御型抵抗として動作し、これに反し、この電
圧より大きければ、トランジスタは副限界領域に入り、
弱い反転を示す。その後、コモンモード出力電圧はＶbi
asの増加につれて増加する。弱い反転においてトランジ
スタを導通する電流は、三極管領域におけるものより非
常に低い。それゆえ、通過帯域の低い折点周波数は、非
常に低い周波数レベルになる。これを図４に示す。同図
において、１VのＶbiasに対して周波数は１kHzとなる。
もし、２VのＶbiasが印加されたとき、コモンモード出
力電圧は2.7V（図５の曲線３０参照）になる。これは、
トランジスタＭ３とＭ４がもはや飽和状態にないことを
意味する。そして、増幅度が弱まる。図４の２Ｖの曲線
参照。これにより、もし、設計者がトランジスタＭ５と
Ｍ６を副限界において動作するように選択したとき、Ｍ
３とＭ４の良好な動作が検証されるべきである。副限界
領域で動作させることの利点は、通過帯域の低い折点周
波数のほかに、低周波数での増幅率を非常に小さくでき
ることである。例えば、図４において、800mV、1V、2
V、2.2Vで示す曲線は、有効な減衰を示す1mVよりも大幅
に低い値に達する（シミュレーションにおける刺激は1m
Vである。）。
ＮＭＯＳトランジスタＭ１、Ｍ２の差動対は、トランジ
スタＭ８に流れる電流Ｉbiasと同じミラー電流を流す電
流源トランジスタＭ７により給電される。これはトラン
ジスタの差動対を駆動する一般的な方法である。トラン
ジスタＭ１はトランジスタＭ５とＭ３を能動負荷とみな
す。同様に、トランジスタＭ２はトランジスタＭ４とＭ
６を能動負荷とみなす。トランジスタＭ３、Ｍ４は電流
源として動作し、その電流はゲートノード５、６上の電
圧に依存する。Ｖbiasは、トランジスタＭ５、Ｍ６がそ
れらの三極管領域で動作するように選択されているとす
る。それらの機能は、抵抗のようにふるまうトランジス
タとして集約されることができる。これらのトランジス
タのそれぞれの一端は、出力ノード（Ｍ５に対するノー
ド３、Ｍ６に対するノード４）に接続され、他端は電流
源（トランジスタＭ３、Ｍ４のそれぞれ）のゲートに接
続される。こららのゲートは、ゲートチャネル容量を有
する。Ｍ５とＭ６の抵抗と、Ｍ３とＭ４のゲートチャネ
ル容量とは、ともに２つの低域通過フィルタを構成す
る。これにより、低い周波数に対し、これらの低域通過
フィルタのカットオフより下では、ノード５とノード６
での電圧はそれぞれ出力ノード３と出力ノード４に従
う。言い換えれば、システムは、ノード３とノード５が
接続され、また、ノード４とノード６が接続されている
かのように動作する。この方法では、トランジスタＭ３
とＭ４はダイオードとして構成され、出力ノード３と４
は、それぞれ相互コンダクタンスｇm3、ｇm4により本質
的に決定されるインピーダンスを有する。そのとき、低
周波数でのＯＴＡの増幅度はｇm1／ｇm3となる。システ
ムをバイアスすることは、ＤＣ問題であり、自動的にこ
の周波数帯域に低下する。前述のカットオフより大きい
周波数では、ノード５と６は出力信号に従わず、出力ノ
ードのコンダクタンスはそれぞれｇ03＋ｇ01及びｇ04＋
ｇ02となる。そのとき、ＯＴＡ段の増幅度は、ｇm1／
（ｇ03＋ｇ01）となる。通常、トランジスタの出力コン
ダクタンスは相互コンダクタンスよりも非常に小さいた
め、低い周波数でのＯＴＡ全体の増幅度は低く、一方、
高い周波数では、それは高くなるということは明らかで
ある。これらの内在する低域通過フィルタのカットオフ
周波数は、言いかえると、ＯＴＡ全体の通過帯域の低い
折点周波数を与える。図４は、Ｖccが3.3V、Ｖbiasが60
0mVでの図１に示す構成に対するスパイス（Spice）シミ
ュレーションを示す。それは動作（曲線600mV参照）を
示す。通過帯域の低い設定周波数は約100kHzであり、こ
の周波数より下では、増幅度は約4.5であり、その周波
数より上では、増幅度は約45である。高い周波数のカッ
トオフは、この特別の場合に対しては約100MHｚであ
る。その低い折点周波数はＶbias電圧の選択により決定
される。Ｖbias電圧はトランジスタＭ５、Ｍ６の有効な
抵抗値を決定し、それは実質的に内部の低域通過フィル
タのカットオフ周波数を決定する。もし、従来のＣＭＯ
Ｓ技術において利用できれば、抵抗は、同様に、トラン
ジスタＭ５とＭ６を置き換えることができる。適用分野
に依存し、必要な抵抗値が大きくなり過ぎて実施不可能
となるかもしれない。そのとき、トランジスタＭ５とＭ
６を有する構成が選択できる。図５は、２つの、印加バ
イアスＶbiasに対する電圧の関係を示す。曲線３０で示
される電圧はコモンモード出力電圧であり、曲線３１
は、ノード５と６上での電圧を表す。0Vと750mVの間の
Ｖbiasでは、トランジスタＭ５、Ｍ６は三極管領域にあ
り、電圧制御型抵抗として動作し、これに反し、この電
圧より大きければ、トランジスタは副限界領域に入り、
弱い反転を示す。その後、コモンモード出力電圧はＶbi
asの増加につれて増加する。弱い反転においてトランジ
スタを導通する電流は、三極管領域におけるものより非
常に低い。それゆえ、通過帯域の低い折点周波数は、非
常に低い周波数レベルになる。これを図４に示す。同図
において、１VのＶbiasに対して周波数は１kHzとなる。
もし、２VのＶbiasが印加されたとき、コモンモード出
力電圧は2.7V（図５の曲線３０参照）になる。これは、
トランジスタＭ３とＭ４がもはや飽和状態にないことを
意味する。そして、増幅度が弱まる。図４の２Ｖの曲線
参照。これにより、もし、設計者がトランジスタＭ５と
Ｍ６を副限界において動作するように選択したとき、Ｍ
３とＭ４の良好な動作が検証されるべきである。副限界
領域で動作させることの利点は、通過帯域の低い折点周
波数のほかに、低周波数での増幅率を非常に小さくでき
ることである。例えば、図４において、800mV、1V、2
V、2.2Vで示す曲線は、有効な減衰を示す1mVよりも大幅
に低い値に達する（シミュレーションにおける刺激は1m
Vである。）。
【００２６】低い折点周波数を低くする別の方法は、素
子を図１の基本回路に付加することである。最も効果的
なのは、コンデンサ２６を追加することである（図３参
照）。また、２つのコンデンサ２１、２２を、好ましく
は同じ容量値のものを追加することもできる。後者の方
法の利点は、コンデンサ２１、２２の一端（ノード２
５）がＶccまたはグランドに接続できることである。こ
のような方法で、例えば、ゲート容量、または、Ｎウェ
ルから基板へのようなＣＭＯＳにおいて利用可能な半導
体接合のような容量が利用される。Ｍ５とＭ６が副限界
において動作するように選択した場合、回路の起動を高
める、グランドへの小さなリーク（0.1-1pA）（インピ
ーダンス素子２３と２４で示される）を構成するのが好
ましい。これらのリーク２３と２４により、デッドロッ
ク状態を回避でき、出力電圧はグランドに向かう。これ
らのリークは、カソードがノード５、６に接続され、ア
ノードがグランドに接続される、逆バイアスされたダイ
オードの接合により得られる。
子を図１の基本回路に付加することである。最も効果的
なのは、コンデンサ２６を追加することである（図３参
照）。また、２つのコンデンサ２１、２２を、好ましく
は同じ容量値のものを追加することもできる。後者の方
法の利点は、コンデンサ２１、２２の一端（ノード２
５）がＶccまたはグランドに接続できることである。こ
のような方法で、例えば、ゲート容量、または、Ｎウェ
ルから基板へのようなＣＭＯＳにおいて利用可能な半導
体接合のような容量が利用される。Ｍ５とＭ６が副限界
において動作するように選択した場合、回路の起動を高
める、グランドへの小さなリーク（0.1-1pA）（インピ
ーダンス素子２３と２４で示される）を構成するのが好
ましい。これらのリーク２３と２４により、デッドロッ
ク状態を回避でき、出力電圧はグランドに向かう。これ
らのリークは、カソードがノード５、６に接続され、ア
ノードがグランドに接続される、逆バイアスされたダイ
オードの接合により得られる。
【００２７】図２に、図１の回路に類似した本発明の実
施形態を示す。図１においては、Ｍ３とＭ４の２つのゲ
ートの電圧は独立して変化していたが、図２において
は、Ｍ１３とＭ１４のゲートは互いに接続される（ノー
ド１５）。本実施形態においては、Ｖbiasを、Ｍ１５と
Ｍ１６が三極管領域にあるように十分小さく、かつ、Ｍ
１５とＭ１６の有効な抵抗がＯＴＡの増幅度を弱めるた
めに小さすぎないような十分大きな電圧に接続すること
を開示している。図２の回路の主な機能は、完全な差動
ＯＴＡであるが、図１の構成のような通過帯域を有しな
い。図４において「接続された600mV」で指示される曲
線は、より低い周波数では濾波しないことを示してい
る。また、約100MHｚの高い周波数では、増幅は遮断さ
れる。このとき、不整合性が増幅される。しかしなが
ら、明らかに余分なフィードバックＯＴＡが、コモンモ
ード出力電圧レベルを半分の電源電圧に駆動するために
使用されないという点において本回路の利点をまだ有し
ている。これにより、Ｓｉレイアウト領域が節約でき、
回路の消費電力を半減させる。
施形態を示す。図１においては、Ｍ３とＭ４の２つのゲ
ートの電圧は独立して変化していたが、図２において
は、Ｍ１３とＭ１４のゲートは互いに接続される（ノー
ド１５）。本実施形態においては、Ｖbiasを、Ｍ１５と
Ｍ１６が三極管領域にあるように十分小さく、かつ、Ｍ
１５とＭ１６の有効な抵抗がＯＴＡの増幅度を弱めるた
めに小さすぎないような十分大きな電圧に接続すること
を開示している。図２の回路の主な機能は、完全な差動
ＯＴＡであるが、図１の構成のような通過帯域を有しな
い。図４において「接続された600mV」で指示される曲
線は、より低い周波数では濾波しないことを示してい
る。また、約100MHｚの高い周波数では、増幅は遮断さ
れる。このとき、不整合性が増幅される。しかしなが
ら、明らかに余分なフィードバックＯＴＡが、コモンモ
ード出力電圧レベルを半分の電源電圧に駆動するために
使用されないという点において本回路の利点をまだ有し
ている。これにより、Ｓｉレイアウト領域が節約でき、
回路の消費電力を半減させる。
【図１】 通過帯域フィルタリングオプションを有する
本発明の差動増幅回路の好ましい実施形態を示した図。
本発明の差動増幅回路の好ましい実施形態を示した図。
【図２】 全体構成が低域通過である本発明の差動増幅
回路の好ましい実施形態を示した図。
回路の好ましい実施形態を示した図。
【図３】 コンデンサ回路素子を追加した図１の回路の
好ましい実施形態を示した図。
好ましい実施形態を示した図。
【図４】 図１の回路のスパイス（Spice）シミュレー
ションを示した図。１ｍVの刺激入力を与えたときの出
力電圧信号の、種々のＶbias電圧に対する周波数特性の
詳細を示した図。
ションを示した図。１ｍVの刺激入力を与えたときの出
力電圧信号の、種々のＶbias電圧に対する周波数特性の
詳細を示した図。
【図５】 図１の回路の０から３．３Vの間のＶbiasに
対するコモンモード出力電圧（３０）と、ノード５、６
上の電圧（３１）とを示した図（スパイスシミュレーシ
ョン）。
対するコモンモード出力電圧（３０）と、ノード５、６
上の電圧（３１）とを示した図（スパイスシミュレーシ
ョン）。
３〜９ ノード ２１，２２ コンデンサ ２３，２４ リーク Ｍ１〜Ｍ１８ トランジスタ
Claims (10)
- 【請求項１】 少なくとも２つのブランチを持つ差動増
幅回路において、 前記ブランチの各々は出力ノードと第１の増幅素子と負
荷素子とを有し、前記負荷素子は前記ブランチの出力ノ
ードにおける信号を調整する副回路を含み、 該副回路は制御端子と２つの電極とを持つ第２の増幅素
子を含み、前記制御端子はインピーダンス素子を介して
上記電極のうちの一の電極と接続され、該一の電極は前
記出力ノードに接続されることを特徴とする差動増幅回
路。 - 【請求項２】 前記副回路は、周波数に依存した通過特
性を有することを特徴とする請求項１記載の差動増幅回
路。 - 【請求項３】 前記副回路は、低域通過フィルタを含む
ことを特徴とする請求項２記載の差動増幅回路。 - 【請求項４】 前記インピーダンス素子は少なくともト
ランジスタを含むことを特徴とする請求項１記載の差動
増幅回路。 - 【請求項５】 前記トランジスタは副限界領域または三
極管領域において動作することを特徴とする請求項４記
載の差動増幅回路。 - 【請求項６】 前記２つのブランチの２つの増幅素子の
制御端子は共通のノードに接続されることを特徴とする
請求項１記載の差動増幅回路。 - 【請求項７】 前記副回路はさらに、ブランチの少なく
とも１つのインピーダンス素子の他の電極に接続され
る、少なくとも１つの追加のインピーダンス素子、好ま
しくはコンデンサを含むことを特徴とする請求項１記載
の差動増幅回路。 - 【請求項８】 前記増幅素子はトランジスタであること
を特徴とする請求項１記載の差動増幅回路。 - 【請求項９】 ＣＭＯＳ技術にて実施されることを特徴
とする請求項４記載の差動増幅回路。 - 【請求項１０】 前記ブランチは完全に対称であること
を特徴とする請求項１記載の差動増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99870162-7 | 1999-07-19 | ||
| EP99870162A EP1093221A1 (en) | 1999-07-19 | 1999-07-19 | A compact differential transconductance amplifier and a method of operation thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068951A true JP2001068951A (ja) | 2001-03-16 |
Family
ID=8243875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000217571A Pending JP2001068951A (ja) | 1999-07-19 | 2000-07-18 | 小型の相互コンダクタンス差動増幅器及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6426676B1 (ja) |
| EP (1) | EP1093221A1 (ja) |
| JP (1) | JP2001068951A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004030205A1 (ja) * | 2002-09-25 | 2004-04-08 | Denso Corporation | 起動信号出力回路 |
| US7138835B1 (en) | 2003-05-23 | 2006-11-21 | Xilinx, Inc. | Method and apparatus for an equalizing buffer |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100019853A1 (en) * | 2006-03-09 | 2010-01-28 | Nxp B.V. | Amplification stage |
| US8949083B2 (en) * | 2011-07-29 | 2015-02-03 | Globalfoundries Inc. | Modeling gate transconductance in a sub-circuit transistor model |
| CN105991099B (zh) * | 2015-01-30 | 2018-08-14 | 博通集成电路（上海）股份有限公司 | 运算放大器及使用该运算放大器进行放大的方法 |
| US11176888B2 (en) * | 2019-08-22 | 2021-11-16 | Apple Inc. | Auto-zero applied buffer for display circuitry |
| KR20210041360A (ko) | 2019-10-07 | 2021-04-15 | 삼성전자주식회사 | 피드포워드 경로를 포함하는 완전 차동 증폭기 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8602894A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Filterschakeling. |
| JP3300534B2 (ja) * | 1993-09-13 | 2002-07-08 | 株式会社東芝 | 電子回路 |
| US5422529A (en) * | 1993-12-10 | 1995-06-06 | Rambus, Inc. | Differential charge pump circuit with high differential and low common mode impedance |
-
1999
- 1999-07-19 EP EP99870162A patent/EP1093221A1/en not_active Withdrawn
-
2000
- 2000-07-18 JP JP2000217571A patent/JP2001068951A/ja active Pending
- 2000-07-19 US US09/619,753 patent/US6426676B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004030205A1 (ja) * | 2002-09-25 | 2004-04-08 | Denso Corporation | 起動信号出力回路 |
| US7215162B2 (en) | 2002-09-25 | 2007-05-08 | Denso Corporation | Start signal outputting circuit |
| US7138835B1 (en) | 2003-05-23 | 2006-11-21 | Xilinx, Inc. | Method and apparatus for an equalizing buffer |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1093221A1 (en) | 2001-04-18 |
| US6426676B1 (en) | 2002-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904952A (en) | Differential amplifier incorporating negative resistance | |
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| JP2008514036A (ja) | プログラム可能な低雑音増幅器および方法 | |
| JP4246064B2 (ja) | チョップト入力トランジスタ対を備えた演算増幅器 | |
| JP2665025B2 (ja) | 増幅器回路 | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US6891433B2 (en) | Low voltage high gain amplifier circuits | |
| US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
| KR0159308B1 (ko) | 전자회로 | |
| US5825250A (en) | Operational amplifier having an adjustable frequency compensation | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| US5805021A (en) | High swing low power general purpose operational amplifier | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| WO1997030512A9 (en) | High swing, low power general purpose operational ampliflier | |
| JP2001068951A (ja) | 小型の相互コンダクタンス差動増幅器及びその駆動方法 | |
| US7046089B2 (en) | Variable gain amplifier | |
| JP2004304330A (ja) | 周波数特性可変増幅回路及び半導体集積回路装置 | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| US6937100B2 (en) | Amplifier circuit with common mode feedback | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| US6462619B1 (en) | Input stag of an operational amplifier | |
| US5739721A (en) | High swing, low power output stage for an operational amplifier | |
| JP4867066B2 (ja) | 増幅回路 | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH10126215A (ja) | 可変減衰装置 |