JP3945662B2 - 制御可能なフィルタ装置 - Google Patents
制御可能なフィルタ装置 Download PDFInfo
- Publication number
- JP3945662B2 JP3945662B2 JP08299996A JP8299996A JP3945662B2 JP 3945662 B2 JP3945662 B2 JP 3945662B2 JP 08299996 A JP08299996 A JP 08299996A JP 8299996 A JP8299996 A JP 8299996A JP 3945662 B2 JP3945662 B2 JP 3945662B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- network
- controllable
- current source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Networks Using Active Elements (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は入力信号をフィルタするためのフィルタ回路網を具備する制御可能なフィルタ装置の構成に関し、特に、ただし限定するものではないが、受動フィルタ、特に高域フィルタ（ハイパスフィルタ）のカットオフ（遮断）周波数を電子的に制御するためのフィルタ装置の構成に関する。
【０００２】
【従来の技術】
単純な受動高域フィルタの形式のフィルタは、通常、後続の段を１つの回路に結合するために使用される。例えば、オーディオ及びＩＦ（中間周波数）における制限増幅器は一般に７０ｄＢを越える利得（ゲイン）を有する。そのような回路において、もし容量結合の形式の高域フィルタが存在しない場合には、１つの段での小さなＤＣ（直流）オフセットが後続の段で増幅され、これら後続の段を飽和状態にさせてそれらの小信号利得を失わせる可能性がある。
【０００３】
この小信号利得が失われることは、それぞれ約３０ｄＢの利得を減じる一次高域フィルタをＩＦ増幅器の後に含むことによって除去できる。これは、ＤＣオフセットが後続の段の飽和を生じさせるように十分に増幅される前にこれらＤＣオフセットを除去する。高域通過（ＡＣ）結合に対する２つの回路構成例を図１に示す。図１ａにおいて、高域通過結合回路構成はコンデンサ１１と直列接続された抵抗１２とバッファ増幅器１５とからなるフィルタ回路網１０を具備する。このフィルタ回路網１０は信号源１３によって源インピーダンス１４を介して駆動される。図１ｂは同じ回路構成を示すが、しかし、コンデンサ１１がゼネレータ（電圧発生器）としての信号源１３からの入力信号に結合される代わりに信号接地基準レベル１６に結合されている。両回路とも全く同じ態様で機能し、入力信号の比較的高い周波数成分のみを出力１８へ通過させるようにする。
【０００４】
高域フィルタの他の応用例として、システムのノイズ（雑音）帯域幅を定める用途がある。図２は、高域フィルタ２１が低域（ローパス）フィルタ２２と共に動作して直接変換ラジオ受信機のノイズ帯域幅を定めるようにした直接変換ラジオ受信機の一例を示すブロック図である。
【０００５】
【発明が解決しようとする課題】
現存するＡＣ結合技術に関する問題点は、ＡＣ結合技術が集積回路（ＩＣ）に対して実施される場合に、高域カットオフ周波数が、例えば制御電圧又は電流がＩＣのピンに印加されることにより、電子的に調整（整合）できないということである。これは、第１に、ＩＣの構成素子値間に存在する広範囲の変動が簡単な調整処理では補正できないという欠点を有し、第２に、高域フィルタの特性が特定の到来する被変調信号に対するシステムのノイズ帯域幅を最適化するために電子的に調整できないという欠点を有する。上記第１のケースでは、構成素子値の許容差（公差）に関係なく一定のカットオフ周波数を保持することが望まれる。上記第２のケースでは、カットオフ周波数を変動する状態に適合させるために慎重に変化させることが望まれる。この第２のケースに関して、ピーク偏移が４ｋＨｚ又は６．５ｋＨｚのいずれかのＦＳＫ変調された信号を検出している受信機に対する事前検出ノイズ帯域幅を最適化するために、高域特性を電子的に調整できることが望まれよう。現存する方法はこれら２つの異なる周波数に適合するように作られた２つの別個のフィルタの実現を必要とするであろう。
この発明の１つの目的は、既知のＩＣフィルタ装置の構成に関連した欠点を克服する又は軽減するフィルタ装置を提供することである。
【０００６】
【課題を解決するための手段】
この発明によれば、当該制御可能なフィルタ装置の入力信号をフィルタするためのフィルタ回路網と、制御可能なＤＣトランジスタ出力電流を提供するための制御可能な電流源を出力回路に有する第１の電圧ホロワとして構成されている第１のトランジスタとを具備し、上記第１の電圧ホロワの出力端子が、この制御可能なフィルタ装置のカットオフ周波数が上記電流源によって供給されるＤＣ電流の変動により制御できるように、上記フィルタ回路網に接続されている制御可能なフィルタ装置が提供される。
【０００７】
上記フィルタ回路網は、第１の入力端子と、出力端子と、第１の信号接地端子とを具備し、上記第１の電圧ホロワの入力端子が上記入力信号を受信するように構成され、上記電圧ホロワの出力端子が上記フィルタ回路網の第１の入力端子に接続された構成のものでよい。
【０００８】
上記フィルタ回路網は、入力端子と、出力端子と、第１の信号接地端子とを具備し、上記電圧ホロワの入力端子がＤＣ基準電圧を受信するように構成され、上記第１の電圧ホロワの出力端子が上記フィルタ回路網の第１の信号接地端子と上記入力信号を受信するように構成された上記フィルタ回路網の入力端子に接続された構成のものでよい。
【０００９】
上記フィルタ回路網は、複数の受動素子と第２の入力端子とを具備し、上記フィルタ回路網の第１及び第２の入力端子は第１及び第２の同様の受動素子の一端にそれぞれ接続され、これら第１及び第２の同様の受動素子の他端は互いに接続されると共に、上記複数の受動素子の１つ以上の他の素子に接続され、上記フィルタ回路網の第２の入力端子は上記フィルタ装置の上記入力信号に対応する信号を受信するように構成されているものでよい。
【００１０】
第２の電圧ホロワとして構成され、かつ出力回路に電流源を有する第２のトランジスタを設け、上記第２の電圧ホロワの入力端子を上記第１のトランジスタの入力端子に接続し、上記第２の電圧ホロワの出力端子を上記フィルタ回路網の第２の入力端子に接続してもよい。
【００１１】
上記フィルタ回路網は１つ以上のさらに他の入力端子を備えていてもよく、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタを設けてもよい。この場合、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、上記フィルタ回路網のさらに他の入力端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は上記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端は互いに接続されると共に、上記第１及び第２の同様の受動素子の上記他端に接続され、上記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子は上記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子は上記フィルタ回路網のさらに他のそれぞれの入力端子に接続される。
【００１２】
上記フィルタ回路網は、複数の受動素子と第２の信号接地端子とを具備し、上記フィルタ回路網の第１及び第２の信号接地端子は同様の第１及び第２の受動素子の一端にそれぞれ接続され、上記同様の第１及び第２の受動素子の他端は互いに接続されると共に、上記複数の受動素子の１つ以上の他の素子に接続され、上記フィルタ回路網の第２の信号接地端子がＤＣ基準電圧を受信するように構成されているものでよい。
【００１３】
第２の電圧ホロワとして構成され、かつ出力回路に電流源を有する第２のトランジスタを設け、上記第２の電圧ホロワの入力端子をＤＣ基準電圧に接続し、上記第２の電圧ホロワの出力端子を上記フィルタ回路網の第２の信号接地端子に接続してもよい。
【００１４】
上記フィルタ回路網は１つ以上のさらに他の信号接地端子を備えていてもよく、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタを設けてもよい。この場合、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、上記フィルタ回路網のさらに他の信号接地端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は上記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端は互いに接続されると共に、上記第１及び第２の同様の受動素子の上記他端に接続され、上記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子は上記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子は上記フィルタ回路網のさらに他のそれぞれの信号接地端子に接続される。
【００１５】
上記制御可能な電流源のそれぞれは２つの別個の値の出力電流のいずれかを提供するように制御でき、上記トランジスタはバイポーラ、ＪＦＥＴ（接合型ＦＥＴ）或いはＭＯＳＦＥＴトランジスタでよい。
【００１６】
上記制御可能な電流源は実質的に連続した値の出力電流を提供するように制御することができ、上記トランジスタはバイポーラトランジスタでよい。この制御モードにおいてはバイポーラトランジスタが好ましい。何故ならば、バイポーラトランジスタはエミッタ抵抗（ｒe ）とＤＣ動作電流との間に明確に定義された逆の関係を示すからである。
上記フィルタ回路網は直列のＲＣ（抵抗・容量）回路網であってもよい。
【００１７】
【発明の実施の形態】
この発明の種々の実施例について単なる例示として、以下、添付図面を参照して説明する。
初めに、図３を参照すると、フィルタ装置３０は、２つのコンデンサＣ1 及びＣ2 と１つの抵抗Ｒ1 とからなるフィルタ回路網３１を含む。コンデンサＣ1 及びＣ2 の一端は互いに接続されると共に、抵抗Ｒ1 に接続され、コンデンサＣ1 及びＣ2 の他端はエミッタホロワトランジスタ３２、３３のエミッタにそれぞれ接続される。また、電流源３４、３５がこれらエミッタにそれぞれ接続される。
電流源３４、３５の一方（この実施例では３５）は可変である。（電流源３４、３５は実際には、ＮＰＮ形態のホロワであるために、通常の技術用語における電流シンク（吸収体）として作用するが、以下においてもそれらを電流「源」と呼ぶことにする。何故ならば、これが通常使用される一般用語であるからである。
ＰＮＰトランジスタが使用された場合には、「電流源」は実際にそれ自体「源」である。）エミッタホロワ３２、３３のベースは入力信号源３６から共通に駆動される。この入力信号源３６は入力信号ｖi を提供する源インピーダンスＲs を有する。Ｒ1 の両端間に現れるフィルタ回路網３１の出力電圧は利得Ｇを持つ増幅器段３７において増幅される。
【００１８】
図４は図３のフィルタ装置の等価回路を示す。この等価回路において、入力電圧ｖi はゼネレータ（電圧発生器）３８としてトランジスタ３２、３３のエミッタに現れるものと仮定している。ゼネレータ３８はそれぞれのトランジスタの小信号出力抵抗ｒe1、ｒe2を通じてコンデンサＣ1 、Ｃ2 を駆動する。各抵抗ｒe の出力を分路しているのはそれぞれのトランジスタに関連した電流源３４、３５の出力インピーダンスＺ0 である。このインピーダンスは無視できるほど十分に高いものと仮定する。
【００１９】
ソースインピーダンスＲs はｒe と直列のそれぞれのトランジスタ３２、３３のエミッタに現れ、Ｒs ／βの抵抗値を持つ。ここで、βはトランジスタの電流利得である。この変換されたソース抵抗もまた、Ｒs ／β Ｒ1 ならば、無視することができる。（簡単化するために、上記項Ｒs ／βは一定の電流利得を持つ完全なトランジスタを仮定しているということに注意すべきである。実際には、βは、高い周波数においてはソース電流項がもはや無視できない程、周波数によって変化する）
【００２０】
電流ｉA 及びｉB に関する重ね合わせの理を使用すると、フィルタ装置の伝達関数ｖo ／ｖi に対して次の式が導出される。
【数１】
【００２１】
これは実際には二次式であるが、しかし、Ｒ1 ｒe1、ｒe2であると仮定すると、次の一次簡便式が得られる。
ｖo ／ｖi ＝Ｇ・〔ｓ（Ｃ1 ＋Ｃ2 ）Ｒ1 〕／〔１＋ｓ（Ｃ1 ＋Ｃ2 ）Ｒ1 〕
これはまさしく、Ｃが並列のＣ1 及びＣ2 よりなる標準のＲＣ高域フィルタである。
【００２２】
それ故、得られたものは事実上、キャパシタンスＣが電流源３５の変化によって変化し得る単極高域ＲＣフィルタである。電流源３５によって吸収される電流を変化させることによって、電流が上昇するとエミッタホロワ３３のエミッタ抵抗ｒe が低下するというように、ｒe を逆関係で変化させることができ、それによってＲＣ回路網の全体の抵抗値を減少させ、フィルタのカットオフ周波数を増大させることができる。
【００２３】
電流源は、その制御入力４０の制御電圧が２つの受け入れられる値の一方を取るという２進態様で制御できるように構成されている。即ち、Ｃ2 がフィルタ回路網３１のカットオフ周波数を決定する上で重要な役割を果たすような有限の電流値に対応する第１の値か、又はＣ2 が事実上回路から排除されるような実質的にゼロの電流値に対応する第２の値である。
【００２４】
第１のケースにおいては、有限の電流値は、電流源３５によって吸収される電流Ｉ2 が次の関係式により設定される最小値を持つことを要求する、Ｒ1 とｒe 間に存在する上述した不等式によって、影響を受ける。
Ｉ2 ＶT ／Ｒ1
ここで、
ＶT ＝ｋＴ／ｑ
であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔはケルビン温度（熱力学温度）での温度である。
【００２５】
２つの２進状態の第２のケースにおいては、Ｉ2 は、電流源３５の制御入力４０に適当な制御電圧を印加することによって、ゼロになるようにされるか、又は非常に低いレベルになるようにされ、一方、ｒe2は無限大に向かって増大する。
その効果はフィルタ装置の伝達関数を次のように書き直すことによって理解できる。
【数２】
そして、ｒe2を無限大にすると、
これは、予期されたことかも知れないが、Ｃ2 及びＩ2 が存在せず、フィルタがＲ1 及びＣ1 によってのみ形成されている状態に対応する。この２進制御状態においては、フィルタはその２つの受け入れられるカットオフ周波数のうちの高い方の周波数を有する。何故ならば、フィルタキャパシタンスがその最小値にあるからである。
【００２６】
この発明によるフィルタ装置の第２の実施例においては（図５参照）、複数のエミッタホロワ段が使用されている。これらエミッタホロワ段は共通の入力信号ｖi によって駆動され、それらの出力（エミッタ）はそれぞれのコンデンサＣ1 、Ｃ2 、Ｃ3 ・・・ＣN に給電する。これらエミッタホロワはそれら自身のそれぞれの電流源を有し、それぞれの電流源は電流Ｉ1 、Ｉ2 、Ｉ3 ・・・ＩN を供給する。これら電流源は１段目を除き可変電流源であり、これら可変電流源の制御端子４０は制御入力当たり１ビットのディジタル制御ワードによって駆動される。その効果は、同じ基本フィルタ装置から必要な数の受け入れられるカットオフ周波数を提供するためにコンデンサＣ2 ・・・ＣN を随意に増減することができるということである。
【００２７】
図６に示すこの発明の第３の実施例においては、エミッタホロワはＲＣフィルタ回路網の容量素子ではなくて抵抗素子を駆動するように構成されている。この回路においては、コンデンサはＣ1 の１つだけであるが、２つの抵抗Ｒ1 、Ｒ2 が存在する。これら２つの抵抗Ｒ1 、Ｒ2 は一端が互いに接続され、かつコンデンサＣ1 に接続されている。コンデンサＣ1 の他端は入力信号ｖi により直接給電される。抵抗Ｒ1 の他端はトランジスタ３２のエミッタに接続され、他方、抵抗Ｒ2 の対応する端部はトランジスタ３３のエミッタに接続されている。増幅器３７は抵抗Ｒ1 の両端間の電圧によって直接給電される。Ｒ1 及びＲ2 は直接並列には接続されていないが、トランジスタ３２、３３のベースが両方とも基準電圧ＶREF に接続されているので、Ｒ1 及びＲ2 の低い電圧の方の端部がそれぞれ同じ電圧レベル及び信号接地と呼ばれ、それによってこの特定の構成の適正な機能を確実にしている。
【００２８】
明らかに、図６の構成はまた、図５の多（マルチ）トランジスタ構成と共に使用することもできる。その場合にはトランジスタの数と同数の抵抗が存在することになる。
【００２９】
また、この発明の種々の実施例において、図３及び図５のケースではＣ1 を信号源３６に接続し、かつ信号源３６の源インピーダンスを非常に小さくする限りにおいて、また、図６のケースではＲ1 を信号接地、好ましくはＶREF に直接接続する限りにおいて、トランジスタ３２を省くこともできる。
【００３０】
電流源が一方では適当な有限の電流値と他方ではゼロ電流との間で切り換えられるバイポーラトランジスタの代わりに、ＪＦＥＴ或いはＭＯＳＦＥＴを使用することもできる。この場合の電圧ホロワ出力抵抗と電流源電流との間にはバイポーラトランジスタの場合と同じ関係は存在しないが、ソースホロワのＤＣ出力電流がゼロであるときに、このホロワは事実上オフにバイアスされ、その結果このホロワはいずれにしてもそのゲートの信号を進ませることができない。それ故、この点で２進モードの周波数制御がまた、ソースホロワを使用しても達成でき、このホロワ及びその関連する電流源は一種のオン／オフスイッチとして作用し、それによってこのホロワが接続されているフィルタ構成素子が回路に挿入されたり、回路から除去されたりする。
【００３１】
２進態様で制御される電流源３５、或いは図５の構成における他のそのような電流源の代わりに、任意の値の電流が２つの限界値間で電流源から得られるように制御電圧によって電流源を連続的に変化させることもでき、その結果、任意の値のカットオフ周波数を同様に限界値間で得ることができる。このモードで使用されるときに、バイポーラトランジスタは、上述したｒe と電流源間の明確に定義された関係にかんがみて、電圧ホロワとして使用されるべきである。
【００３２】
他の受け入れられる動作モードは、図３の構成における電流源３５が、複数の別個の値の電流、従って別個の値のカットオフ周波数、の任意のものを得ることができるように、アナログ−ディジタル変換器を通じて動作するディジタル制御ワードによって制御されるように構成することである。再び、バイポーラトランジスタはこの動作モードにおいては電圧ホロワの形式が好ましい。
【図面の簡単な説明】
【図１】２つのＡＣ結合の回路構成を示す回路接続図である。
【図２】高域フィルタ及び低域フィルタを組み込んだ直接変換ラジオ受信機を示す回路構成図である。
【図３】この発明による制御可能なフィルタ装置の第１の実施例を示す回路接続図である。
【図４】図３のフィルタ装置の等価回路図である。
【図５】この発明による制御可能なフィルタ装置の第２の実施例を示す回路接続図である。
【図６】この発明による制御可能なフィルタ装置の第３の実施例を示す回路接続図である。
【符号の説明】
１０：フィルタ回路網
１３：信号源
１４：源インピーダンス
１５：バッファ増幅器
２１：高域フィルタ
２２：低域フィルタ
３０：フィルタ装置
３１：フィルタ回路網
３２、３３：エミッタホロワトランジスタ
３４、３５：電流源
３６：入力信号源
３７：増幅器段
３８：ゼネレータ
４０：制御入力
【発明の属する技術分野】
この発明は入力信号をフィルタするためのフィルタ回路網を具備する制御可能なフィルタ装置の構成に関し、特に、ただし限定するものではないが、受動フィルタ、特に高域フィルタ（ハイパスフィルタ）のカットオフ（遮断）周波数を電子的に制御するためのフィルタ装置の構成に関する。
【０００２】
【従来の技術】
単純な受動高域フィルタの形式のフィルタは、通常、後続の段を１つの回路に結合するために使用される。例えば、オーディオ及びＩＦ（中間周波数）における制限増幅器は一般に７０ｄＢを越える利得（ゲイン）を有する。そのような回路において、もし容量結合の形式の高域フィルタが存在しない場合には、１つの段での小さなＤＣ（直流）オフセットが後続の段で増幅され、これら後続の段を飽和状態にさせてそれらの小信号利得を失わせる可能性がある。
【０００３】
この小信号利得が失われることは、それぞれ約３０ｄＢの利得を減じる一次高域フィルタをＩＦ増幅器の後に含むことによって除去できる。これは、ＤＣオフセットが後続の段の飽和を生じさせるように十分に増幅される前にこれらＤＣオフセットを除去する。高域通過（ＡＣ）結合に対する２つの回路構成例を図１に示す。図１ａにおいて、高域通過結合回路構成はコンデンサ１１と直列接続された抵抗１２とバッファ増幅器１５とからなるフィルタ回路網１０を具備する。このフィルタ回路網１０は信号源１３によって源インピーダンス１４を介して駆動される。図１ｂは同じ回路構成を示すが、しかし、コンデンサ１１がゼネレータ（電圧発生器）としての信号源１３からの入力信号に結合される代わりに信号接地基準レベル１６に結合されている。両回路とも全く同じ態様で機能し、入力信号の比較的高い周波数成分のみを出力１８へ通過させるようにする。
【０００４】
高域フィルタの他の応用例として、システムのノイズ（雑音）帯域幅を定める用途がある。図２は、高域フィルタ２１が低域（ローパス）フィルタ２２と共に動作して直接変換ラジオ受信機のノイズ帯域幅を定めるようにした直接変換ラジオ受信機の一例を示すブロック図である。
【０００５】
【発明が解決しようとする課題】
現存するＡＣ結合技術に関する問題点は、ＡＣ結合技術が集積回路（ＩＣ）に対して実施される場合に、高域カットオフ周波数が、例えば制御電圧又は電流がＩＣのピンに印加されることにより、電子的に調整（整合）できないということである。これは、第１に、ＩＣの構成素子値間に存在する広範囲の変動が簡単な調整処理では補正できないという欠点を有し、第２に、高域フィルタの特性が特定の到来する被変調信号に対するシステムのノイズ帯域幅を最適化するために電子的に調整できないという欠点を有する。上記第１のケースでは、構成素子値の許容差（公差）に関係なく一定のカットオフ周波数を保持することが望まれる。上記第２のケースでは、カットオフ周波数を変動する状態に適合させるために慎重に変化させることが望まれる。この第２のケースに関して、ピーク偏移が４ｋＨｚ又は６．５ｋＨｚのいずれかのＦＳＫ変調された信号を検出している受信機に対する事前検出ノイズ帯域幅を最適化するために、高域特性を電子的に調整できることが望まれよう。現存する方法はこれら２つの異なる周波数に適合するように作られた２つの別個のフィルタの実現を必要とするであろう。
この発明の１つの目的は、既知のＩＣフィルタ装置の構成に関連した欠点を克服する又は軽減するフィルタ装置を提供することである。
【０００６】
【課題を解決するための手段】
この発明によれば、当該制御可能なフィルタ装置の入力信号をフィルタするためのフィルタ回路網と、制御可能なＤＣトランジスタ出力電流を提供するための制御可能な電流源を出力回路に有する第１の電圧ホロワとして構成されている第１のトランジスタとを具備し、上記第１の電圧ホロワの出力端子が、この制御可能なフィルタ装置のカットオフ周波数が上記電流源によって供給されるＤＣ電流の変動により制御できるように、上記フィルタ回路網に接続されている制御可能なフィルタ装置が提供される。
【０００７】
上記フィルタ回路網は、第１の入力端子と、出力端子と、第１の信号接地端子とを具備し、上記第１の電圧ホロワの入力端子が上記入力信号を受信するように構成され、上記電圧ホロワの出力端子が上記フィルタ回路網の第１の入力端子に接続された構成のものでよい。
【０００８】
上記フィルタ回路網は、入力端子と、出力端子と、第１の信号接地端子とを具備し、上記電圧ホロワの入力端子がＤＣ基準電圧を受信するように構成され、上記第１の電圧ホロワの出力端子が上記フィルタ回路網の第１の信号接地端子と上記入力信号を受信するように構成された上記フィルタ回路網の入力端子に接続された構成のものでよい。
【０００９】
上記フィルタ回路網は、複数の受動素子と第２の入力端子とを具備し、上記フィルタ回路網の第１及び第２の入力端子は第１及び第２の同様の受動素子の一端にそれぞれ接続され、これら第１及び第２の同様の受動素子の他端は互いに接続されると共に、上記複数の受動素子の１つ以上の他の素子に接続され、上記フィルタ回路網の第２の入力端子は上記フィルタ装置の上記入力信号に対応する信号を受信するように構成されているものでよい。
【００１０】
第２の電圧ホロワとして構成され、かつ出力回路に電流源を有する第２のトランジスタを設け、上記第２の電圧ホロワの入力端子を上記第１のトランジスタの入力端子に接続し、上記第２の電圧ホロワの出力端子を上記フィルタ回路網の第２の入力端子に接続してもよい。
【００１１】
上記フィルタ回路網は１つ以上のさらに他の入力端子を備えていてもよく、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタを設けてもよい。この場合、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、上記フィルタ回路網のさらに他の入力端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は上記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端は互いに接続されると共に、上記第１及び第２の同様の受動素子の上記他端に接続され、上記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子は上記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子は上記フィルタ回路網のさらに他のそれぞれの入力端子に接続される。
【００１２】
上記フィルタ回路網は、複数の受動素子と第２の信号接地端子とを具備し、上記フィルタ回路網の第１及び第２の信号接地端子は同様の第１及び第２の受動素子の一端にそれぞれ接続され、上記同様の第１及び第２の受動素子の他端は互いに接続されると共に、上記複数の受動素子の１つ以上の他の素子に接続され、上記フィルタ回路網の第２の信号接地端子がＤＣ基準電圧を受信するように構成されているものでよい。
【００１３】
第２の電圧ホロワとして構成され、かつ出力回路に電流源を有する第２のトランジスタを設け、上記第２の電圧ホロワの入力端子をＤＣ基準電圧に接続し、上記第２の電圧ホロワの出力端子を上記フィルタ回路網の第２の信号接地端子に接続してもよい。
【００１４】
上記フィルタ回路網は１つ以上のさらに他の信号接地端子を備えていてもよく、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタを設けてもよい。この場合、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、上記フィルタ回路網のさらに他の信号接地端子はさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は上記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端は互いに接続されると共に、上記第１及び第２の同様の受動素子の上記他端に接続され、上記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子は上記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子は上記フィルタ回路網のさらに他のそれぞれの信号接地端子に接続される。
【００１５】
上記制御可能な電流源のそれぞれは２つの別個の値の出力電流のいずれかを提供するように制御でき、上記トランジスタはバイポーラ、ＪＦＥＴ（接合型ＦＥＴ）或いはＭＯＳＦＥＴトランジスタでよい。
【００１６】
上記制御可能な電流源は実質的に連続した値の出力電流を提供するように制御することができ、上記トランジスタはバイポーラトランジスタでよい。この制御モードにおいてはバイポーラトランジスタが好ましい。何故ならば、バイポーラトランジスタはエミッタ抵抗（ｒe ）とＤＣ動作電流との間に明確に定義された逆の関係を示すからである。
上記フィルタ回路網は直列のＲＣ（抵抗・容量）回路網であってもよい。
【００１７】
【発明の実施の形態】
この発明の種々の実施例について単なる例示として、以下、添付図面を参照して説明する。
初めに、図３を参照すると、フィルタ装置３０は、２つのコンデンサＣ1 及びＣ2 と１つの抵抗Ｒ1 とからなるフィルタ回路網３１を含む。コンデンサＣ1 及びＣ2 の一端は互いに接続されると共に、抵抗Ｒ1 に接続され、コンデンサＣ1 及びＣ2 の他端はエミッタホロワトランジスタ３２、３３のエミッタにそれぞれ接続される。また、電流源３４、３５がこれらエミッタにそれぞれ接続される。
電流源３４、３５の一方（この実施例では３５）は可変である。（電流源３４、３５は実際には、ＮＰＮ形態のホロワであるために、通常の技術用語における電流シンク（吸収体）として作用するが、以下においてもそれらを電流「源」と呼ぶことにする。何故ならば、これが通常使用される一般用語であるからである。
ＰＮＰトランジスタが使用された場合には、「電流源」は実際にそれ自体「源」である。）エミッタホロワ３２、３３のベースは入力信号源３６から共通に駆動される。この入力信号源３６は入力信号ｖi を提供する源インピーダンスＲs を有する。Ｒ1 の両端間に現れるフィルタ回路網３１の出力電圧は利得Ｇを持つ増幅器段３７において増幅される。
【００１８】
図４は図３のフィルタ装置の等価回路を示す。この等価回路において、入力電圧ｖi はゼネレータ（電圧発生器）３８としてトランジスタ３２、３３のエミッタに現れるものと仮定している。ゼネレータ３８はそれぞれのトランジスタの小信号出力抵抗ｒe1、ｒe2を通じてコンデンサＣ1 、Ｃ2 を駆動する。各抵抗ｒe の出力を分路しているのはそれぞれのトランジスタに関連した電流源３４、３５の出力インピーダンスＺ0 である。このインピーダンスは無視できるほど十分に高いものと仮定する。
【００１９】
ソースインピーダンスＲs はｒe と直列のそれぞれのトランジスタ３２、３３のエミッタに現れ、Ｒs ／βの抵抗値を持つ。ここで、βはトランジスタの電流利得である。この変換されたソース抵抗もまた、Ｒs ／β Ｒ1 ならば、無視することができる。（簡単化するために、上記項Ｒs ／βは一定の電流利得を持つ完全なトランジスタを仮定しているということに注意すべきである。実際には、βは、高い周波数においてはソース電流項がもはや無視できない程、周波数によって変化する）
【００２０】
電流ｉA 及びｉB に関する重ね合わせの理を使用すると、フィルタ装置の伝達関数ｖo ／ｖi に対して次の式が導出される。
【数１】
これは実際には二次式であるが、しかし、Ｒ1 ｒe1、ｒe2であると仮定すると、次の一次簡便式が得られる。
ｖo ／ｖi ＝Ｇ・〔ｓ（Ｃ1 ＋Ｃ2 ）Ｒ1 〕／〔１＋ｓ（Ｃ1 ＋Ｃ2 ）Ｒ1 〕
これはまさしく、Ｃが並列のＣ1 及びＣ2 よりなる標準のＲＣ高域フィルタである。
【００２２】
それ故、得られたものは事実上、キャパシタンスＣが電流源３５の変化によって変化し得る単極高域ＲＣフィルタである。電流源３５によって吸収される電流を変化させることによって、電流が上昇するとエミッタホロワ３３のエミッタ抵抗ｒe が低下するというように、ｒe を逆関係で変化させることができ、それによってＲＣ回路網の全体の抵抗値を減少させ、フィルタのカットオフ周波数を増大させることができる。
【００２３】
電流源は、その制御入力４０の制御電圧が２つの受け入れられる値の一方を取るという２進態様で制御できるように構成されている。即ち、Ｃ2 がフィルタ回路網３１のカットオフ周波数を決定する上で重要な役割を果たすような有限の電流値に対応する第１の値か、又はＣ2 が事実上回路から排除されるような実質的にゼロの電流値に対応する第２の値である。
【００２４】
第１のケースにおいては、有限の電流値は、電流源３５によって吸収される電流Ｉ2 が次の関係式により設定される最小値を持つことを要求する、Ｒ1 とｒe 間に存在する上述した不等式によって、影響を受ける。
Ｉ2 ＶT ／Ｒ1
ここで、
ＶT ＝ｋＴ／ｑ
であり、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔはケルビン温度（熱力学温度）での温度である。
【００２５】
２つの２進状態の第２のケースにおいては、Ｉ2 は、電流源３５の制御入力４０に適当な制御電圧を印加することによって、ゼロになるようにされるか、又は非常に低いレベルになるようにされ、一方、ｒe2は無限大に向かって増大する。
その効果はフィルタ装置の伝達関数を次のように書き直すことによって理解できる。
【数２】
【００２６】
この発明によるフィルタ装置の第２の実施例においては（図５参照）、複数のエミッタホロワ段が使用されている。これらエミッタホロワ段は共通の入力信号ｖi によって駆動され、それらの出力（エミッタ）はそれぞれのコンデンサＣ1 、Ｃ2 、Ｃ3 ・・・ＣN に給電する。これらエミッタホロワはそれら自身のそれぞれの電流源を有し、それぞれの電流源は電流Ｉ1 、Ｉ2 、Ｉ3 ・・・ＩN を供給する。これら電流源は１段目を除き可変電流源であり、これら可変電流源の制御端子４０は制御入力当たり１ビットのディジタル制御ワードによって駆動される。その効果は、同じ基本フィルタ装置から必要な数の受け入れられるカットオフ周波数を提供するためにコンデンサＣ2 ・・・ＣN を随意に増減することができるということである。
【００２７】
図６に示すこの発明の第３の実施例においては、エミッタホロワはＲＣフィルタ回路網の容量素子ではなくて抵抗素子を駆動するように構成されている。この回路においては、コンデンサはＣ1 の１つだけであるが、２つの抵抗Ｒ1 、Ｒ2 が存在する。これら２つの抵抗Ｒ1 、Ｒ2 は一端が互いに接続され、かつコンデンサＣ1 に接続されている。コンデンサＣ1 の他端は入力信号ｖi により直接給電される。抵抗Ｒ1 の他端はトランジスタ３２のエミッタに接続され、他方、抵抗Ｒ2 の対応する端部はトランジスタ３３のエミッタに接続されている。増幅器３７は抵抗Ｒ1 の両端間の電圧によって直接給電される。Ｒ1 及びＲ2 は直接並列には接続されていないが、トランジスタ３２、３３のベースが両方とも基準電圧ＶREF に接続されているので、Ｒ1 及びＲ2 の低い電圧の方の端部がそれぞれ同じ電圧レベル及び信号接地と呼ばれ、それによってこの特定の構成の適正な機能を確実にしている。
【００２８】
明らかに、図６の構成はまた、図５の多（マルチ）トランジスタ構成と共に使用することもできる。その場合にはトランジスタの数と同数の抵抗が存在することになる。
【００２９】
また、この発明の種々の実施例において、図３及び図５のケースではＣ1 を信号源３６に接続し、かつ信号源３６の源インピーダンスを非常に小さくする限りにおいて、また、図６のケースではＲ1 を信号接地、好ましくはＶREF に直接接続する限りにおいて、トランジスタ３２を省くこともできる。
【００３０】
電流源が一方では適当な有限の電流値と他方ではゼロ電流との間で切り換えられるバイポーラトランジスタの代わりに、ＪＦＥＴ或いはＭＯＳＦＥＴを使用することもできる。この場合の電圧ホロワ出力抵抗と電流源電流との間にはバイポーラトランジスタの場合と同じ関係は存在しないが、ソースホロワのＤＣ出力電流がゼロであるときに、このホロワは事実上オフにバイアスされ、その結果このホロワはいずれにしてもそのゲートの信号を進ませることができない。それ故、この点で２進モードの周波数制御がまた、ソースホロワを使用しても達成でき、このホロワ及びその関連する電流源は一種のオン／オフスイッチとして作用し、それによってこのホロワが接続されているフィルタ構成素子が回路に挿入されたり、回路から除去されたりする。
【００３１】
２進態様で制御される電流源３５、或いは図５の構成における他のそのような電流源の代わりに、任意の値の電流が２つの限界値間で電流源から得られるように制御電圧によって電流源を連続的に変化させることもでき、その結果、任意の値のカットオフ周波数を同様に限界値間で得ることができる。このモードで使用されるときに、バイポーラトランジスタは、上述したｒe と電流源間の明確に定義された関係にかんがみて、電圧ホロワとして使用されるべきである。
【００３２】
他の受け入れられる動作モードは、図３の構成における電流源３５が、複数の別個の値の電流、従って別個の値のカットオフ周波数、の任意のものを得ることができるように、アナログ−ディジタル変換器を通じて動作するディジタル制御ワードによって制御されるように構成することである。再び、バイポーラトランジスタはこの動作モードにおいては電圧ホロワの形式が好ましい。
【図面の簡単な説明】
【図１】２つのＡＣ結合の回路構成を示す回路接続図である。
【図２】高域フィルタ及び低域フィルタを組み込んだ直接変換ラジオ受信機を示す回路構成図である。
【図３】この発明による制御可能なフィルタ装置の第１の実施例を示す回路接続図である。
【図４】図３のフィルタ装置の等価回路図である。
【図５】この発明による制御可能なフィルタ装置の第２の実施例を示す回路接続図である。
【図６】この発明による制御可能なフィルタ装置の第３の実施例を示す回路接続図である。
【符号の説明】
１０：フィルタ回路網
１３：信号源
１４：源インピーダンス
１５：バッファ増幅器
２１：高域フィルタ
２２：低域フィルタ
３０：フィルタ装置
３１：フィルタ回路網
３２、３３：エミッタホロワトランジスタ
３４、３５：電流源
３６：入力信号源
３７：増幅器段
３８：ゼネレータ
４０：制御入力
Claims (6)
- フィルタ装置の入力信号をフィルタするためのフィルタ回路網を備えるものであって、前記フィルタ回路網は、第１の入力端子と、出力端子と、第１の信号接地端子とを具備し、前記フィルタ回路網のカットオフ周波数を変えるために前記回路網から選択的に排除される少なくとも第１の部分集合である複数のフィルタ成分と、実質的にゼロと有限値との間の値の範囲の制御可能なＤＣトランジスタ出力電流源を提供するためのその出力回路に制御可能な電流源を有する第１の電圧ホロワとして構成され、その第１の電圧ホロワの入力端子が前記入力信号を受信するように構成されている第１のトランジスタと、前記ＤＣ出力電流が実質的にゼロになるように制御されると前記少なくとも一つのフィルタ成分が前記フィルタ回路網から効果的に排除されるように前記第１の部分集合に属するフィルタ成分の少なくとも一つに接続され、前記フィルタ回路網の第１の入力端子に接続されている前記第１の電圧ホロワの出力端子とを具備し、それにより前記フィルタのカットオフ周波数が前記電流源によって供給されるＤＣ電流の変動により制御できることを特徴とする制御可能なフィルタ装置。
- 前記フィルタ成分は受動素子であり、前記フィルタ回路網は第２の入力端子を具備し、前記フィルタ回路網の第１及び第２の入力端子はその一端で第１及び第２の受動素子のようにそれぞれに接続され、このような第１及び第２の受動素子はそれらの他端で互いに接続されると共に前記複数の受動素子の１つ以上の他の素子に接続され、前記フィルタ回路網の第２の入力端子は前記フィルタ装置の入力信号に対応する信号を受信するように構成されている請求項１に記載の制御可能なフィルタ装置。
- 第２の電圧ホロワとして構成された第２のトランジスタを備え、かつその出力回路内の電流源と、前記第１のトランジスタの入力端子に接続された入力端子を有する前記第２の電圧ホロワと、前記フィルタ回路網の第２の入力端子に接続された出力端子とを有する請求項２に記載の制御可能なフィルタ装置。
- 前記フィルタ回路網は１つ以上のさらに他の入力端子を具備し、また、１つ以上のさらに他の電圧ホロワとして構成された１つ以上の対応するさらに他のトランジスタが設けられ、各さらに他の電圧ホロワはその出力回路に制御可能な電流源を有し、前記フィルタ回路網のさらに他の入力端子がさらに他の同様の受動素子の一端にそれぞれ接続され、これらさらに他の同様の受動素子は前記第１及び第２の同様の受動素子と同じ形式のものであり、かつそれらの他端が互いに接続されると共に、前記第１及び第２の同様の受動素子の前記他端に接続され、前記１つ以上のさらに他の電圧ホロワのそれぞれの入力端子が前記第１の電圧ホロワの入力端子に接続され、それぞれの出力端子が前記フィルタ回路網のさらに他のそれぞれの入力端子に接続されている請求項３に記載の制御可能なフィルタ装置。
- フィルタ装置の入力信号をフィルタするためのフィルタ回路網を備えるものであって、前記フィルタ回路網は、前記フィルタ回路網のカットオフ周波数を変えるために前記回路網から選択的に排除される少なくとも第１の部分集合である複数のフィルタ成分と、実質的にゼロと有限値との間の値の範囲の制御可能なＤＣトランジスタ出力電流源を提供するためのその出力回路に実質的に連続した値の出力電流を提供するように制御される制御可能な電流源を有する第１の電圧ホロワとして構成されている第１のトランジスタと、前記ＤＣ出力電流が実質的にゼロになるように制御されると前記少なくとも一つのフィルタ成分が前記フィルタ回路網から効果的に排除されるように前記第１の部分集合に属するフィルタ成分の少なくとも一つに接続される前記第１の電圧ホロワの出力端子とを具備し、それにより前記フィルタのカットオフ周波数が前記電流源によって供給されるＤＣ電流の変動により制御できることを特徴とする制御可能なフィルタ装置。
- 前記トランジスタはバイポーラトランジスタである請求項５に記載の制御可能なフィルタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9505250A GB2298982B (en) | 1995-03-15 | 1995-03-15 | Controllable filter arrangement |
| GB9505250.2 | 1995-03-15 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006283848A Division JP2007053794A (ja) | 1995-03-15 | 2006-10-18 | 制御可能なフィルタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102729A JPH09102729A (ja) | 1997-04-15 |
| JP3945662B2 true JP3945662B2 (ja) | 2007-07-18 |
Family
ID=10771265
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08299996A Expired - Fee Related JP3945662B2 (ja) | 1995-03-15 | 1996-03-13 | 制御可能なフィルタ装置 |
| JP2006283848A Withdrawn JP2007053794A (ja) | 1995-03-15 | 2006-10-18 | 制御可能なフィルタ装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006283848A Withdrawn JP2007053794A (ja) | 1995-03-15 | 2006-10-18 | 制御可能なフィルタ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5760641A (ja) |
| EP (1) | EP0732807B1 (ja) |
| JP (2) | JP3945662B2 (ja) |
| AT (1) | ATE240610T1 (ja) |
| DE (1) | DE69628070T2 (ja) |
| GB (1) | GB2298982B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3073687B2 (ja) * | 1996-02-09 | 2000-08-07 | 松下電器産業株式会社 | フィルタに遮断周波数切替手段を備えた直接変換受信機 |
| GB9713878D0 (en) * | 1997-06-30 | 1997-09-03 | Roxburgh Electronics Ltd | Mains filtering circuit |
| US6236257B1 (en) * | 1998-10-01 | 2001-05-22 | Lsi Logic Corporation | Method and apparatus for reducing using feed forward compensation |
| US6584422B2 (en) * | 2001-05-24 | 2003-06-24 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for optimizing corner frequency calibration of a tunable filter using a programmable diode |
| US6696896B2 (en) * | 2001-08-08 | 2004-02-24 | Texas Instruments Incorporated | Method for implementing high frequency programmable poles and zeros in disk drive preamplifiers |
| FR2832874A1 (fr) * | 2001-11-27 | 2003-05-30 | Koninkl Philips Electronics Nv | Tuner comprenant un filtre selectif |
| US20080150626A1 (en) * | 2006-12-21 | 2008-06-26 | Northrop Grumman Systems Corporation | Time variant filter with reduced settling time |
| WO2009037625A2 (en) | 2007-09-20 | 2009-03-26 | Nxp B.V. | Tunable rf filter |
| KR100986985B1 (ko) * | 2008-08-28 | 2010-10-11 | 전자부품연구원 | 무선통신 시스템용 필터 튜닝 회로 |
| US9768737B2 (en) | 2012-08-02 | 2017-09-19 | Horiba, Ltd. | Amplifier and radiation detector |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545224A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
| GB8608087D0 (en) * | 1986-04-02 | 1986-05-08 | Plessey Co Plc | Variable resistors |
| GB8608875D0 (en) * | 1986-04-11 | 1986-05-14 | Plessey Co Plc | Bandwidth filters |
| US4713627A (en) * | 1986-10-10 | 1987-12-15 | Tektronix, Inc. | Active filter with bootstrapping |
| JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPH05259807A (ja) * | 1992-03-13 | 1993-10-08 | Sharp Corp | フィルタ回路の遮断周波数設定回路 |
| JPH06104689A (ja) * | 1992-09-18 | 1994-04-15 | Rohm Co Ltd | 受信機 |
| WO1995006977A1 (en) * | 1993-09-02 | 1995-03-09 | National Semiconductor Corporation | Active impedance termination |
-
1995
- 1995-03-15 GB GB9505250A patent/GB2298982B/en not_active Expired - Fee Related
-
1996
- 1996-02-14 DE DE69628070T patent/DE69628070T2/de not_active Expired - Fee Related
- 1996-02-14 EP EP96301012A patent/EP0732807B1/en not_active Expired - Lifetime
- 1996-02-14 AT AT96301012T patent/ATE240610T1/de not_active IP Right Cessation
- 1996-02-21 US US08/604,494 patent/US5760641A/en not_active Expired - Fee Related
- 1996-03-13 JP JP08299996A patent/JP3945662B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-18 JP JP2006283848A patent/JP2007053794A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09102729A (ja) | 1997-04-15 |
| GB9505250D0 (en) | 1995-05-03 |
| EP0732807A3 (en) | 1998-01-07 |
| EP0732807B1 (en) | 2003-05-14 |
| GB2298982A (en) | 1996-09-18 |
| DE69628070T2 (de) | 2004-01-15 |
| GB2298982B (en) | 1998-11-18 |
| ATE240610T1 (de) | 2003-05-15 |
| EP0732807A2 (en) | 1996-09-18 |
| JP2007053794A (ja) | 2007-03-01 |
| US5760641A (en) | 1998-06-02 |
| DE69628070D1 (de) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| JP3234293B2 (ja) | デジタル利得設定を備えたモノリシック集積差動増幅器 | |
| JP3311017B2 (ja) | 利得プログラム可能増幅装置 | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| US4864248A (en) | Amplifier arrangement with controllable gain | |
| JPH0447488B2 (ja) | ||
| US4122402A (en) | Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP4272053B2 (ja) | 非線形な特性のｃｍｏｓコンデンサを使用する線形増幅器 | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JP3061674B2 (ja) | 利得制御回路 | |
| US4345214A (en) | Variable emitter degeneration gain-controlled amplifier | |
| JP3225527B2 (ja) | 遅延回路 | |
| EP1110322B1 (en) | Electronic circuit | |
| US3832645A (en) | Wide band gain control circuit | |
| JPH02223209A (ja) | 帰還形負荷を用いた増幅回路 | |
| JPS631768B2 (ja) | ||
| JPH10126215A (ja) | 可変減衰装置 | |
| US6037838A (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH0453065Y2 (ja) | ||
| JPH0526814Y2 (ja) | ||
| KR0172421B1 (ko) | 대역통과 필터 장치 | |
| JP3833089B2 (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |