JPS6148296A - 音響装置 - Google Patents
音響装置Info
- Publication number
- JPS6148296A JPS6148296A JP59170566A JP17056684A JPS6148296A JP S6148296 A JPS6148296 A JP S6148296A JP 59170566 A JP59170566 A JP 59170566A JP 17056684 A JP17056684 A JP 17056684A JP S6148296 A JPS6148296 A JP S6148296A
- Authority
- JP
- Japan
- Prior art keywords
- delay circuit
- amplifier
- switching means
- section
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は音響装置に係り、特にチャンネルデバイダー部
とアンプ部への電源供給の制御に関するものである。
とアンプ部への電源供給の制御に関するものである。
第１図は従来の２アンプ・２ウ工イスピーカ方式の音響
装置の概略構成図である。同図において、１は音声信号
■を異なる周波数帯域毎に分離するチャンネルデバイダ
ー部であり、２はこのチャンネルデバイダー部１の出力
を増幅するアンプ部である。３はこのアンプ部２の出力
を音声に変換するスピーカ部である。なお、上記チャン
ネルデバイダー部１はローパスフィルターｌａ、バイパ
スフィルター１ｂなどから構成され、アンプ部２は低音
用アンプ２ａ、高音用アンプ２ｂなどから構成され、ス
ピーカ部３は低音用スピーカ３ａ、高音用スピーカ３ｂ
から構成されている。また、チャンネルデバイダー部１
は電源スイッチ４ａを、低音用アンプ２ａは電源スイッ
チ４ｂを、高音用アンプ２ｂは電源スイッチ４Ｃを各々
介して電源−″、″Ｔ；：、：：’：：：：′ニア１、
＠ｏＨ’ｇＨｏヶ４゜を次に説明する。プリアンプ等（
図示せず）からの音声信号■がチャンネルデバイダー部
１に人力されると、ローパスフィルター１ａとバイパス
フィルターｌｂとにより低音域成分（低音信号）と高音
域成分（高音信号）の異なる周波数帯域毎に分離される
。分離された低音信号は低音用アンプ２ａに、高音信号
は高音用アンプ２ｂに入力され、各々増幅される。アン
プ部２によって増幅された信号はスピーカ部３に出力さ
れ、低音信号は低音用スピーカ３ａから、高音信号は高
音用スピーカ３ｂから各々放音される。
装置の概略構成図である。同図において、１は音声信号
■を異なる周波数帯域毎に分離するチャンネルデバイダ
ー部であり、２はこのチャンネルデバイダー部１の出力
を増幅するアンプ部である。３はこのアンプ部２の出力
を音声に変換するスピーカ部である。なお、上記チャン
ネルデバイダー部１はローパスフィルターｌａ、バイパ
スフィルター１ｂなどから構成され、アンプ部２は低音
用アンプ２ａ、高音用アンプ２ｂなどから構成され、ス
ピーカ部３は低音用スピーカ３ａ、高音用スピーカ３ｂ
から構成されている。また、チャンネルデバイダー部１
は電源スイッチ４ａを、低音用アンプ２ａは電源スイッ
チ４ｂを、高音用アンプ２ｂは電源スイッチ４Ｃを各々
介して電源−″、″Ｔ；：、：：’：：：：′ニア１、
＠ｏＨ’ｇＨｏヶ４゜を次に説明する。プリアンプ等（
図示せず）からの音声信号■がチャンネルデバイダー部
１に人力されると、ローパスフィルター１ａとバイパス
フィルターｌｂとにより低音域成分（低音信号）と高音
域成分（高音信号）の異なる周波数帯域毎に分離される
。分離された低音信号は低音用アンプ２ａに、高音信号
は高音用アンプ２ｂに入力され、各々増幅される。アン
プ部２によって増幅された信号はスピーカ部３に出力さ
れ、低音信号は低音用スピーカ３ａから、高音信号は高
音用スピーカ３ｂから各々放音される。
上記のような音響装置において、電源スイッチ４ａ、４
ｂ、４ｃを閉じるにはスイッチ４ａの後にスイッチ４’
ｂ、４．ｃを閉じなければならず、開くときは逆の操作
をしなければならない。この開閉操作１１１ｎを誤って
操作した場合、例えばアンプ部２の電源スイッチ４ｂ、
４ｃを先に閉じ、その前段に位置するチャンネルデバイ
ダー部１の電源スイッチ４ａを閉じると、電源スイッチ
４ａを閉じパときにチャンネルデバイダー部１より発生
するチャタリングやクリック等のノイズがアンプ部２に
よって増幅され、瞬間的に非常に大きな出力となってス
ピーカ部３を駆動するのでスピーカ３ａ。
ｂ、４ｃを閉じるにはスイッチ４ａの後にスイッチ４’
ｂ、４．ｃを閉じなければならず、開くときは逆の操作
をしなければならない。この開閉操作１１１ｎを誤って
操作した場合、例えばアンプ部２の電源スイッチ４ｂ、
４ｃを先に閉じ、その前段に位置するチャンネルデバイ
ダー部１の電源スイッチ４ａを閉じると、電源スイッチ
４ａを閉じパときにチャンネルデバイダー部１より発生
するチャタリングやクリック等のノイズがアンプ部２に
よって増幅され、瞬間的に非常に大きな出力となってス
ピーカ部３を駆動するのでスピーカ３ａ。
３ｂを破損する恐れがある。また、電源を切る場合も、
先にチャンネルデバイダー部１を切ると同様な問題が発
生する。
先にチャンネルデバイダー部１を切ると同様な問題が発
生する。
しかしながら、従来例においては、上記電源スイッチ４
ａ、４ｂ、４ｃの開閉は使用者の操作によるので、誤操
作により上記のようにスピーカ３ａ、３ｂを破損してし
まう恐れがあるという欠点を有していた。
ａ、４ｂ、４ｃの開閉は使用者の操作によるので、誤操
作により上記のようにスピーカ３ａ、３ｂを破損してし
まう恐れがあるという欠点を有していた。
本発明は上記のような従来装置の欠点を鑑みてなされた
もので、電源スイッチのオンで立上り、オフで立下る信
号を出力するコントロール信号発生回路と、第１スレッ
シュホールドレベル以上のコントロール信号を検出する
第１遅延回路と、上記ｆｆ１ｌスレツシユボ一ルドレベ
ルヨリ大キイ第２スレツシユホールトレベル以上のコン
トロール信号を検出する第２遅延回路と、上記第１遅延
回路の出力で電源電圧をチャンネルデバイダー部に供給
する第１スイッチング手段と、上記第２遅延回路の出力
で電源電圧をアンプ部に供給する第２スイッチング手段
とから構成することにより、上記従来例の欠点を除去す
るものである。以下実施例を用いて詳細に説明する。
もので、電源スイッチのオンで立上り、オフで立下る信
号を出力するコントロール信号発生回路と、第１スレッ
シュホールドレベル以上のコントロール信号を検出する
第１遅延回路と、上記ｆｆ１ｌスレツシユボ一ルドレベ
ルヨリ大キイ第２スレツシユホールトレベル以上のコン
トロール信号を検出する第２遅延回路と、上記第１遅延
回路の出力で電源電圧をチャンネルデバイダー部に供給
する第１スイッチング手段と、上記第２遅延回路の出力
で電源電圧をアンプ部に供給する第２スイッチング手段
とから構成することにより、上記従来例の欠点を除去す
るものである。以下実施例を用いて詳細に説明する。
第２図は本発明による音響装置の一実施例としての概略
構成図であり、第３図は第２図要部の回路図である。ま
た、第４図は第２図、第３図における各部の動作波形で
ある。なお図中、第１図従来例と同一構成要素には同一
符号を付し、その説明は省略する。第２図ないし第４図
において、４は常開の電源スイッチ、５は該電源スイッ
チ４のオンで立−Ｉニリ、オフで立下る信号（コントロ
ール信号ＶＣ）を出力するコントロール信号発生回路、
６ａは第１スレソシユホールドレヘル以上のコントロー
ル信号ＶＣを検出する第１遅延回路、６ｂは上記第１ス
レッシュホールドレベルより大きい第２スレッシュホー
ルドレベル以上のコントロール信号ＶＣを検出する第２
遅延回路、７ａは上記第１遅延回路６ａの出力で電源電
圧をチャンネルデバイダー部１に供給する第１スイ・ノ
チング手段、７ｂは上記第２遅延回路６ｂの出力で電源
電圧をアンプ部に供給する第２スイッチング手段である
。
構成図であり、第３図は第２図要部の回路図である。ま
た、第４図は第２図、第３図における各部の動作波形で
ある。なお図中、第１図従来例と同一構成要素には同一
符号を付し、その説明は省略する。第２図ないし第４図
において、４は常開の電源スイッチ、５は該電源スイッ
チ４のオンで立−Ｉニリ、オフで立下る信号（コントロ
ール信号ＶＣ）を出力するコントロール信号発生回路、
６ａは第１スレソシユホールドレヘル以上のコントロー
ル信号ＶＣを検出する第１遅延回路、６ｂは上記第１ス
レッシュホールドレベルより大きい第２スレッシュホー
ルドレベル以上のコントロール信号ＶＣを検出する第２
遅延回路、７ａは上記第１遅延回路６ａの出力で電源電
圧をチャンネルデバイダー部１に供給する第１スイ・ノ
チング手段、７ｂは上記第２遅延回路６ｂの出力で電源
電圧をアンプ部に供給する第２スイッチング手段である
。
８は上記コントロール信号発生回路５．第１遅延回１’
６ａ’、第２遅延回路６ｂ、第１スイツチング手段７ａ
、第２スイッチング手段７ｂから成る電源制御手段であ
る。なお、第２遅延回路６ｂは、低音用遅延回路６ｃ、
高音用遅延回路６ｄとから構成されている。第２スイッ
チング手段７ｂは低音用スイッチング手段７ｃ、高音用
スイ・ノチング手段７ｄとから構成され、低音用スイッ
チング手段７Ｃから低音用アンプ２ａに、高音用スイッ
チング手段７ｄから高音用アンプ２ｂに電源電圧が供給
される。
６ａ’、第２遅延回路６ｂ、第１スイツチング手段７ａ
、第２スイッチング手段７ｂから成る電源制御手段であ
る。なお、第２遅延回路６ｂは、低音用遅延回路６ｃ、
高音用遅延回路６ｄとから構成されている。第２スイッ
チング手段７ｂは低音用スイッチング手段７ｃ、高音用
スイ・ノチング手段７ｄとから構成され、低音用スイッ
チング手段７Ｃから低音用アンプ２ａに、高音用スイッ
チング手段７ｄから高音用アンプ２ｂに電源電圧が供給
される。
第３図に示すように、上記コントロール信号発６一
生回路５は、バイアス用抵抗９，１０と、ＮＰＮトソン
ジスタ１ｍ 抵抗１２． １３、コンデンサ１４、オペ
レーションアンプ（オペアンプ）１５などから構成され
、抵抗１３．コンデンサ】４゜オペアンプ１５により積
分回路を成している。第１遅延回路６ａは、分圧用抵抗
１６とオペアンプ１９とから構成され、コンパレータ（
比較器）として働く。第２遅延回路６ｂの、低音用遅延
回路６Ｃは分圧用抵抗１７とオペアンプ２２とから、高
音用遅延回路６ｄは分圧用抵抗１８とオペアンプ２５と
から構成され、各々コンパレータとして働く。第１スイ
ッチング手段７ａは、インバータ２０、リレー２１．該
リレー２１の常開接点２１ａなどから構成され、第２ス
イッチング手段７ｂの低音用スイッチング手段７ｃはイ
ンバータ２３、リレー２４．リレー２４の接点２４．
ａなどから構成され、高音用スイッチング手段７ｄはイ
ンバータ２６．リレー２７．リレー２７の接点２７ａな
どから構成されている。
ジスタ１ｍ 抵抗１２． １３、コンデンサ１４、オペ
レーションアンプ（オペアンプ）１５などから構成され
、抵抗１３．コンデンサ】４゜オペアンプ１５により積
分回路を成している。第１遅延回路６ａは、分圧用抵抗
１６とオペアンプ１９とから構成され、コンパレータ（
比較器）として働く。第２遅延回路６ｂの、低音用遅延
回路６Ｃは分圧用抵抗１７とオペアンプ２２とから、高
音用遅延回路６ｄは分圧用抵抗１８とオペアンプ２５と
から構成され、各々コンパレータとして働く。第１スイ
ッチング手段７ａは、インバータ２０、リレー２１．該
リレー２１の常開接点２１ａなどから構成され、第２ス
イッチング手段７ｂの低音用スイッチング手段７ｃはイ
ンバータ２３、リレー２４．リレー２４の接点２４．
ａなどから構成され、高音用スイッチング手段７ｄはイ
ンバータ２６．リレー２７．リレー２７の接点２７ａな
どから構成されている。
次に以上のように構成された本発明による音響装置の動
作について説明する。電源スイッチ４を閉じると（第４
図（ａ）ｔｓの時点）トランジスタ１１はオフし、＋Ｅ
の電圧が抵抗１２，１．３を介してオペアンプ１５の十
入力端子に入力され、該オペアンプ１５により反転増幅
されるので、コンデンサ１４を徐々に充電して行く積分
動作をする。これにより該オペアンプ１５の出力である
コントロール信号Ｖｃは第４図（ｂ）に示すように徐々
にＶｎからＶｃｌ、Ｖ ｃ、 ２、Ｖｃ３を経て飽和電
圧ｖｈまで上昇する。一方、第１遅延回路６ａは分圧抵
抗１６などにより第１スレソシユホールドレヘルＶｃｌ
に設定されている。第２遅延回路６ｂはそれよりも大き
い第２ス【ノッシュホールドレベルＶｃ２．Ｖｃ３１．
つまり低音用遅延回路６ｃは分圧抵抗１７などによりＶ
、ｃ２に、高音用遅延回路６ｄは分圧抵抗１８などによ
りＶｃ３に設定されている。従って、上記コントロール
信号Ｖｃの上昇に伴ない、オペアンプ１９、オペアンプ
２２、オペアンプ２５の順にその出力をＬレベルからＩ
（レベルに反転して信号Ｖｌ、Ｖ２゜Ｖ３を出力する（
第４図（Ｃ）、 （ｄ）、 （ｅ）ｔｌ、ｔ２．ｔ
３参照）。次に、第１スイッチング手段７ａでは、上記
Ｈレベルの出力を受けると、インバータ２０によりＩ７
レヘルに反転し、リレー２１を駆動して接点２１ａを閉
じる。低音用スイッチング手段７ｃ、高音用スイッチン
グ手段７ｄにおいても同様な動作を行ない、遅延回路５
ａ。
作について説明する。電源スイッチ４を閉じると（第４
図（ａ）ｔｓの時点）トランジスタ１１はオフし、＋Ｅ
の電圧が抵抗１２，１．３を介してオペアンプ１５の十
入力端子に入力され、該オペアンプ１５により反転増幅
されるので、コンデンサ１４を徐々に充電して行く積分
動作をする。これにより該オペアンプ１５の出力である
コントロール信号Ｖｃは第４図（ｂ）に示すように徐々
にＶｎからＶｃｌ、Ｖ ｃ、 ２、Ｖｃ３を経て飽和電
圧ｖｈまで上昇する。一方、第１遅延回路６ａは分圧抵
抗１６などにより第１スレソシユホールドレヘルＶｃｌ
に設定されている。第２遅延回路６ｂはそれよりも大き
い第２ス【ノッシュホールドレベルＶｃ２．Ｖｃ３１．
つまり低音用遅延回路６ｃは分圧抵抗１７などによりＶ
、ｃ２に、高音用遅延回路６ｄは分圧抵抗１８などによ
りＶｃ３に設定されている。従って、上記コントロール
信号Ｖｃの上昇に伴ない、オペアンプ１９、オペアンプ
２２、オペアンプ２５の順にその出力をＬレベルからＩ
（レベルに反転して信号Ｖｌ、Ｖ２゜Ｖ３を出力する（
第４図（Ｃ）、 （ｄ）、 （ｅ）ｔｌ、ｔ２．ｔ
３参照）。次に、第１スイッチング手段７ａでは、上記
Ｈレベルの出力を受けると、インバータ２０によりＩ７
レヘルに反転し、リレー２１を駆動して接点２１ａを閉
じる。低音用スイッチング手段７ｃ、高音用スイッチン
グ手段７ｄにおいても同様な動作を行ない、遅延回路５
ａ。
６ｃ、６ｄからの入力がＨレベルになる順に、リ ゛
レー接点２ ］ ａ、 ２４ ａ、 ２７ ａを閉
じて行く。
レー接点２ ］ ａ、 ２４ ａ、 ２７ ａを閉
じて行く。
よって、電源電力はチャンネルデバイダー部１、低音用
アンプ２ａ、高音用アンプ２ｂの順に供給される。その
後、電源スイッチ４を開にすると（第４図（ａ）ｔｅＯ
時□点）、トランジスタ１１はオンとなり、オペアンプ
１５の土入力端子を抵抗１３を介して−Ｅ軒つなぐので
コンデンサ１４は放電を始め、コントロール信号Ｖｃは
ｖｈからＶｃ３、Ｖｃ２．Ｖｃｌを経てｖ７！の電位ま
で下降する。従って、上記とは逆に、高音用遅延回路６
ｄ、低音用遅延回路６ｃ、第１遅延回路６ａの順にその
出力をＩ、レベルに反転して行くので（第一９＝ ４図（Ｃ）、 （ｄ）、 （ｅ）、 ｔ４． ｔ５
． ｔ６参照）、高音用アンプ２ｂ、低音用アンプ２ａ
、チャンネルデバイダー部１の順に電源電力を遮断する
。以上のように、本実施例では、一つの電源スイッチ４
を開閉するだけで、チャンネルデバイダー部１．低音用
アンプ２ａ、高音用アンプ２ｂへの電源電力の供給ある
いは遮断の順序を制御できるので、操作ミスによるスピ
ーカ３ａ、３ｂの破損は防止できる。 − なお、本発明では・２ウエイシステムにおいて説明した
が、マルチウェイシステムにもそのまま用いることがで
き、必要に応じて上記遅延回路とスイッチング手段の一
対の組を必要数増やすこともできる。また、チャンネル
デバイダー部１．アン７”＠Ｂ ２ ＆Ｚ□オ１．゛□
ヵｉ、わ？、１ｍ Ｊｌｌｉｌ（ｉ□する複数の電子回
路の場合も同様に広く応用することができる。
アンプ２ａ、高音用アンプ２ｂの順に供給される。その
後、電源スイッチ４を開にすると（第４図（ａ）ｔｅＯ
時□点）、トランジスタ１１はオンとなり、オペアンプ
１５の土入力端子を抵抗１３を介して−Ｅ軒つなぐので
コンデンサ１４は放電を始め、コントロール信号Ｖｃは
ｖｈからＶｃ３、Ｖｃ２．Ｖｃｌを経てｖ７！の電位ま
で下降する。従って、上記とは逆に、高音用遅延回路６
ｄ、低音用遅延回路６ｃ、第１遅延回路６ａの順にその
出力をＩ、レベルに反転して行くので（第一９＝ ４図（Ｃ）、 （ｄ）、 （ｅ）、 ｔ４． ｔ５
． ｔ６参照）、高音用アンプ２ｂ、低音用アンプ２ａ
、チャンネルデバイダー部１の順に電源電力を遮断する
。以上のように、本実施例では、一つの電源スイッチ４
を開閉するだけで、チャンネルデバイダー部１．低音用
アンプ２ａ、高音用アンプ２ｂへの電源電力の供給ある
いは遮断の順序を制御できるので、操作ミスによるスピ
ーカ３ａ、３ｂの破損は防止できる。 − なお、本発明では・２ウエイシステムにおいて説明した
が、マルチウェイシステムにもそのまま用いることがで
き、必要に応じて上記遅延回路とスイッチング手段の一
対の組を必要数増やすこともできる。また、チャンネル
デバイダー部１．アン７”＠Ｂ ２ ＆Ｚ□オ１．゛□
ヵｉ、わ？、１ｍ Ｊｌｌｉｌ（ｉ□する複数の電子回
路の場合も同様に広く応用することができる。
以上説明したように本発明によれば、電源スイッチのオ
ンで立上り、オフで立下る信号を出力するコントロール
信号発生回路と、第１スレソシュホールドレヘル以−ヒ
のコントロール信号を検出する第１遅延回路と、上記第
１スレッシュホールドレベルヨリ大キい第２スレッシュ
ホールドレベル以上のコントロール信号を検出する第２
遅延回路と、上記第１ｉ！１延回路の出力で電源電圧を
チャンネルデバイダー部に供給する第１スイッチング手
段と、−上記第２遅延回路の出力で電源電圧をアンプ部
に供給する第２スイッチング手段とから構成したので、
操作ミスによるスピーカ部の損傷を防止できるという効
果を有する。
ンで立上り、オフで立下る信号を出力するコントロール
信号発生回路と、第１スレソシュホールドレヘル以−ヒ
のコントロール信号を検出する第１遅延回路と、上記第
１スレッシュホールドレベルヨリ大キい第２スレッシュ
ホールドレベル以上のコントロール信号を検出する第２
遅延回路と、上記第１ｉ！１延回路の出力で電源電圧を
チャンネルデバイダー部に供給する第１スイッチング手
段と、−上記第２遅延回路の出力で電源電圧をアンプ部
に供給する第２スイッチング手段とから構成したので、
操作ミスによるスピーカ部の損傷を防止できるという効
果を有する。
第１図は従来の２アンプ・２ウ工イスピーカ方式の音を
装置の概略構成図、第２図は第１図に対する本発明の実
施例を示す概略構成図、第３図は第２図の要部回路図、
第４図は第２図、第３図の各部の動作波形図である。 １・・・チャンネルデバイダー部、２・・・アンプ部、
３・・・スピーカ部、４・・・電源スイッチ、５・・・
コントロール信号発生回路、６ａ・・・第１遅延回路、
６ｂ・・・第２遅延回路、７ａ・・・第１スイッチング
手段、７ｂ・・・第２スイッチング手段。 なお、図中、同一または相当部分には同一符号を用いて
いる。 代理人 大 岩 増 雄（ほか２名）ｎ
ｉ
装置の概略構成図、第２図は第１図に対する本発明の実
施例を示す概略構成図、第３図は第２図の要部回路図、
第４図は第２図、第３図の各部の動作波形図である。 １・・・チャンネルデバイダー部、２・・・アンプ部、
３・・・スピーカ部、４・・・電源スイッチ、５・・・
コントロール信号発生回路、６ａ・・・第１遅延回路、
６ｂ・・・第２遅延回路、７ａ・・・第１スイッチング
手段、７ｂ・・・第２スイッチング手段。 なお、図中、同一または相当部分には同一符号を用いて
いる。 代理人 大 岩 増 雄（ほか２名）ｎ
ｉ
Claims (1)
- 音声信号を異なる周波数帯域毎に分離するチャンネルデ
バイダー部と、このチャンネルデバイダー部の出力を増
幅するアンプ部と、このアンプ部の出力を音声に変換す
るスピーカ部と、電源スイッチとを備えた音響装置にお
いて、上記電源スイッチのオンで立上り、オフで立下る
信号を出力するコントロール信号発生回路と、第１スレ
ッシュホールドレベル以上のコントロール信号を検出す
る第１遅延回路と、上記第１スレッシュホールドレベル
より大きい第２スレッシュホールドレベル以上のコント
ロール信号を検出する第２遅延回路と、上記第１遅延回
路の出力で電源電圧をチャンネルデバイダー部に供給す
る第１スイッチング手段と、上記第２遅延回路の出力で
電源電圧をアンプ部に供給する第２スイッチング手段と
から成ることを特徴とする音響装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170566A JPS6148296A (ja) | 1984-08-16 | 1984-08-16 | 音響装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170566A JPS6148296A (ja) | 1984-08-16 | 1984-08-16 | 音響装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148296A true JPS6148296A (ja) | 1986-03-08 |
Family
ID=15907211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170566A Pending JPS6148296A (ja) | 1984-08-16 | 1984-08-16 | 音響装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148296A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100969910B1 (ko) * | 2004-01-27 | 2010-07-13 | 미쓰미덴기가부시기가이샤 | 신호 출력 회로 |
| JP2013131827A (ja) * | 2011-12-20 | 2013-07-04 | Yamaha Corp | 音響処理装置および音響システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361953A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Channel dividing amplifier |
| JPS5340739B1 (ja) * | 1968-11-14 | 1978-10-28 |
-
1984
- 1984-08-16 JP JP59170566A patent/JPS6148296A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340739B1 (ja) * | 1968-11-14 | 1978-10-28 | ||
| JPS5361953A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Channel dividing amplifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100969910B1 (ko) * | 2004-01-27 | 2010-07-13 | 미쓰미덴기가부시기가이샤 | 신호 출력 회로 |
| JP2013131827A (ja) * | 2011-12-20 | 2013-07-04 | Yamaha Corp | 音響処理装置および音響システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492928B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| JPH0131329B2 (ja) | ||
| TWI414146B (zh) | 放大電路及其方法 | |
| US6522278B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| JPS6148296A (ja) | 音響装置 | |
| KR960020602A (ko) | 이퀄라이저 및 그것을 사용하는 오디오장치 | |
| US5526434A (en) | Audio signal output device | |
| JP2557617B2 (ja) | 入力信号切換装置 | |
| KR900010748Y1 (ko) | 출력뮤트 자동 복귀회로 | |
| JP4028056B2 (ja) | ミキサー | |
| JPH10303656A (ja) | アナログ信号選択回路 | |
| JPS5834611A (ja) | レベルコントロール装置 | |
| TWM633456U (zh) | 揚聲器系統 | |
| JPH0713348Y2 (ja) | スピ−カ保護回路 | |
| JPH0356029A (ja) | 連動式電源供給端子を備えた電源装置 | |
| KR900006361Y1 (ko) | 테이프 레코딩 주파수 보상회로 | |
| JPS6327767B2 (ja) | ||
| KR940003349B1 (ko) | 과도상태시 팦콘노이즈가 없는 증폭기 | |
| JP3348935B2 (ja) | ミュ−ト回路 | |
| KR930001942Y1 (ko) | 서라운드 시스템의 스피커 자동전환 장치 | |
| JPH0239127B2 (ja) | Shingogirikaesochi | |
| JPH0136723B2 (ja) | ||
| JPH0326445B2 (ja) | ||
| JPS5489465A (en) | Amplifier | |
| JPH0210999B2 (ja) |