JPH0131329B2 - - Google Patents
Info
- Publication number
- JPH0131329B2 JPH0131329B2 JP55103321A JP10332180A JPH0131329B2 JP H0131329 B2 JPH0131329 B2 JP H0131329B2 JP 55103321 A JP55103321 A JP 55103321A JP 10332180 A JP10332180 A JP 10332180A JP H0131329 B2 JPH0131329 B2 JP H0131329B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- muting
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 30
- 230000005236 sound signal Effects 0.000 description 21
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/341—Muting when no signals or only weak signals are present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Electronic Switches (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Noise Elimination (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は、ミユーテイング操作に応じてオーデ
イオ信号を一時的に無音状態となるようなミユー
テイング回路に関し、特に、ミユーテイングのた
めのスイツチング動作に伴なうクリツク音等の雑
音を除去したものである。
イオ信号を一時的に無音状態となるようなミユー
テイング回路に関し、特に、ミユーテイングのた
めのスイツチング動作に伴なうクリツク音等の雑
音を除去したものである。
一般にミユーテイング回路は、たとえばFM放
送の音楽プログラムを録音する際に、曲間に挿入
されるコマーシヤルや解説等をカツトするため等
に用いられる。このミユーテイング回路として
は、オーデイオ信号の入出力端子間にスイツチを
挿入接続し、ミユーテイング信号に応じてこのス
イツチをオン・オフするような構成が従来より知
られている。
送の音楽プログラムを録音する際に、曲間に挿入
されるコマーシヤルや解説等をカツトするため等
に用いられる。このミユーテイング回路として
は、オーデイオ信号の入出力端子間にスイツチを
挿入接続し、ミユーテイング信号に応じてこのス
イツチをオン・オフするような構成が従来より知
られている。
ところが、このような従来のミユーテイング回
路においては、ミユーテイング信号入力（あるい
はミユーテイング信号のレベル変化）と同時に、
上記スイツチがオン・オフ動作するため、オーデ
イオ信号の波形レベル（瞬間振幅値）がゼロレベ
ルとなつていなくとも、オーデイオ信号がオン・
オフされ、クリツク音等の雑音が発生する。たと
えば、第１図Ａは入力オーデイオ信号の一部を示
しており、時刻TMでミユーテイングがかけられ
たとき、出力オーデイオ信号は、第１図Ｂのよう
に、上記時刻TMで急速にゼロレベルとなる。
路においては、ミユーテイング信号入力（あるい
はミユーテイング信号のレベル変化）と同時に、
上記スイツチがオン・オフ動作するため、オーデ
イオ信号の波形レベル（瞬間振幅値）がゼロレベ
ルとなつていなくとも、オーデイオ信号がオン・
オフされ、クリツク音等の雑音が発生する。たと
えば、第１図Ａは入力オーデイオ信号の一部を示
しており、時刻TMでミユーテイングがかけられ
たとき、出力オーデイオ信号は、第１図Ｂのよう
に、上記時刻TMで急速にゼロレベルとなる。
本発明は、上述のような従来の欠点を除去し、
オーデイオ信号等の入力信号のゼロレベル近傍時
点にてミユーテイングを行わせ得るようなミユー
テイング回路の提供を目的としている。
オーデイオ信号等の入力信号のゼロレベル近傍時
点にてミユーテイングを行わせ得るようなミユー
テイング回路の提供を目的としている。
このような目的を達成するために、本発明に係
るミユーテイング回路は、入力信号の導通を制御
するためのスイツチング回路を備え、該スイツチ
ング回路をミユーテイング信号に対応して制御す
ることにより上記入力信号のミユーテイングを行
うミユーテイング回路において、上記入力信号と
上記ミユーテイング信号が供給されるレベル検出
回路と、ミユーテイング信号の変化時より一定時
間経過したことを検出する時間検出回路とを設
け、上記レベル検出回路は、ミユーテイング信号
が供給されたことに対応して上記入力信号のゼロ
レベル近傍時点を検出したとき上記スイツチング
回路を制御するための信号を出力するようにし、
ミユーテイング信号の変化時から一定時間以内に
ゼロレベル近傍時点が検出できない場合は上記時
間検出回路により上記スイツチング回路を制御す
るための信号を発生するようにしたことを特徴と
している。
るミユーテイング回路は、入力信号の導通を制御
するためのスイツチング回路を備え、該スイツチ
ング回路をミユーテイング信号に対応して制御す
ることにより上記入力信号のミユーテイングを行
うミユーテイング回路において、上記入力信号と
上記ミユーテイング信号が供給されるレベル検出
回路と、ミユーテイング信号の変化時より一定時
間経過したことを検出する時間検出回路とを設
け、上記レベル検出回路は、ミユーテイング信号
が供給されたことに対応して上記入力信号のゼロ
レベル近傍時点を検出したとき上記スイツチング
回路を制御するための信号を出力するようにし、
ミユーテイング信号の変化時から一定時間以内に
ゼロレベル近傍時点が検出できない場合は上記時
間検出回路により上記スイツチング回路を制御す
るための信号を発生するようにしたことを特徴と
している。
以下、本発明に係る好ましい実施例について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第２図は本発明の基本的構成としての第１の実
施例を示すブロツク回路図である。この第２図に
おいて、ミユーテイング回路１の入力端子２に供
給されたオーデイオ信号は、ミユーテイング用の
スイツチング回路３を介して出力端子４に送られ
る。また、入力端子２からの入力信号の一部は、
ミユーテイング制御回路５のレベル検出回路６に
送られている。本実施例においては、ミユーテイ
ング制御回路５は、レベル検出回路６の他に時間
検出回路７を有しており、これらのレベル検出回
路６および時間検出回路７には、ミユーテイング
のための手動操作用のスイツチ８からのミユーテ
イング信号がそれぞれ送られている。このスイツ
チ８は、たとえばミユーテイングをかけるときに
オンされ、“Ｌ”（ローレベル）のミユーテイング
信号を出力する。また、ミユーテイング解除時に
は、オフされて“Ｈ”（ハイレベル）のミユーテ
イング信号となる。
施例を示すブロツク回路図である。この第２図に
おいて、ミユーテイング回路１の入力端子２に供
給されたオーデイオ信号は、ミユーテイング用の
スイツチング回路３を介して出力端子４に送られ
る。また、入力端子２からの入力信号の一部は、
ミユーテイング制御回路５のレベル検出回路６に
送られている。本実施例においては、ミユーテイ
ング制御回路５は、レベル検出回路６の他に時間
検出回路７を有しており、これらのレベル検出回
路６および時間検出回路７には、ミユーテイング
のための手動操作用のスイツチ８からのミユーテ
イング信号がそれぞれ送られている。このスイツ
チ８は、たとえばミユーテイングをかけるときに
オンされ、“Ｌ”（ローレベル）のミユーテイング
信号を出力する。また、ミユーテイング解除時に
は、オフされて“Ｈ”（ハイレベル）のミユーテ
イング信号となる。
レベル検出回路６は、上記ミユーテイングオン
時に上記オーデイオ入力信号の波形のレベル（瞬
間波高値）を検出し、ゼロレベルに近づいたと
き、たとえば−60dB以下になつたときに、ミユ
ーテイング制御信号を上記スイツチング回路３に
送つて、このスイツチング回路３を遮断状態に制
御する。したがつて、たとえば第１図Ａに示すよ
うなオーデイオ入力信号が入力端子２に供給され
ているときに、時刻TMでミユーテイングオンす
ると、この第１図Ａの波形のレベルがほぼ０とな
る時刻Tsでスイツチング回路３が遮断状態とな
つて、出力端子４からの出力信号は第１図Ｃのよ
うになる。したがつて、クリツク音等の雑音の発
生を防止できる。
時に上記オーデイオ入力信号の波形のレベル（瞬
間波高値）を検出し、ゼロレベルに近づいたと
き、たとえば−60dB以下になつたときに、ミユ
ーテイング制御信号を上記スイツチング回路３に
送つて、このスイツチング回路３を遮断状態に制
御する。したがつて、たとえば第１図Ａに示すよ
うなオーデイオ入力信号が入力端子２に供給され
ているときに、時刻TMでミユーテイングオンす
ると、この第１図Ａの波形のレベルがほぼ０とな
る時刻Tsでスイツチング回路３が遮断状態とな
つて、出力端子４からの出力信号は第１図Ｃのよ
うになる。したがつて、クリツク音等の雑音の発
生を防止できる。
ところで、入力端子２への入力信号がたとえば
直流増幅器を介したオーデイオ信号等の場合に
は、基準となるレベルが接地レベルからずれてい
ることがあり、小信号入力時には信号波形の各点
での瞬間レベルがゼロレベルとならないこともあ
る。このような場合には、ミユーテイング操作が
行なわれても、スイツチング回路３が遮断状態と
ならないような不都合が生じる。このため、本実
施例においては、時間検出回路７をミユーテイン
グ制御回路５内に設け、この時間検出回路７は、
上記スイツチ８からのミユーテイング信号の変化
時、たとえば“Ｈ”から“Ｌ”に変化した時刻を
基準として、一定時間、たとえば100ｍsec後にミ
ユーテイング制御信号をスイツチング回路３に送
り、このスイツチング回路３を強制的に遮断状態
とするようにしている。したがつて、入力オーデ
イオ信号の基準レベルの変動等によりゼロレベル
が検出できない場合であつても、ミユーテイング
動作、すなわちスイツチング回路３の遮断動作は
行なわれる。
直流増幅器を介したオーデイオ信号等の場合に
は、基準となるレベルが接地レベルからずれてい
ることがあり、小信号入力時には信号波形の各点
での瞬間レベルがゼロレベルとならないこともあ
る。このような場合には、ミユーテイング操作が
行なわれても、スイツチング回路３が遮断状態と
ならないような不都合が生じる。このため、本実
施例においては、時間検出回路７をミユーテイン
グ制御回路５内に設け、この時間検出回路７は、
上記スイツチ８からのミユーテイング信号の変化
時、たとえば“Ｈ”から“Ｌ”に変化した時刻を
基準として、一定時間、たとえば100ｍsec後にミ
ユーテイング制御信号をスイツチング回路３に送
り、このスイツチング回路３を強制的に遮断状態
とするようにしている。したがつて、入力オーデ
イオ信号の基準レベルの変動等によりゼロレベル
が検出できない場合であつても、ミユーテイング
動作、すなわちスイツチング回路３の遮断動作は
行なわれる。
以上は、ミユーテイングをかけるとき、いわゆ
るミユーテイングオン時について説明したが、ミ
ユーテイングを解除するとき（ミユーテイングオ
フ時）も同様に、入力信号の波形のレベルがゼロ
となる時点から出力端子４にオーデイオ信号が表
われ、また、ゼロレベルが検出できない場合に
は、一定時間後に強制的にミユーテイングが解除
される。
るミユーテイングオン時について説明したが、ミ
ユーテイングを解除するとき（ミユーテイングオ
フ時）も同様に、入力信号の波形のレベルがゼロ
となる時点から出力端子４にオーデイオ信号が表
われ、また、ゼロレベルが検出できない場合に
は、一定時間後に強制的にミユーテイングが解除
される。
さらに、ミユーテイング信号の変化時点からの
時間の経過に伴つて、検出レベルをゼロレベルか
ら上昇させてもよく、この場合には、時間が経過
するほど高レベルでもミユーテイング動作が行な
われる。この他、レベルと時間との組み合せによ
りミユーテイングをかけることも容易に行なえ
る。
時間の経過に伴つて、検出レベルをゼロレベルか
ら上昇させてもよく、この場合には、時間が経過
するほど高レベルでもミユーテイング動作が行な
われる。この他、レベルと時間との組み合せによ
りミユーテイングをかけることも容易に行なえ
る。
次に、第３図は本発明の第２の実施例のブロツ
ク回路図を示し、たとえばPCM化オーデイオ信
号のようなデジタルオーデイオ信号のミユーテイ
ング回路１１を示している。この第３図におい
て、入力端子１２には、たとえば１ワード14ビツ
トのPCM化オーデイオ信号が供給されている。
すなわち、アナログオーデイオ信号を所定の（た
とえば44kHz）のサンプリング信号でサンプルし
たときの１個の振幅値が１ワードに対応し、この
振幅値を、たとえば２の補数表示等により14ビツ
トデータを符号化して、１ワード14ビツトの
PCM信号としている。また、本実施例のPCM化
オーデイオ信号は、ステレオオーデイオ信号の左
右のチヤンネルを交互にサンプリングすることに
より、これらの左右チヤンネルのデータを時間軸
上で１ワードずつ交互に配列したシリアルデータ
信号であり、たとえばデユーテイ50％の上記サン
プリング周波数（たとえば44kHz）の信号でゲー
ト制御することにより、左あるいは右のいずれか
一方のチヤンネルのデータのみを取り出すことが
できる。
ク回路図を示し、たとえばPCM化オーデイオ信
号のようなデジタルオーデイオ信号のミユーテイ
ング回路１１を示している。この第３図におい
て、入力端子１２には、たとえば１ワード14ビツ
トのPCM化オーデイオ信号が供給されている。
すなわち、アナログオーデイオ信号を所定の（た
とえば44kHz）のサンプリング信号でサンプルし
たときの１個の振幅値が１ワードに対応し、この
振幅値を、たとえば２の補数表示等により14ビツ
トデータを符号化して、１ワード14ビツトの
PCM信号としている。また、本実施例のPCM化
オーデイオ信号は、ステレオオーデイオ信号の左
右のチヤンネルを交互にサンプリングすることに
より、これらの左右チヤンネルのデータを時間軸
上で１ワードずつ交互に配列したシリアルデータ
信号であり、たとえばデユーテイ50％の上記サン
プリング周波数（たとえば44kHz）の信号でゲー
ト制御することにより、左あるいは右のいずれか
一方のチヤンネルのデータのみを取り出すことが
できる。
このような入力端子１２に供給されたPCM化
オーデイオ信号の入力信号は、ミユーテイング用
のスイツチング回路１３を介して、出力端子１４
に送られている。また、上記入力信号の一部は、
排他的論理和回路（Exclusive OR回路、以下
Ex.OR回路という。）２１を介して、レベル検出
回路１６に送られている。このEx.OR回路２１
の他方の入力端子には、たとえばＤ型フリツプフ
ロツプを用いたラツチ回路２２からのＱ出力が供
給されている。このラツチ回路２２のラツチ信号
入力端子には、上記１ワードの第１ビツト（いわ
ゆるMSB）の時点でパルスを出力するワードリ
セツト出力回路２３からの１ワード周期のパルス
が供給されており、入力データの１ワードの
MSBをラツチする。このMSBの内容は、上記２
の補数表示のときには正、負の符号に対応して、
“０”、“１”となる。したがつて、Ex.OR回路２
１からの出力データは、入力データが正、負のい
ずれの数値であつても、その絶対値を単純に２進
数表示したデータとなる。
オーデイオ信号の入力信号は、ミユーテイング用
のスイツチング回路１３を介して、出力端子１４
に送られている。また、上記入力信号の一部は、
排他的論理和回路（Exclusive OR回路、以下
Ex.OR回路という。）２１を介して、レベル検出
回路１６に送られている。このEx.OR回路２１
の他方の入力端子には、たとえばＤ型フリツプフ
ロツプを用いたラツチ回路２２からのＱ出力が供
給されている。このラツチ回路２２のラツチ信号
入力端子には、上記１ワードの第１ビツト（いわ
ゆるMSB）の時点でパルスを出力するワードリ
セツト出力回路２３からの１ワード周期のパルス
が供給されており、入力データの１ワードの
MSBをラツチする。このMSBの内容は、上記２
の補数表示のときには正、負の符号に対応して、
“０”、“１”となる。したがつて、Ex.OR回路２
１からの出力データは、入力データが正、負のい
ずれの数値であつても、その絶対値を単純に２進
数表示したデータとなる。
次に、レベル検出回路１６において、Ex.OR
回路２１からの出力データは、OR回路２４を介
して、Ｄ型フリツプフロツプ２５のデータ入力端
子に供給されており、このＤ型フリツプフロツプ
２５のＱ出力が上記OR回路２４に帰還されてい
る。このＤ型フリツプフロツプ２５のクロツク入
力端子には、ワードビツトクロツク（以下WBC
という。）が供給され、リセツト入力端子あるい
はゼロクリア入力端子CLには、上記ワードリセ
ツト出力回路２３からのパルスが供給されてい
る。したがつて、入力データの１ワード中の
MSBから順次ビツト内容が“０”のとき、Ｑ出
力は“０”であるが、１個でも“１”が存在する
と、このデータ内容“１”がOR回路２４を介し
てデータ入力端子に帰還されるから、Ｑ出力は次
のワードのMSB入力時にリセツトされるまで
“１”を出力し続ける。また、出力は、１ワー
ド中のMSBから“１”の内容のビツトまで“１”
を出力し、この内容が“１”のビツト入力時以降
は“０”を出力し続ける。
回路２１からの出力データは、OR回路２４を介
して、Ｄ型フリツプフロツプ２５のデータ入力端
子に供給されており、このＤ型フリツプフロツプ
２５のＱ出力が上記OR回路２４に帰還されてい
る。このＤ型フリツプフロツプ２５のクロツク入
力端子には、ワードビツトクロツク（以下WBC
という。）が供給され、リセツト入力端子あるい
はゼロクリア入力端子CLには、上記ワードリセ
ツト出力回路２３からのパルスが供給されてい
る。したがつて、入力データの１ワード中の
MSBから順次ビツト内容が“０”のとき、Ｑ出
力は“０”であるが、１個でも“１”が存在する
と、このデータ内容“１”がOR回路２４を介し
てデータ入力端子に帰還されるから、Ｑ出力は次
のワードのMSB入力時にリセツトされるまで
“１”を出力し続ける。また、出力は、１ワー
ド中のMSBから“１”の内容のビツトまで“１”
を出力し、この内容が“１”のビツト入力時以降
は“０”を出力し続ける。
ここで、１ワード14ビツトのPCMデータの場
合には、10ビツト目がほぼ−60dBに相当するか
ら、10ビツト目が入力された時点でＱあるいは
出力をみることにより、入力PCMデータの元の
波形のレベルが−60dB以下か否かを判別できる。
すなわち、Ｄ型フリツプフロツプ２５の出力
を、OR回路２６を介して判定ラツチ回路２７に
送り、この判定ラツチ回路２７のラツチ入力端子
に、１ワード中の10ビツト目に対応するパルスを
パルス出力回路２９から供給している。したがつ
て、入力データが−60dB以下であることが検出
されたときには、判定ラツチ回路２７からのＱ出
力が“１”となる。なお、判定ラツチ回路２７と
しては、Ｄ型フリツプフロツプを用いることがで
き、クリア入力端子にはワードリセツト出力回路
２３からのパルスが供給されている。
合には、10ビツト目がほぼ−60dBに相当するか
ら、10ビツト目が入力された時点でＱあるいは
出力をみることにより、入力PCMデータの元の
波形のレベルが−60dB以下か否かを判別できる。
すなわち、Ｄ型フリツプフロツプ２５の出力
を、OR回路２６を介して判定ラツチ回路２７に
送り、この判定ラツチ回路２７のラツチ入力端子
に、１ワード中の10ビツト目に対応するパルスを
パルス出力回路２９から供給している。したがつ
て、入力データが−60dB以下であることが検出
されたときには、判定ラツチ回路２７からのＱ出
力が“１”となる。なお、判定ラツチ回路２７と
しては、Ｄ型フリツプフロツプを用いることがで
き、クリア入力端子にはワードリセツト出力回路
２３からのパルスが供給されている。
次に、判定ラツチ回路２７のＱ出力は、上記
左、右のチヤンネル毎にそれぞれ独立にミユーテ
イングを行なわせるための左右分離回路部３０に
送られる。この左右分離回路部３０は、２個の
NAND回路３１，３２にそれぞれ上記Ｑ出力を
送り、これらのNAND回路３１，３２のそれぞ
れ他方の入力端子には、44kHzでデユーテイ50％
の矩形波を互いに逆の位相（180゜の位相差）で供
係している。これは、端子３３に供給されたデユ
ーテイ50％、44kHzの矩形波を、そのままNAND
回路３２に供給し、また、インバータ３４を介し
てNAND回路３１に供給すればよい。
左、右のチヤンネル毎にそれぞれ独立にミユーテ
イングを行なわせるための左右分離回路部３０に
送られる。この左右分離回路部３０は、２個の
NAND回路３１，３２にそれぞれ上記Ｑ出力を
送り、これらのNAND回路３１，３２のそれぞ
れ他方の入力端子には、44kHzでデユーテイ50％
の矩形波を互いに逆の位相（180゜の位相差）で供
係している。これは、端子３３に供給されたデユ
ーテイ50％、44kHzの矩形波を、そのままNAND
回路３２に供給し、また、インバータ３４を介し
てNAND回路３１に供給すればよい。
次に、NAND回路３１，３２からの出力は、
それぞれラツチ回路３５，３６のラツチパルス入
力端子に送られている。これらのラツチ回路３
５，３６のそれぞれのデータ入力端子には、ミユ
ーテイング信号が供給されている。このミユーテ
イング信号は、手動操作スイツチ（図示せず）等
からの信号を、入力端子２８に供給し、波形整形
用のインバータ３７やラツチ回路３８を介して得
られるものであり、たとえば、ミユーテイングオ
ンが“１”に、ミユーテイングオフが“０”にそ
れぞれ対応している。このミユーテイング信号
は、上記NAND回路３１，３２からの出力パル
スに応じて、ラツチ回路３５，３６にそれぞれラ
ツチされる。
それぞれラツチ回路３５，３６のラツチパルス入
力端子に送られている。これらのラツチ回路３
５，３６のそれぞれのデータ入力端子には、ミユ
ーテイング信号が供給されている。このミユーテ
イング信号は、手動操作スイツチ（図示せず）等
からの信号を、入力端子２８に供給し、波形整形
用のインバータ３７やラツチ回路３８を介して得
られるものであり、たとえば、ミユーテイングオ
ンが“１”に、ミユーテイングオフが“０”にそ
れぞれ対応している。このミユーテイング信号
は、上記NAND回路３１，３２からの出力パル
スに応じて、ラツチ回路３５，３６にそれぞれラ
ツチされる。
次に、これらのラツチ回路３５，３６からの
出力は、上記ミユーテイング用のスイツチング回
路１３のNAND回路４１，４２にそれぞれ送ら
れている。これらのNAND回路４２，４１のそ
れぞれ他方の入力端子には、上記左右分離回路部
３０と同様に、入力端子４３からの44kHz、デユ
ーテイ50％の矩形波信号が、そのまま、およびイ
ンバータ４４で反転されて、互いに逆相の関係で
供給されている。ただし、上記左右分離回路部３
０の入力端子３３への信号４４K′は、スイツチ
ング回路１３の入力端子４３への信号４４Ｋに対
して90゜だけ位相がすれている。次に、NAND回
路４１，４２からの出力は、入力側で否定される
OR回路を用いたNAND回路４５の２入力となつ
ており、この場合には、前段のNAND回路４１，
４２をそれぞれANDとし、後段のNAND回路４
５をORとすれば、同じ結果が得られる。この
NAND回路４５からの出力を、アンド回路４６
に送ることにより、このアンド回路４６に供給さ
れる入力端子１２からのデータ信号をゲート制御
している。
出力は、上記ミユーテイング用のスイツチング回
路１３のNAND回路４１，４２にそれぞれ送ら
れている。これらのNAND回路４２，４１のそ
れぞれ他方の入力端子には、上記左右分離回路部
３０と同様に、入力端子４３からの44kHz、デユ
ーテイ50％の矩形波信号が、そのまま、およびイ
ンバータ４４で反転されて、互いに逆相の関係で
供給されている。ただし、上記左右分離回路部３
０の入力端子３３への信号４４K′は、スイツチ
ング回路１３の入力端子４３への信号４４Ｋに対
して90゜だけ位相がすれている。次に、NAND回
路４１，４２からの出力は、入力側で否定される
OR回路を用いたNAND回路４５の２入力となつ
ており、この場合には、前段のNAND回路４１，
４２をそれぞれANDとし、後段のNAND回路４
５をORとすれば、同じ結果が得られる。この
NAND回路４５からの出力を、アンド回路４６
に送ることにより、このアンド回路４６に供給さ
れる入力端子１２からのデータ信号をゲート制御
している。
したがつて、たとえばミユーテイングスイツチ
（図示せず。）を手動操作して、ミユーテイングオ
ンしたときには、ラツチ回路３５，３６のデータ
入力端子にはそれぞれ“１”が供給される。この
とき、入力端子１２に供給されている入力データ
信号は、レベル検出回路１６により１ワード（１
個のサンプリング値に対応）毎にレベル検出さ
れ、１ワード中のMBSからたとえば10ビツト目
まで（−60dBに対応）がすべて“０”であるか
否かが、このレベル検出回路１６と判定ラツチ回
路２７とにより判定される。そして、上記10ビツ
ト目までがすべて“０”のとき、判定ラツチ回路
２７からのＱ出力が“１”となつて、左右分離回
路部３０のNAND回路３１，３２にそれぞれ送
られる。これらのNAND回路３１，３２は、上
記入力データ信号のワードが左チヤンネルか右チ
ヤンネルかによつて互いに相補的に動作し、たと
えば左チヤンネルのワードのデータについて、−
60dB以下であることが判定されれば、NAND回
路３１からラツチパルスがラツチ回路３５に送ら
れて、上記ミユーテイング信号の“１”がラツチ
される。このラツチ回路３５からの出力（上記
ラツチ後は“０”となる。）は、スイツチング回
路１３のNAND回路４１に送られて、上記入力
データ信号のワードの切換タイミングとタイミン
グ合せがなされ、NAND回路４５を介して、
AND回路４６に送られる。上記ラツチ後は、こ
のNAND回路４５からの出力は、左チヤンネル
のワード区間のみ“０”となるから、AND回路
４６から出力端子１４に供給される出力データ信
号は、左チヤンネルのワードの全ビツトがすべて
ゼロとなるようなミユーテイングがかけられる。
（図示せず。）を手動操作して、ミユーテイングオ
ンしたときには、ラツチ回路３５，３６のデータ
入力端子にはそれぞれ“１”が供給される。この
とき、入力端子１２に供給されている入力データ
信号は、レベル検出回路１６により１ワード（１
個のサンプリング値に対応）毎にレベル検出さ
れ、１ワード中のMBSからたとえば10ビツト目
まで（−60dBに対応）がすべて“０”であるか
否かが、このレベル検出回路１６と判定ラツチ回
路２７とにより判定される。そして、上記10ビツ
ト目までがすべて“０”のとき、判定ラツチ回路
２７からのＱ出力が“１”となつて、左右分離回
路部３０のNAND回路３１，３２にそれぞれ送
られる。これらのNAND回路３１，３２は、上
記入力データ信号のワードが左チヤンネルか右チ
ヤンネルかによつて互いに相補的に動作し、たと
えば左チヤンネルのワードのデータについて、−
60dB以下であることが判定されれば、NAND回
路３１からラツチパルスがラツチ回路３５に送ら
れて、上記ミユーテイング信号の“１”がラツチ
される。このラツチ回路３５からの出力（上記
ラツチ後は“０”となる。）は、スイツチング回
路１３のNAND回路４１に送られて、上記入力
データ信号のワードの切換タイミングとタイミン
グ合せがなされ、NAND回路４５を介して、
AND回路４６に送られる。上記ラツチ後は、こ
のNAND回路４５からの出力は、左チヤンネル
のワード区間のみ“０”となるから、AND回路
４６から出力端子１４に供給される出力データ信
号は、左チヤンネルのワードの全ビツトがすべて
ゼロとなるようなミユーテイングがかけられる。
なお、右チヤンネルのワードの内容が−60dB
以下のレベルに対応すれば、右チヤンネルについ
ても同様にミユーテイングがかけられることは勿
論である。
以下のレベルに対応すれば、右チヤンネルについ
ても同様にミユーテイングがかけられることは勿
論である。
次に、時間検出回路１７は、上記ミユーテイン
グ信号の変化時（“０”から“１”、および“１”
から“０”への変化時）から一定の時間が経過し
た時点で、強制的にミユーテイングをかけるもの
であり、たとえばラツチ回路３８の入力および出
力信号を、Ex.OR回路４８に供給することによ
り、入力端子２８へのミユーテイング操作に伴な
う信号の変化を検出している。このEx.OR回路
４８からの出力を、インバータ４９で反転して計
時回路４７のクリア入力端子CLに送り、一定時
間後にこの計時回路４７から“１”の出力信号を
上記OR回路２６に送つている。この計時回路４
７としては、一定周期（たとえば16ｍsec周期）
のクロツクパルスに応じて入力データを順次シフ
トするシフトレジスタを用いて構成でき、８ビツ
トシフトレジスタの場合には、128ｍsecの時間計
測が行なえる。すなわち、ミユーテイング操作が
行なわれてから、128ｍsecが経過するまでに上記
ゼロレベル（−60dB以下のレベル）の検出がな
されない場合には、この計時回路４７からの出力
“１”がOR回路２６を介して判定ラツチ回路２
７に送られ、以下前述したようなミユーテイング
動作が強制的に行なわれる。
グ信号の変化時（“０”から“１”、および“１”
から“０”への変化時）から一定の時間が経過し
た時点で、強制的にミユーテイングをかけるもの
であり、たとえばラツチ回路３８の入力および出
力信号を、Ex.OR回路４８に供給することによ
り、入力端子２８へのミユーテイング操作に伴な
う信号の変化を検出している。このEx.OR回路
４８からの出力を、インバータ４９で反転して計
時回路４７のクリア入力端子CLに送り、一定時
間後にこの計時回路４７から“１”の出力信号を
上記OR回路２６に送つている。この計時回路４
７としては、一定周期（たとえば16ｍsec周期）
のクロツクパルスに応じて入力データを順次シフ
トするシフトレジスタを用いて構成でき、８ビツ
トシフトレジスタの場合には、128ｍsecの時間計
測が行なえる。すなわち、ミユーテイング操作が
行なわれてから、128ｍsecが経過するまでに上記
ゼロレベル（−60dB以下のレベル）の検出がな
されない場合には、この計時回路４７からの出力
“１”がOR回路２６を介して判定ラツチ回路２
７に送られ、以下前述したようなミユーテイング
動作が強制的に行なわれる。
次に、本実施例においては上記波形レベルのピ
ーク、あるいはデータが14ビツトを超えるオーバ
ーフローの検出をも同時に行なつている。
ーク、あるいはデータが14ビツトを超えるオーバ
ーフローの検出をも同時に行なつている。
すなわち、Ex.OR回路２１からの、入力デー
タの絶対値を２進数表示したデータを、インバー
タ５１を介してピーク検出回路１９のOR回路５
２に送り、ピーク検出回路１９では、このOR回
路５２からの出力をラツチ回路５３を介してOR
回路５２に帰還することにより、１ワード中のビ
ツト内容に“１”が存在するか否かを検出してい
る。これは、Ex.OR回路２１からの出力データ
としては、１ワード中のビツト内容に“０”が存
在するか否かの検出に相当し、１ビツトでも
“０”があれば、そのビツト以降では、ラツチ回
路５３からのＱ出力が“１”となり保持される。
このラツチ回路５３からの出力を、ピーク判定
ラツチ回路５４に送り、このピーク判定ラツチ回
路５４には、パルス出力回路２９から、１ワード
中の14ビツト目でラツチパルスを供給している。
したがつて、Ex.OR回路２１からの出力データ
が、LSB（14ビツト目）まですべて“１”のと
き、判定ラツチ回路５４のＱ出力が“１”とな
り、左右分離回路部５６を介して出力端子５５に
ピーク検出信号（あるいはオーバーフロー検出信
号）が送られる。なお、左右分離回路部５６は、
２個のNAND回路５７，５８とAND回路５９と
で構成されており、２個のNAND回路５７，５
８は、上記左右分離回路部３０と同様に、互いに
逆相の44kHzの矩形波信号によりゲート制御され
ている。
タの絶対値を２進数表示したデータを、インバー
タ５１を介してピーク検出回路１９のOR回路５
２に送り、ピーク検出回路１９では、このOR回
路５２からの出力をラツチ回路５３を介してOR
回路５２に帰還することにより、１ワード中のビ
ツト内容に“１”が存在するか否かを検出してい
る。これは、Ex.OR回路２１からの出力データ
としては、１ワード中のビツト内容に“０”が存
在するか否かの検出に相当し、１ビツトでも
“０”があれば、そのビツト以降では、ラツチ回
路５３からのＱ出力が“１”となり保持される。
このラツチ回路５３からの出力を、ピーク判定
ラツチ回路５４に送り、このピーク判定ラツチ回
路５４には、パルス出力回路２９から、１ワード
中の14ビツト目でラツチパルスを供給している。
したがつて、Ex.OR回路２１からの出力データ
が、LSB（14ビツト目）まですべて“１”のと
き、判定ラツチ回路５４のＱ出力が“１”とな
り、左右分離回路部５６を介して出力端子５５に
ピーク検出信号（あるいはオーバーフロー検出信
号）が送られる。なお、左右分離回路部５６は、
２個のNAND回路５７，５８とAND回路５９と
で構成されており、２個のNAND回路５７，５
８は、上記左右分離回路部３０と同様に、互いに
逆相の44kHzの矩形波信号によりゲート制御され
ている。
以上の説明からも明らかなように、本発明に係
るミユーテイング回路によれば、上記オーデイオ
信号等の入力信号のゼロレベル近傍時点でミユー
テイングを行うことができ、例えば従来のミユー
テイングにおいて、第１図Ｂのようにミユーテイ
ングがかけられることによりクリツク音等の雑音
が発生していたのに対して、本発明の構成を用い
ることにより信号波形がゼロレベルとなつた時点
で第１図Ｃのようにミユーテイングをかけること
ができ、上記雑音の発生を防止できる。また、時
間検出回路を設けたことにより、例えば入力オー
デイオ信号に直流レベルが混入してゼロレベル検
出が行なえない場合でも、ミユーテイング信号の
変化時点からの時間経過に応じて、強制的にミユ
ーテイングがかけられ、あるいはミユーテイング
が解除される。
るミユーテイング回路によれば、上記オーデイオ
信号等の入力信号のゼロレベル近傍時点でミユー
テイングを行うことができ、例えば従来のミユー
テイングにおいて、第１図Ｂのようにミユーテイ
ングがかけられることによりクリツク音等の雑音
が発生していたのに対して、本発明の構成を用い
ることにより信号波形がゼロレベルとなつた時点
で第１図Ｃのようにミユーテイングをかけること
ができ、上記雑音の発生を防止できる。また、時
間検出回路を設けたことにより、例えば入力オー
デイオ信号に直流レベルが混入してゼロレベル検
出が行なえない場合でも、ミユーテイング信号の
変化時点からの時間経過に応じて、強制的にミユ
ーテイングがかけられ、あるいはミユーテイング
が解除される。
第１図Ａ〜Ｃは入力オーデイオ信号と、ミユー
テイングされた出力オーデイオ信号との関係を示
すタイムチヤート、第２図は本発明の第１の実施
例を示す回路図、第３図は本発明の第２の実施例
を示す回路図である。 １，１１……ミユーテイング回路、２，１２…
…入力端子、３，１３……スイツチング回路、
４，１４……出力端子、５……ミユーテイング制
御回路、６，１６……レベル検出回路、７，１７
……時間検出回路。
テイングされた出力オーデイオ信号との関係を示
すタイムチヤート、第２図は本発明の第１の実施
例を示す回路図、第３図は本発明の第２の実施例
を示す回路図である。 １，１１……ミユーテイング回路、２，１２…
…入力端子、３，１３……スイツチング回路、
４，１４……出力端子、５……ミユーテイング制
御回路、６，１６……レベル検出回路、７，１７
……時間検出回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の導通を制御するためのスイツチン
グ回路を備え、該スイツチング回路をミユーテイ
ング信号に対応して制御することにより上記入力
信号のミユーテイングを行うミユーテイング回路
において、 上記入力信号と上記ミユーテイング信号が供給
されるレベル検出回路と、 ミユーテイング信号の変化時より一定時間経過
したことを検出する時間検出回路とを設け、 上記レベル検出回路は、ミユーテイング信号が
供給されたことに対応して上記入力信号のゼロレ
ベル近傍時点を検出したとき上記スイツチング回
路を制御するための信号を出力するようにし、ミ
ユーテイング信号の変化時から一定時間以内にゼ
ロレベル近傍時点が検出できない場合は上記時間
検出回路により上記スイツチング回路を制御する
ための信号を発生するようにしたことを特徴とす
るミユーテイング回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10332180A JPS5728409A (en) | 1980-07-28 | 1980-07-28 | Muting circuit |
| CA000382202A CA1173510A (en) | 1980-07-28 | 1981-07-22 | Muting circuit |
| US06/285,839 US4420694A (en) | 1980-07-28 | 1981-07-22 | Muting circuit |
| AU73418/81A AU542368B2 (en) | 1980-07-28 | 1981-07-24 | Receiver muting |
| NL8103512A NL191300C (nl) | 1980-07-28 | 1981-07-24 | Verstommingsschakeling. |
| GB8122971A GB2081998B (en) | 1980-07-28 | 1981-07-24 | Muting circuits |
| DE3129727A DE3129727C2 (de) | 1980-07-28 | 1981-07-28 | "Ausblendschaltung" |
| AT0333481A AT372539B (de) | 1980-07-28 | 1981-07-28 | Bedaempfungsstufe |
| FR8114672A FR2487604B1 (fr) | 1980-07-28 | 1981-07-28 | Circuit de silence |
| US06/749,676 USRE32278E (en) | 1980-07-28 | 1985-06-28 | Muting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10332180A JPS5728409A (en) | 1980-07-28 | 1980-07-28 | Muting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728409A JPS5728409A (en) | 1982-02-16 |
| JPH0131329B2 true JPH0131329B2 (ja) | 1989-06-26 |
Family
ID=14350924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10332180A Granted JPS5728409A (en) | 1980-07-28 | 1980-07-28 | Muting circuit |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US4420694A (ja) |
| JP (1) | JPS5728409A (ja) |
| AT (1) | AT372539B (ja) |
| AU (1) | AU542368B2 (ja) |
| CA (1) | CA1173510A (ja) |
| DE (1) | DE3129727C2 (ja) |
| FR (1) | FR2487604B1 (ja) |
| GB (1) | GB2081998B (ja) |
| NL (1) | NL191300C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE454227B (sv) * | 1980-08-04 | 1988-04-11 | Mitsubishi Electric Corp | Radiomottagare |
| JPS6094513A (ja) * | 1983-10-28 | 1985-05-27 | Victor Co Of Japan Ltd | 音量調整装置 |
| JPS60216609A (ja) * | 1984-04-12 | 1985-10-30 | Rohm Co Ltd | ミュ−ティング回路 |
| JPS62176325A (ja) * | 1986-01-30 | 1987-08-03 | Nec Ic Microcomput Syst Ltd | 電子スイツチ回路 |
| US5267120A (en) * | 1987-05-04 | 1993-11-30 | Digital Appliance Controls, Inc. | Relay control apparatus |
| JPH0718177Y2 (ja) * | 1987-09-19 | 1995-04-26 | オンキヨー株式会社 | ミューティング回路 |
| US5014343A (en) * | 1988-07-25 | 1991-05-07 | Microwave Data Systems, Inc. | Squelch-tail eliminator |
| US5055962A (en) * | 1989-02-21 | 1991-10-08 | Digital Appliance Controls, Inc. | Relay actuation circuitry |
| DE3929890A1 (de) * | 1989-09-08 | 1991-03-14 | Telefunken Electronic Gmbh | Schaltung zur signalverarbeitung symmetrischer signale |
| JPH0492509A (ja) * | 1990-08-07 | 1992-03-25 | Sharp Corp | ミューティング回路 |
| JP2655622B2 (ja) * | 1990-12-14 | 1997-09-24 | 日本電気株式会社 | スイッチ回路 |
| DE4103061C2 (de) * | 1991-02-01 | 1995-04-13 | Blaupunkt Werke Gmbh | Rundfunkempfänger |
| JPH07212138A (ja) * | 1994-01-24 | 1995-08-11 | Fujitsu Ltd | 電子ボリューム |
| KR970057814A (ko) * | 1995-12-18 | 1997-07-31 | 김주용 | 주문형 비디오 가입자 댁내 장치의 노이즈 제거장치 및 방법 |
| KR0170274B1 (ko) * | 1995-12-30 | 1999-03-20 | 김광호 | 뮤트 제어 회로 |
| US5918205A (en) * | 1996-01-30 | 1999-06-29 | Lsi Logic Corporation | Audio decoder employing error concealment technique |
| US5920833A (en) * | 1996-01-30 | 1999-07-06 | Lsi Logic Corporation | Audio decoder employing method and apparatus for soft-muting a compressed audio signal |
| DE10164806B4 (de) * | 2000-09-29 | 2005-03-31 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Polaritätsausblendverzögerungsschaltung zum Ausblenden von Ausgleichsvorgängen |
| EP1661125B1 (en) * | 2003-08-18 | 2007-08-08 | Koninklijke Philips Electronics N.V. | Clicking noise detection in a digital audio signal |
| KR20110024551A (ko) * | 2009-09-02 | 2011-03-09 | 삼성전자주식회사 | 휴대단말에서 팝업노이즈 제거 방법 및 장치 |
| US20110060431A1 (en) * | 2009-09-09 | 2011-03-10 | Himax Media Solutions, Inc. | Audio output devices |
| JP6052779B2 (ja) | 2009-11-20 | 2016-12-27 | コーニング インコーポレイテッド | 側面発光フォトニック光ファイバーを備えた照明システム及びその製造方法 |
| CN108093400B (zh) * | 2016-11-22 | 2021-01-29 | 南宁富桂精密工业有限公司 | 发送、接收WiFi参数的装置及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552613A (en) * | 1978-10-13 | 1980-04-17 | Sanyo Electric Co Ltd | Sound control circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3390275A (en) * | 1964-06-26 | 1968-06-25 | Boeing Co | Zero power detector switch and power transfer system |
| US3582675A (en) * | 1968-05-03 | 1971-06-01 | Teledyne Inc | Electronic switching arrangement |
| US3771011A (en) * | 1972-02-04 | 1973-11-06 | Singer Co | Apparatus for switching inputs to a deflection system |
| DE2228069C3 (de) * | 1972-06-09 | 1979-07-26 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und Einrichtung zur Unterdrückung von Störungen bei frequenzmodulierten Signalen |
| JPS529361A (en) * | 1975-07-11 | 1977-01-24 | Mitsubishi Electric Corp | Non-contact relay |
| JPS52119108A (en) * | 1976-03-31 | 1977-10-06 | Sansui Electric Co | Muutuning device |
| AT360590B (de) * | 1976-08-17 | 1981-01-26 | Elektroakusztikai Gyar | Schaltungsanordnung zur knallfreien unter- brechung und umschaltung von tonfrequenz- signalen |
| US4165491A (en) * | 1976-11-08 | 1979-08-21 | Sperry Rand Corporation | Circuit for detecting zero crossing points for data signal |
| US4204149A (en) * | 1977-07-18 | 1980-05-20 | Cleary James J | Electronic controlled-duration switching |
| US4336464A (en) * | 1979-05-10 | 1982-06-22 | Weber Harold J | Two terminal timed electric switch providing zero off-state current flow therethrough |
| US4338562A (en) * | 1980-07-10 | 1982-07-06 | Terwilliger Robert D | Load control circuit with timed interruption |
| US4344175A (en) * | 1980-12-22 | 1982-08-10 | General Electric Company | Muting circuit |
-
1980
- 1980-07-28 JP JP10332180A patent/JPS5728409A/ja active Granted
-
1981
- 1981-07-22 CA CA000382202A patent/CA1173510A/en not_active Expired
- 1981-07-22 US US06/285,839 patent/US4420694A/en not_active Ceased
- 1981-07-24 AU AU73418/81A patent/AU542368B2/en not_active Expired
- 1981-07-24 NL NL8103512A patent/NL191300C/xx not_active IP Right Cessation
- 1981-07-24 GB GB8122971A patent/GB2081998B/en not_active Expired
- 1981-07-28 FR FR8114672A patent/FR2487604B1/fr not_active Expired
- 1981-07-28 AT AT0333481A patent/AT372539B/de not_active IP Right Cessation
- 1981-07-28 DE DE3129727A patent/DE3129727C2/de not_active Expired - Lifetime
-
1985
- 1985-06-28 US US06/749,676 patent/USRE32278E/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552613A (en) * | 1978-10-13 | 1980-04-17 | Sanyo Electric Co Ltd | Sound control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2081998B (en) | 1984-08-22 |
| NL8103512A (nl) | 1982-02-16 |
| CA1173510A (en) | 1984-08-28 |
| AT372539B (de) | 1983-10-25 |
| US4420694A (en) | 1983-12-13 |
| NL191300C (nl) | 1995-05-01 |
| FR2487604B1 (fr) | 1986-12-12 |
| FR2487604A1 (fr) | 1982-01-29 |
| ATA333481A (de) | 1983-02-15 |
| DE3129727A1 (de) | 1982-03-18 |
| AU7341881A (en) | 1982-02-04 |
| GB2081998A (en) | 1982-02-24 |
| JPS5728409A (en) | 1982-02-16 |
| NL191300B (nl) | 1994-12-01 |
| DE3129727C2 (de) | 1994-02-24 |
| AU542368B2 (en) | 1985-02-21 |
| USRE32278E (en) | 1986-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131329B2 (ja) | ||
| US4773096A (en) | Digital switching power amplifier | |
| US4649372A (en) | Analogue to digital converter | |
| JPH02235260A (ja) | ボイスチェンジ回路 | |
| US5063597A (en) | Muting circuit in a digital audio system | |
| US3150228A (en) | Electronic musical instrument | |
| US6522278B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| US4931796A (en) | Digital-to-analog conversion circuit | |
| US5594440A (en) | A/D converter having a variable integrator whose time constant can be changed | |
| JP2794713B2 (ja) | パイロット信号判別回路 | |
| JP2637259B2 (ja) | 信号伝送路 | |
| JP2967783B2 (ja) | ミユーテイング回路 | |
| JPH0119199Y2 (ja) | ||
| JPS61203719A (ja) | 信号処理回路 | |
| JPS5972243A (ja) | デジタルデ−タミユ−ト回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JP2612061B2 (ja) | ミューティング回路 | |
| KR100188145B1 (ko) | 다이나믹 크로스 페이딩을 이용한 키 제어기 | |
| KR940004183Y1 (ko) | 토글식 강/약 스피커음 발생 회로 | |
| JPH03131124A (ja) | オーディオ再生回路 | |
| KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
| JPS645211Y2 (ja) | ||
| JPS6148296A (ja) | 音響装置 | |
| KR930008334Y1 (ko) | 전자식 건반악기의 음량 조절장치 | |
| JPH0422443Y2 (ja) |