JPS645211Y2 - - Google Patents
Info
- Publication number
- JPS645211Y2 JPS645211Y2 JP4605082U JP4605082U JPS645211Y2 JP S645211 Y2 JPS645211 Y2 JP S645211Y2 JP 4605082 U JP4605082 U JP 4605082U JP 4605082 U JP4605082 U JP 4605082U JP S645211 Y2 JPS645211 Y2 JP S645211Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- signals
- outputs
- sound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
Description
【考案の詳細な説明】
本考案は、音声機器などの音声信号が無音状態
から有音状態に切替つた時点を確実に検知できる
有音時検知回路に関する。
から有音状態に切替つた時点を確実に検知できる
有音時検知回路に関する。
従来の有音時検知回路は、音声信号をアナログ
信号のまま基準レベルと比較し、信号がこのレベ
ルよりも大きくなつたときを有音時に切替つた時
点として判定するように構成されていた。しか
し、音声信号は、一般にレベル変動が激しいた
め、上述した回路構成では基準レベルを適確に設
定することが非常に困難であると共に、集積回路
化も困難であつた。
信号のまま基準レベルと比較し、信号がこのレベ
ルよりも大きくなつたときを有音時に切替つた時
点として判定するように構成されていた。しか
し、音声信号は、一般にレベル変動が激しいた
め、上述した回路構成では基準レベルを適確に設
定することが非常に困難であると共に、集積回路
化も困難であつた。
本考案は、このような事情に鑑み、音声信号を
デイジタル信号に変換して有音状態を検出し、も
つて検出のためのレベル設定が不要で、しかも回
路構成をデイジタル化し得る改良された検知回路
を提供することを目的とする。
デイジタル信号に変換して有音状態を検出し、も
つて検出のためのレベル設定が不要で、しかも回
路構成をデイジタル化し得る改良された検知回路
を提供することを目的とする。
そこで以下に本考案の詳細を図示した実施例に
基づいて説明する。
基づいて説明する。
第１図は、本考案の一実施例を示す回路のブロ
ツク図であつて、図中符号１は、マイクロホンＭ
からの音声信号を、そのレベル変化の度合に比例
したパルス幅で、かつクロツク信号に同期したマ
ーク・スペース信号に変換するアナログ−デイジ
タル変換器（以下、単にデイジタル変換器と呼
ぶ）であり、このようなデイジタル変換器１は、
例えば第２図に示すようなデイジタル変調器が用
いられる。この変調器は、音声信号等のアナログ
信号と後述する比較電圧とを突合せて両者が交叉
した時にＨレベルの信号を出力するコンパレータ
CMと、ここからの信号をクロツク信号CLKに同
期したマーク信号及びスペース信号に変換するＤ
型フリツプフロツプＦと、このマーク信号時に充
電を、スペース信号時に放電を行なつて単調増加
及び単調滅少する比較電圧を出力する積分器Ｉと
で構成されている。再び第１図に戻つて、符号２
は、前述のマーク信号とスペース信号で表わされ
たデイジタル信号をクロツク信号CLKに同期し
て１ビツトずつ移送しながら複数ビツト、例えば
３ビツトずつ順次サンプリングするビツト信号抽
出器をなす３ステージのシフトレジスタで、その
入力端子にはデイジタル変換器１からの信号が、
クロツク端子CKには上記変換器１と同一のクロ
ツク信号CLKが、リセツト端子Ｒには後述する
リセツト回路６からのリセツト信号が入力し、ま
た各ステージの出力端子n1、n2、n3からは１ク
ロツクずつ遅延した合計３個のビツト信号が出力
するように構成されている。３は、これら３個の
ビツト信号が全て“１”か“０”ならば有音検出
信号を出力する一致検出器で、シフトレジスタ２
の出力端子n1，n2，n3の各々に入力端子が接続
する３入力排他的論理和ゲートＧと、これの出力
端に接続したインバータとで構成されている。
４は、一致検出器３からの信号を保持して以後の
音声信号の断続によつても回路出力を停止させな
いようにしたフリツプフロツプで、そのセツト端
子Ｓには一致検出器３からの信号が、リセツト端
子Ｒにはリセツト・ボタン５で起動するリセツト
回路６からのリセツト信号が入力している。
ツク図であつて、図中符号１は、マイクロホンＭ
からの音声信号を、そのレベル変化の度合に比例
したパルス幅で、かつクロツク信号に同期したマ
ーク・スペース信号に変換するアナログ−デイジ
タル変換器（以下、単にデイジタル変換器と呼
ぶ）であり、このようなデイジタル変換器１は、
例えば第２図に示すようなデイジタル変調器が用
いられる。この変調器は、音声信号等のアナログ
信号と後述する比較電圧とを突合せて両者が交叉
した時にＨレベルの信号を出力するコンパレータ
CMと、ここからの信号をクロツク信号CLKに同
期したマーク信号及びスペース信号に変換するＤ
型フリツプフロツプＦと、このマーク信号時に充
電を、スペース信号時に放電を行なつて単調増加
及び単調滅少する比較電圧を出力する積分器Ｉと
で構成されている。再び第１図に戻つて、符号２
は、前述のマーク信号とスペース信号で表わされ
たデイジタル信号をクロツク信号CLKに同期し
て１ビツトずつ移送しながら複数ビツト、例えば
３ビツトずつ順次サンプリングするビツト信号抽
出器をなす３ステージのシフトレジスタで、その
入力端子にはデイジタル変換器１からの信号が、
クロツク端子CKには上記変換器１と同一のクロ
ツク信号CLKが、リセツト端子Ｒには後述する
リセツト回路６からのリセツト信号が入力し、ま
た各ステージの出力端子n1、n2、n3からは１ク
ロツクずつ遅延した合計３個のビツト信号が出力
するように構成されている。３は、これら３個の
ビツト信号が全て“１”か“０”ならば有音検出
信号を出力する一致検出器で、シフトレジスタ２
の出力端子n1，n2，n3の各々に入力端子が接続
する３入力排他的論理和ゲートＧと、これの出力
端に接続したインバータとで構成されている。
４は、一致検出器３からの信号を保持して以後の
音声信号の断続によつても回路出力を停止させな
いようにしたフリツプフロツプで、そのセツト端
子Ｓには一致検出器３からの信号が、リセツト端
子Ｒにはリセツト・ボタン５で起動するリセツト
回路６からのリセツト信号が入力している。
次に、このように構成した有音時検知回路の動
作を第３図に示すタイミングチヤートを基に説明
する。時刻T1においてリセツト・ボタン５を押
してシフトレジスタ２とフリツプフロツプ４をリ
セツトする。この時点ではマイクロホンＭに音声
が入力せず、ここからの信号Ａは、滑かに上下動
しているので、比較電圧Ｂは１クロツク毎に増
加、減少を繰返すだけで、その都度音声信号と交
叉し、デイジタル変換器１からは１クロツクのマ
ーク・スペース信号、つまり１，０，１，０……
というようなＨレベルとＬレベルのデイジタル信
号Ｃが交互に出力する。これに併なつてビツト信
号抽出器２の出力端子n1，n2，n3の各々から上
記デイジタル信号Ｃを１クロツクずつ遅延された
３ビツトの信号Ｄが出力するが、その内容は、
“１”と“０”とが混在したものであるため、一
致検出器３からは信号が出力せず、フリツプフロ
ツプ４はリセツト状態のままである。
作を第３図に示すタイミングチヤートを基に説明
する。時刻T1においてリセツト・ボタン５を押
してシフトレジスタ２とフリツプフロツプ４をリ
セツトする。この時点ではマイクロホンＭに音声
が入力せず、ここからの信号Ａは、滑かに上下動
しているので、比較電圧Ｂは１クロツク毎に増
加、減少を繰返すだけで、その都度音声信号と交
叉し、デイジタル変換器１からは１クロツクのマ
ーク・スペース信号、つまり１，０，１，０……
というようなＨレベルとＬレベルのデイジタル信
号Ｃが交互に出力する。これに併なつてビツト信
号抽出器２の出力端子n1，n2，n3の各々から上
記デイジタル信号Ｃを１クロツクずつ遅延された
３ビツトの信号Ｄが出力するが、その内容は、
“１”と“０”とが混在したものであるため、一
致検出器３からは信号が出力せず、フリツプフロ
ツプ４はリセツト状態のままである。
時刻T2にいたつてマイクロホンＭに音声が入
力し、ここからの信号Ａのレベルが急に高くなる
と、比較電圧Ｂは３クロツク以上に亘つて増加を
続けなければ音声信号Ａと交叉できなくなる。こ
のためデイジタル変換器１からは、３クロツク幅
以上のマーク信号、つまり、１，１，１……とい
うようなＨレベルのデイジタル信号Ｃが出力し、
この信号は、上述したのと同様にシフトレジスタ
２内で１ビツトずつ順次移送されて時刻T3、つ
まり有音状態直前のデイジタル信号がビツト信号
抽出器２から排出され終つた時点において、その
端子n1，n2，n3の各々からの全ての信号が“１”
になるので、一致検出器３から信号Ｅが出力す
る。したがつて、フリツプフロツプ４から、例え
ばテープレコーダの録音スイツチをONとするの
に必要な信号Ｆを出力させることができる。な
お、この実施例では、無音状態から有音状態への
切替り時の音声信号のレベル変化を正方向として
説明したが、負方向への変化であつても同様に動
作することは明らかである。
力し、ここからの信号Ａのレベルが急に高くなる
と、比較電圧Ｂは３クロツク以上に亘つて増加を
続けなければ音声信号Ａと交叉できなくなる。こ
のためデイジタル変換器１からは、３クロツク幅
以上のマーク信号、つまり、１，１，１……とい
うようなＨレベルのデイジタル信号Ｃが出力し、
この信号は、上述したのと同様にシフトレジスタ
２内で１ビツトずつ順次移送されて時刻T3、つ
まり有音状態直前のデイジタル信号がビツト信号
抽出器２から排出され終つた時点において、その
端子n1，n2，n3の各々からの全ての信号が“１”
になるので、一致検出器３から信号Ｅが出力す
る。したがつて、フリツプフロツプ４から、例え
ばテープレコーダの録音スイツチをONとするの
に必要な信号Ｆを出力させることができる。な
お、この実施例では、無音状態から有音状態への
切替り時の音声信号のレベル変化を正方向として
説明したが、負方向への変化であつても同様に動
作することは明らかである。
上述した実施例においては、音声信号をデルタ
変調してデイジタル変換するようにしているが、
パルス・レートが入力信号のレベル変化の度合に
反比例するような他のマーク・スペース変調回路
を使用しても同様の作用効果が得られる。また、
無音状態から有音状態への切替り時におけるレベ
ル変化の方向が決つている場合には、前述の一致
検出器をアンドゲート又はナンドゲートで構成す
ることができる。さらに、サンプリング及び一致
検出する信号の数を３ビツトとしたが、４ビツト
以上によればより確実に切替つた時点で有音検出
信号を出力することができる。
変調してデイジタル変換するようにしているが、
パルス・レートが入力信号のレベル変化の度合に
反比例するような他のマーク・スペース変調回路
を使用しても同様の作用効果が得られる。また、
無音状態から有音状態への切替り時におけるレベ
ル変化の方向が決つている場合には、前述の一致
検出器をアンドゲート又はナンドゲートで構成す
ることができる。さらに、サンプリング及び一致
検出する信号の数を３ビツトとしたが、４ビツト
以上によればより確実に切替つた時点で有音検出
信号を出力することができる。
以上、説明したように本考案においては、入力
信号のレベル変化の度合に比例したパルス幅を有
し、かつクロツク信号に同期したマーク・スペー
ス変調で音声信号をデイジタル信号に変換して、
そのビツト構成を論理的に判定するようにしてい
るので、基準レベルを設定する必要がなく、しか
もデイジタル信号のビツト構成が音声信号の絶対
レベルには左右されないため、音声機器のゲイン
変化やドリフトによつて誤動作するという虞れも
ない。さらには、デイジタル化した信号を取扱う
ことができるため、集積回路をもつて構成するこ
とがきわめて容易となり、半導体デバイス化が可
能となる。
信号のレベル変化の度合に比例したパルス幅を有
し、かつクロツク信号に同期したマーク・スペー
ス変調で音声信号をデイジタル信号に変換して、
そのビツト構成を論理的に判定するようにしてい
るので、基準レベルを設定する必要がなく、しか
もデイジタル信号のビツト構成が音声信号の絶対
レベルには左右されないため、音声機器のゲイン
変化やドリフトによつて誤動作するという虞れも
ない。さらには、デイジタル化した信号を取扱う
ことができるため、集積回路をもつて構成するこ
とがきわめて容易となり、半導体デバイス化が可
能となる。
第１図は、本考案に係る有音時検知回路の一実
施例を示すブロツク図、第２図は、デイジタル変
換器の一例を示すブロツク図、第３図は、有音時
検知回路の動作を説明するためのタイミング図を
示す。 １……デイジタル変換器、２……ビツト信号抽
出器、３……一致検出器、６……リセツト回路。
施例を示すブロツク図、第２図は、デイジタル変
換器の一例を示すブロツク図、第３図は、有音時
検知回路の動作を説明するためのタイミング図を
示す。 １……デイジタル変換器、２……ビツト信号抽
出器、３……一致検出器、６……リセツト回路。
Claims (1)
- 入力信号のレベル変化の度合に比例したパルス
幅で、かつクロツク信号に同期したマーク・スペ
ース信号を出力するアナログ−デイジタル変換
器、該変換器からの出力をクロツク信号に同期し
て順次１ビツトずつ遅延された複数ビツトの信号
を同時にサンプリングするビツト信号抽出器、お
よび該抽出器でサンプリングされた信号のビツト
構成が全て同一となつたときに有音検出信号を出
力する一致検出器とから成る有音時検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4605082U JPS58148635U (ja) | 1982-03-31 | 1982-03-31 | 有音時検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4605082U JPS58148635U (ja) | 1982-03-31 | 1982-03-31 | 有音時検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148635U JPS58148635U (ja) | 1983-10-05 |
| JPS645211Y2 true JPS645211Y2 (ja) | 1989-02-09 |
Family
ID=30057054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4605082U Granted JPS58148635U (ja) | 1982-03-31 | 1982-03-31 | 有音時検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148635U (ja) |
-
1982
- 1982-03-31 JP JP4605082U patent/JPS58148635U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58148635U (ja) | 1983-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923190A (en) | Phase detector having a sampling circuit | |
| JPH0131329B2 (ja) | ||
| JPS6159913A (ja) | Ａｄ変換回路 | |
| JPS645211Y2 (ja) | ||
| US4891644A (en) | Device for determining pick-up head tracking error in a digital tape player | |
| JPS645212Y2 (ja) | ||
| JPH02255992A (ja) | マイクロコンピュータ | |
| JPS6348456B2 (ja) | ||
| JPH077914B2 (ja) | Ｄ／ａ変換装置 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| KR100189549B1 (ko) | 트래킹 장치 | |
| JPH0725843Y2 (ja) | ゼロクロス検出回路 | |
| JPS6259498B2 (ja) | ||
| JPS5815237U (ja) | 同期装置 | |
| JP2600124B2 (ja) | データ伝送路の切断検出装置 | |
| JP3833094B2 (ja) | 電圧レベル検知回路および電圧レベル検知方法 | |
| JPS60174346U (ja) | インタフエ−ス結合回路 | |
| JPH0550760B2 (ja) | ||
| JPH0495275A (ja) | 信号レベル検出装置 | |
| JPS5944691B2 (ja) | 信号伝送装置 | |
| JPS6234304A (ja) | 記録方式検出回路 | |
| JPH06188839A (ja) | サンプリングレートコンバータ | |
| JPS6044823A (ja) | マルチ・チヤンネル記録計 | |
| JPH02123813A (ja) | チャタリング除去回路 | |
| JPH0629932A (ja) | サンプリングレート変換装置 |