JPS6348456B2 - - Google Patents
Info
- Publication number
- JPS6348456B2 JPS6348456B2 JP57055498A JP5549882A JPS6348456B2 JP S6348456 B2 JPS6348456 B2 JP S6348456B2 JP 57055498 A JP57055498 A JP 57055498A JP 5549882 A JP5549882 A JP 5549882A JP S6348456 B2 JPS6348456 B2 JP S6348456B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- down counter
- counter
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、入力のアナログ信号に対し、変換開
始から追従するまでの時間を少なくできる比較追
従型Ａ／Ｄ変換器に関するものである。
始から追従するまでの時間を少なくできる比較追
従型Ａ／Ｄ変換器に関するものである。
（背景技術）
従来の比較追従型Ａ／Ｄ変換器を第１図に示
す。１は変換されるべきアナログ信号、２はクロ
ツク信号、３は電圧比較器、４は電圧比較器３の
出力信号、５はUP／DOWNカウンタ、７はＤ／
Ａ変換器、６は７のＤ／Ａ変換器により変換され
た出力、８はＤ／Ａ変換器７に与える基準電圧発
生回路、９はデイジタル変換出力端子で構成され
ている。電圧比較器３では、常にアナログ信号１
とＤ／Ａ変換器７の出力６とが比較されており、
アナログ信号１がＤ／Ａ変換器出力６より大きく
なるとUP／DOWNカウンタ５をUP（又は
DOWN）カウントし、逆にアナログ信号１が
Ｄ／Ａ変換器出力６より小さくなるとDOWN（又
はUP）カウントを行い、結果的にアナログ信号
１をＤ／Ａ変換器７を介してUP／DOWNカウン
タが比較追従して、そのカウンタの計数値がデイ
ジタル出力となるよう動作する。
す。１は変換されるべきアナログ信号、２はクロ
ツク信号、３は電圧比較器、４は電圧比較器３の
出力信号、５はUP／DOWNカウンタ、７はＤ／
Ａ変換器、６は７のＤ／Ａ変換器により変換され
た出力、８はＤ／Ａ変換器７に与える基準電圧発
生回路、９はデイジタル変換出力端子で構成され
ている。電圧比較器３では、常にアナログ信号１
とＤ／Ａ変換器７の出力６とが比較されており、
アナログ信号１がＤ／Ａ変換器出力６より大きく
なるとUP／DOWNカウンタ５をUP（又は
DOWN）カウントし、逆にアナログ信号１が
Ｄ／Ａ変換器出力６より小さくなるとDOWN（又
はUP）カウントを行い、結果的にアナログ信号
１をＤ／Ａ変換器７を介してUP／DOWNカウン
タが比較追従して、そのカウンタの計数値がデイ
ジタル出力となるよう動作する。
以上のように、この方式ではクロツクの数を１
つずつ計数するので、第３図の破線Ｂの直線のご
とく、変換を開始してからアナログ入力Ａに追従
するまでｎビツトのカウンタ場合１〜2nクロツク
必要となり、ビツト数が増加するに従い追従する
までの時間の最大値は指数的に長くなる欠点があ
つた。またこの欠点は、いくつかの電圧の異なる
アナログ信号を一定時間ずつ切り替えて、Ａ／Ｄ
変換しようとする場合、切り替え後新しく入力さ
れたアナログ信号にUP／DOWNカウンタが追従
するまでに時間がかかり、アナログ入力信号の切
替周期が短い場合には、UP／DOWNカウンタが
追従する前に別なアナログ信号に切り替わつてし
まい、正確なＡ／Ｄ変換ができなくなるという致
命的な欠点ともなる。
つずつ計数するので、第３図の破線Ｂの直線のご
とく、変換を開始してからアナログ入力Ａに追従
するまでｎビツトのカウンタ場合１〜2nクロツク
必要となり、ビツト数が増加するに従い追従する
までの時間の最大値は指数的に長くなる欠点があ
つた。またこの欠点は、いくつかの電圧の異なる
アナログ信号を一定時間ずつ切り替えて、Ａ／Ｄ
変換しようとする場合、切り替え後新しく入力さ
れたアナログ信号にUP／DOWNカウンタが追従
するまでに時間がかかり、アナログ入力信号の切
替周期が短い場合には、UP／DOWNカウンタが
追従する前に別なアナログ信号に切り替わつてし
まい、正確なＡ／Ｄ変換ができなくなるという致
命的な欠点ともなる。
（発明の課題）
本発明の目的は、これらの欠点を除去するた
め、Ａ／Ｄ変換開始からUP／DOWNカウンタが
アナログ入力信号に追従するまでの時間を短縮し
たもので、その特徴は、アツプ／ダウンカウンタ
と、該カウンタの出力をアナログ電圧に変換する
Ｄ／Ａ変換器と、前記カウンタの出力に接続され
デイジタル出力を与える出力端子と、入力端子の
アナログ電圧と前記Ｄ／Ａ変換器の出力のアナロ
グ電圧を比較しその結果により前記カウンタを制
御する電圧比較器と、前記カウンタの歩進のため
のクロツク信号を提供する手段とを有するＡ／Ｄ
変換器において、前記カウンタが下位ビツトのた
めの下位アツプ／ダウンカウンタ及び上位ビツト
のための上位アツプ／ダウンカウンタから構成さ
れるとともに、上位アツプ／ダウンカウンタのク
ロツク入力線に下位アツプ／ダウンカウンタのキ
ヤリー出力線が接続され、Ａ／Ｄ変換開始の際、
前記下位アツプ／ダウンカウンタ及び前記上位ア
ツプ／ダウンカウンタに所定の設定値をそれぞれ
プリセツトする設定器と、前記電圧比較器の出力
に基づき、前記Ｄ／Ａ変換器の出力のアナログ電
圧が前記入力端子のアナログ電圧に追従したこと
を検出する追従検出器と、該追従検出器の出力に
従つて前記クロツク信号の前記下位アツプ／ダウ
ンカウンタ又は前記上位アツプ／ダウンカウンタ
への入力を切替えるクロツク切替回路が具備され
るごときＡ／Ｄ変換器にある。
め、Ａ／Ｄ変換開始からUP／DOWNカウンタが
アナログ入力信号に追従するまでの時間を短縮し
たもので、その特徴は、アツプ／ダウンカウンタ
と、該カウンタの出力をアナログ電圧に変換する
Ｄ／Ａ変換器と、前記カウンタの出力に接続され
デイジタル出力を与える出力端子と、入力端子の
アナログ電圧と前記Ｄ／Ａ変換器の出力のアナロ
グ電圧を比較しその結果により前記カウンタを制
御する電圧比較器と、前記カウンタの歩進のため
のクロツク信号を提供する手段とを有するＡ／Ｄ
変換器において、前記カウンタが下位ビツトのた
めの下位アツプ／ダウンカウンタ及び上位ビツト
のための上位アツプ／ダウンカウンタから構成さ
れるとともに、上位アツプ／ダウンカウンタのク
ロツク入力線に下位アツプ／ダウンカウンタのキ
ヤリー出力線が接続され、Ａ／Ｄ変換開始の際、
前記下位アツプ／ダウンカウンタ及び前記上位ア
ツプ／ダウンカウンタに所定の設定値をそれぞれ
プリセツトする設定器と、前記電圧比較器の出力
に基づき、前記Ｄ／Ａ変換器の出力のアナログ電
圧が前記入力端子のアナログ電圧に追従したこと
を検出する追従検出器と、該追従検出器の出力に
従つて前記クロツク信号の前記下位アツプ／ダウ
ンカウンタ又は前記上位アツプ／ダウンカウンタ
への入力を切替えるクロツク切替回路が具備され
るごときＡ／Ｄ変換器にある。
（発明の構成及び作用）
第２図は本発明の一実施例を示すブロツク図で
あり、１０は電圧比較器３の出力が反転したこと
を検出し、信号線１１に論理“１”を出力する反
転検出器、１２はスイツチ手段１３及び１４を有
し、信号線１１に論理“１”が出力されるときク
ロツク信号を後述する上位UP／DOWNカウンタ
１８ｂに供給し、信号線１１に論理“０”が出力
されているときクロツク信号を後述する下位
UP／DOWNカウンタ１８ａに供給するクロツク
切替回路、１５は下位UP／DOWNカウンタ１８
ａのキヤリー出力線、１６は上位UP／DOWNカ
ウンタ１８ｂのクロツク入力線、１７はＡ／Ｄ変
換開始用信号の入力端子、１８ａは入力端子１７
から入力されたＡ／Ｄ変換開始用信号により設定
器１９ａの設定値がプリセツトされる下位UP／
DOWNカウンタ、１８ｂは入力端子１７から入
力されたＡ／Ｄ変換開始用信号により設定器１９
ｂの設定値がプリセツトされる上位UP／DOWN
カウンタである。
あり、１０は電圧比較器３の出力が反転したこと
を検出し、信号線１１に論理“１”を出力する反
転検出器、１２はスイツチ手段１３及び１４を有
し、信号線１１に論理“１”が出力されるときク
ロツク信号を後述する上位UP／DOWNカウンタ
１８ｂに供給し、信号線１１に論理“０”が出力
されているときクロツク信号を後述する下位
UP／DOWNカウンタ１８ａに供給するクロツク
切替回路、１５は下位UP／DOWNカウンタ１８
ａのキヤリー出力線、１６は上位UP／DOWNカ
ウンタ１８ｂのクロツク入力線、１７はＡ／Ｄ変
換開始用信号の入力端子、１８ａは入力端子１７
から入力されたＡ／Ｄ変換開始用信号により設定
器１９ａの設定値がプリセツトされる下位UP／
DOWNカウンタ、１８ｂは入力端子１７から入
力されたＡ／Ｄ変換開始用信号により設定器１９
ｂの設定値がプリセツトされる上位UP／DOWN
カウンタである。
第２図の実施例の具体的動作について説明す
る。アナログ入力端子１にアナログ入力信号が入
り、Ａ／Ｄ変換が開始されるときに、Ａ／Ｄ変換
開始信号端子１７にパルス状のＡ／Ｄ変換開始信
号が入力される。このＡ／Ｄ変換開始信号は、反
転検出器１０をリセツト状態にし、更にUP／
DOWNカウンタ１８ａ，１８ｂをそれぞれ設定
器１９ａ，１９ｂの設定値にセツトする。セツト
後UP／DOWNカウンタ１８ａ，１８ｂは、この
セツトされた値からUP／DOWNを開始する。前
記UP／DOWNカウンタ１８ａ，１８ｂにセツト
される値は任意であるが、一般的には、該カウン
タの可変範囲の中間の値をセツトする方が、アナ
ログ入力信号の最大値、最小値に対して追従する
までの時間を短縮できるので有益である。反転検
出器１０がリセツト状態になると、スイツチ手段
１３，１４は実線で示した方向にスイツチされ
る。なお、スイツチ手段１３，１４は、AND又
はORのゲート回路によつても簡単に実現され
る。このスイツチ状態において、クロツク入力端
子２から入力されるクロツク信号は、UP／
DOWNカウンタ１８ａには入力されず、UP／
DOWNカウンタ１８ｂに直接入力される。従つ
て、UP／DOWNカウンタ１８ａはカウンタ動作
をせず、UP／DOWNカウンタ１８ｂのみクロツ
ク信号によりUP／DOWNカウント動作をする。
次に反転検出器が後述する方法等で、アナログ入
力端子１からの信号にＤ／Ａ変換器７の出力が追
従したことを検出した場合、出力はセツト状態と
なり、スイツチ手段１３，１４は破線で示した方
向にスイツチされる。このスイツチ状態では、ク
ロツク端子２から入力されるクロツク信号は
UP／DOWNカウンタ１８ａに入力され、UP／
DOWNカウンタ１８ｂのクロツク入力線１６に
は、UP／DOWNカウンタ１８ａのキヤリー出力
線１５が接続され、第１図で示されたUP／
DOWNカウンタ５と同じ動作を行う。
る。アナログ入力端子１にアナログ入力信号が入
り、Ａ／Ｄ変換が開始されるときに、Ａ／Ｄ変換
開始信号端子１７にパルス状のＡ／Ｄ変換開始信
号が入力される。このＡ／Ｄ変換開始信号は、反
転検出器１０をリセツト状態にし、更にUP／
DOWNカウンタ１８ａ，１８ｂをそれぞれ設定
器１９ａ，１９ｂの設定値にセツトする。セツト
後UP／DOWNカウンタ１８ａ，１８ｂは、この
セツトされた値からUP／DOWNを開始する。前
記UP／DOWNカウンタ１８ａ，１８ｂにセツト
される値は任意であるが、一般的には、該カウン
タの可変範囲の中間の値をセツトする方が、アナ
ログ入力信号の最大値、最小値に対して追従する
までの時間を短縮できるので有益である。反転検
出器１０がリセツト状態になると、スイツチ手段
１３，１４は実線で示した方向にスイツチされ
る。なお、スイツチ手段１３，１４は、AND又
はORのゲート回路によつても簡単に実現され
る。このスイツチ状態において、クロツク入力端
子２から入力されるクロツク信号は、UP／
DOWNカウンタ１８ａには入力されず、UP／
DOWNカウンタ１８ｂに直接入力される。従つ
て、UP／DOWNカウンタ１８ａはカウンタ動作
をせず、UP／DOWNカウンタ１８ｂのみクロツ
ク信号によりUP／DOWNカウント動作をする。
次に反転検出器が後述する方法等で、アナログ入
力端子１からの信号にＤ／Ａ変換器７の出力が追
従したことを検出した場合、出力はセツト状態と
なり、スイツチ手段１３，１４は破線で示した方
向にスイツチされる。このスイツチ状態では、ク
ロツク端子２から入力されるクロツク信号は
UP／DOWNカウンタ１８ａに入力され、UP／
DOWNカウンタ１８ｂのクロツク入力線１６に
は、UP／DOWNカウンタ１８ａのキヤリー出力
線１５が接続され、第１図で示されたUP／
DOWNカウンタ５と同じ動作を行う。
ここで、UP／DOWNカウンタ１８ａを最小ビ
ツト側としてｍビツト、UP／DOWNカウンタ１
８ｂを最大ビツト側としてｎビツトとする。従つ
て本Ａ／Ｄ変換器は、ｉ＝ｍ＋ｎビツトの変換器
となる。ここで、反転検出器１０の出力がリセツ
ト状態のとき、すなわち、スイツチ手段１３，１
４が実線方向にスイツチされているときと、反転
検出器１０がセツト状態のとき、すなわちスイツ
チ手段１３，１４が破線方向にスイツチされてい
るときの、UP／DOWNカウンタ１８ｂのall0か
らフルビツトになるまでのカウントの速さを比較
すると、反転検出器１０がリセツト状態のとき2n
クロツクでフルビツトになるのに対し、セツト状
態のときは2n+mクロツク必要となり、カウント速
度は、反転検出器１０がリセツト状態のときの方
が2m倍速くなる。すなわち、Ｄ／Ａ変換器７の出
力で見ると、出力電圧の変化も反転検出器１０の
リセツト状態の方が2m倍速いことを意味し、アナ
ログ入力信号に対しＤ／Ａ変換器７の出力が、非
常に短時間で追従できる方法を与える。しかし、
追従性が速くなつたこととは逆に、下位のUP／
DOWNカウンタ１８ａの動作を無視し、クロツ
ク入力をUP／DOWNカウンタ１８ｂに入力した
ことにより、１ビツト当りのＤ／Ａ変換器の変化
量は2m倍となり、Ａ／Ｄ変換精度は１／2m倍悪くな る欠点を持つ。従つて、第１図に示したような従
来の回路と同等な変換精度を持たせるためには、
Ｄ／Ａ変換器７の出力がアナログ入力信号に追従
したことを検出して、クロツク信号をUP／
DOWNカウンタ１８ａに入力した状態、すなわ
ちスイツチ手段１３，１４が破線の状態にしてや
ればよい。ここに反転検出器１０の必要性が生ず
るが、この検出方法について一例を示す。
ツト側としてｍビツト、UP／DOWNカウンタ１
８ｂを最大ビツト側としてｎビツトとする。従つ
て本Ａ／Ｄ変換器は、ｉ＝ｍ＋ｎビツトの変換器
となる。ここで、反転検出器１０の出力がリセツ
ト状態のとき、すなわち、スイツチ手段１３，１
４が実線方向にスイツチされているときと、反転
検出器１０がセツト状態のとき、すなわちスイツ
チ手段１３，１４が破線方向にスイツチされてい
るときの、UP／DOWNカウンタ１８ｂのall0か
らフルビツトになるまでのカウントの速さを比較
すると、反転検出器１０がリセツト状態のとき2n
クロツクでフルビツトになるのに対し、セツト状
態のときは2n+mクロツク必要となり、カウント速
度は、反転検出器１０がリセツト状態のときの方
が2m倍速くなる。すなわち、Ｄ／Ａ変換器７の出
力で見ると、出力電圧の変化も反転検出器１０の
リセツト状態の方が2m倍速いことを意味し、アナ
ログ入力信号に対しＤ／Ａ変換器７の出力が、非
常に短時間で追従できる方法を与える。しかし、
追従性が速くなつたこととは逆に、下位のUP／
DOWNカウンタ１８ａの動作を無視し、クロツ
ク入力をUP／DOWNカウンタ１８ｂに入力した
ことにより、１ビツト当りのＤ／Ａ変換器の変化
量は2m倍となり、Ａ／Ｄ変換精度は１／2m倍悪くな る欠点を持つ。従つて、第１図に示したような従
来の回路と同等な変換精度を持たせるためには、
Ｄ／Ａ変換器７の出力がアナログ入力信号に追従
したことを検出して、クロツク信号をUP／
DOWNカウンタ１８ａに入力した状態、すなわ
ちスイツチ手段１３，１４が破線の状態にしてや
ればよい。ここに反転検出器１０の必要性が生ず
るが、この検出方法について一例を示す。
Ａ／Ｄ変換の開始時、端子１７より入力される
Ａ／Ｄ変換開始信号により反転検出回路１０がリ
セツト状態になり、Ｄ／Ａ変換器７の出力は高速
でアナログ入力信号を追い始めることは前述した
通りである。ここで、Ｄ／Ａ変換器７の出力がア
ナログ入力信号に追いつき更に追いこすと、電圧
比較器３の出力は反転し、UP／DOWNカウンタ
１８ｂもUPからDOWN又はDOWNからUPへと
反転する。従つて、Ｄ／Ａ変換器７の出力もこれ
に応じて反対方向に変化し、再度アナログ入力信
号をクロスし、電圧比較器３の出力が再び反転す
る。この動作を繰り返しながら、Ｄ／Ａ変換器７
の出力がアナログ入力を追従していくことは、第
１図の説明でも述べた通りである。すなわち言い
かえれば、電圧比較器３が反転動作を行つたとい
うことは、Ｄ／Ａ変換器７の出力がアナログ入力
信号を追従し始めたということになり、追従検出
としては、この電圧比較器３の反転動作を検出す
ればよい。具体的には、エツヂトリガのクロツク
入力端子をもつフリツプフロツプ又はカウンタ
に、電圧比較器３の出力をクロツク信号として入
力してやることにより簡単に実現できる。また、
電圧比較器３の出力を微分することにより反転動
作をパルスとしてとり出し、このパルスでフリツ
プフロツプ等をセツトすることによつても実現可
能である。
Ａ／Ｄ変換開始信号により反転検出回路１０がリ
セツト状態になり、Ｄ／Ａ変換器７の出力は高速
でアナログ入力信号を追い始めることは前述した
通りである。ここで、Ｄ／Ａ変換器７の出力がア
ナログ入力信号に追いつき更に追いこすと、電圧
比較器３の出力は反転し、UP／DOWNカウンタ
１８ｂもUPからDOWN又はDOWNからUPへと
反転する。従つて、Ｄ／Ａ変換器７の出力もこれ
に応じて反対方向に変化し、再度アナログ入力信
号をクロスし、電圧比較器３の出力が再び反転す
る。この動作を繰り返しながら、Ｄ／Ａ変換器７
の出力がアナログ入力を追従していくことは、第
１図の説明でも述べた通りである。すなわち言い
かえれば、電圧比較器３が反転動作を行つたとい
うことは、Ｄ／Ａ変換器７の出力がアナログ入力
信号を追従し始めたということになり、追従検出
としては、この電圧比較器３の反転動作を検出す
ればよい。具体的には、エツヂトリガのクロツク
入力端子をもつフリツプフロツプ又はカウンタ
に、電圧比較器３の出力をクロツク信号として入
力してやることにより簡単に実現できる。また、
電圧比較器３の出力を微分することにより反転動
作をパルスとしてとり出し、このパルスでフリツ
プフロツプ等をセツトすることによつても実現可
能である。
以上説明したように前記実施例では、Ａ／Ｄ変
換開始直後は、アナログ入力信号に対して、その
計数値がデイジタル出力となるUP／DOWNカウ
ンタが高速で追従できるよう動作し、追従後は
Ａ／Ｄ変換精度が上がるように動作するので、結
果的に高速高精度のＡ／Ｄ変換器が得られる。
換開始直後は、アナログ入力信号に対して、その
計数値がデイジタル出力となるUP／DOWNカウ
ンタが高速で追従できるよう動作し、追従後は
Ａ／Ｄ変換精度が上がるように動作するので、結
果的に高速高精度のＡ／Ｄ変換器が得られる。
第３図は、アナログ入力信号に対して、Ｄ／Ａ
変換器出力がどのように追従するかを具体的に示
したものである。図中において、Ａは第１図及び
第２図アナログ入力端子１に入力されるアナログ
入力信号を示し、Ｂは第１図従来の回路における
Ｄ／Ａ変換器７の出力、Ｃは第２図の本発明の実
施例におけるＤ／Ａ変換器７の出力を示す。ま
た、Ｄは信号Ａ，Ｂ，Ｃの可変範囲の上限を示
す。
変換器出力がどのように追従するかを具体的に示
したものである。図中において、Ａは第１図及び
第２図アナログ入力端子１に入力されるアナログ
入力信号を示し、Ｂは第１図従来の回路における
Ｄ／Ａ変換器７の出力、Ｃは第２図の本発明の実
施例におけるＤ／Ａ変換器７の出力を示す。ま
た、Ｄは信号Ａ，Ｂ，Ｃの可変範囲の上限を示
す。
なお本発明は前記実施例に限らず、例えば、下
位UP／DOWNカウンタと上位UP／DOWNカウ
ンタにプリセツトできないUP／DOWNカウンタ
を使用してもよい。また、反転検出器としてカウ
ンタを用いると、次のような利点が生じる。すな
わち、カウンタを用いて、電圧比較器出力の反転
が２回又はそれ以上の回数生じたときに反転検出
信号を出力するようにすると、Ａ／Ｄ変換開始以
前の電圧比較器出力状態が保障されていない場
合、Ａ／Ｄ変換開始時点で発生する可能性のある
電圧比較器出力の反転を簡単に避けることができ
る。ここでカウンタとしては、フリツプフロツプ
２ケで構成される簡単なカウンタも含まれる。も
し、フリツプフロツプ１ケで構成したような最初
の反転を検出する回路の場合は、前記Ａ／Ｄ変換
開始時の電圧比較器の反転を防止するため、反転
検出器の動作タイミングを遅らすか、Ａ／Ｄ変換
開始前に電圧比較器の出力を保障するような対策
をとることが望ましい。
位UP／DOWNカウンタと上位UP／DOWNカウ
ンタにプリセツトできないUP／DOWNカウンタ
を使用してもよい。また、反転検出器としてカウ
ンタを用いると、次のような利点が生じる。すな
わち、カウンタを用いて、電圧比較器出力の反転
が２回又はそれ以上の回数生じたときに反転検出
信号を出力するようにすると、Ａ／Ｄ変換開始以
前の電圧比較器出力状態が保障されていない場
合、Ａ／Ｄ変換開始時点で発生する可能性のある
電圧比較器出力の反転を簡単に避けることができ
る。ここでカウンタとしては、フリツプフロツプ
２ケで構成される簡単なカウンタも含まれる。も
し、フリツプフロツプ１ケで構成したような最初
の反転を検出する回路の場合は、前記Ａ／Ｄ変換
開始時の電圧比較器の反転を防止するため、反転
検出器の動作タイミングを遅らすか、Ａ／Ｄ変換
開始前に電圧比較器の出力を保障するような対策
をとることが望ましい。
（発明の効果）
本発明は、クロツク信号のUP／DOWNカウン
タへの入力位置を切り替えるので、高速でかつ高
精度の変換を行うことができる。
タへの入力位置を切り替えるので、高速でかつ高
精度の変換を行うことができる。
第１図は従来の比較追従型Ａ／Ｄ変換回路のブ
ロツク図、第２図は本発明のＡ／Ｄ変換回路のブ
ロツク図、第３図はアナログ入力信号に対する
Ｄ／Ａ変換出力の追従波形である。 図中において、１はアナログ信号入力端子、２
はクロツク入力端子、３は電圧比較器、５ａ及び
５ｂはUP／DOWNカウンタ、７はＤ／Ａ変換
器、９はデイジタル出力端子、１０は反転検出
器、１２はクロツク切替回路、１３及び１４はス
イツチング手段、１７はＡ／Ｄ変換回始信号端
子、１８ａは下位UP／DOWNカウンタ、１８ｂ
は上位UP／DOWNカウンタ、１９ａ及び１９ｂ
は設定器である。
ロツク図、第２図は本発明のＡ／Ｄ変換回路のブ
ロツク図、第３図はアナログ入力信号に対する
Ｄ／Ａ変換出力の追従波形である。 図中において、１はアナログ信号入力端子、２
はクロツク入力端子、３は電圧比較器、５ａ及び
５ｂはUP／DOWNカウンタ、７はＤ／Ａ変換
器、９はデイジタル出力端子、１０は反転検出
器、１２はクロツク切替回路、１３及び１４はス
イツチング手段、１７はＡ／Ｄ変換回始信号端
子、１８ａは下位UP／DOWNカウンタ、１８ｂ
は上位UP／DOWNカウンタ、１９ａ及び１９ｂ
は設定器である。
Claims (1)
- 【特許請求の範囲】 １ アツプ／ダウンカウンタと、 該カウンタの出力をアナログ電圧に変換する
Ｄ／Ａ変換器と、 前記カウンタの出力に接続されデイジタル出力
を与える出力端子と、 入力端子のアナログ電圧と前記Ｄ／Ａ変換器の
出力のアナログ電圧を比較しその結果により前記
カウンタを制御する電圧比較器と、 前記カウンタの歩進のためのクロツク信号を提
供する手段とを有するＡ／Ｄ変換器において、 前記カウンタが下位ビツトのための下位アツ
プ／ダウンカウンタ及び上位ビツトのための上位
アツプ／ダウンカウンタから構成されるととも
に、上位アツプ／ダウンカウンタのクロツク入力
線に下位アツプ／ダウンカウンタのキヤリー出力
線が接続され、 Ａ／Ｄ変換開始の際、前記下位アツプ／ダウン
カウンタ及び前記上位アツプ／ダウンカウンタに
所定の設定値をそれぞれプリセツトする設定器
と、 前記電圧比較器の出力に基づき、前記Ｄ／Ａ変
換器の出力のアナログ電圧が前記入力端子のアナ
ログ電圧に追従したことを検出する追従検出器
と、 該追従検出器の出力に従つて前記クロツク信号
の前記下位アツプ／ダウンカウンタ又は前記上位
アツプ／ダウンカウンタへの入力を切替えるクロ
ツク切替回路が具備されることを特徴とするＡ／
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5549882A JPS58173917A (ja) | 1982-04-05 | 1982-04-05 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5549882A JPS58173917A (ja) | 1982-04-05 | 1982-04-05 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173917A JPS58173917A (ja) | 1983-10-12 |
| JPS6348456B2 true JPS6348456B2 (ja) | 1988-09-29 |
Family
ID=13000304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5549882A Granted JPS58173917A (ja) | 1982-04-05 | 1982-04-05 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173917A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2816467B2 (ja) * | 1988-05-11 | 1998-10-27 | アナログ・デバイセズ株式会社 | Ａ／ｄ変換回路 |
| JP4560205B2 (ja) * | 2000-12-18 | 2010-10-13 | キヤノン株式会社 | Ａ／ｄ変換器及びそれを用いた固体撮像装置 |
| JP4613311B2 (ja) * | 2005-02-10 | 2011-01-19 | 国立大学法人静岡大学 | ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置 |
| JP7425953B2 (ja) * | 2019-10-31 | 2024-02-01 | 日本電信電話株式会社 | Ａｄコンバータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120248A (en) * | 1977-03-29 | 1978-10-20 | Mitsubishi Electric Corp | Analog-digital conversion circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072158U (ja) * | 1973-11-02 | 1975-06-25 | ||
| JPS53112356U (ja) * | 1977-02-14 | 1978-09-07 |
-
1982
- 1982-04-05 JP JP5549882A patent/JPS58173917A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120248A (en) * | 1977-03-29 | 1978-10-20 | Mitsubishi Electric Corp | Analog-digital conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173917A (ja) | 1983-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0220173B2 (ja) | ||
| US3961271A (en) | Pulse width and amplitude screening circuit | |
| US4506175A (en) | Digital phase comparator circuit producing sign and magnitude outputs | |
| US3753130A (en) | Digital frequency comparator | |
| US4160154A (en) | High speed multiple event timer | |
| JPH07115355A (ja) | 零検出回路におけるオフセット減少方法及び回路 | |
| CN109274376B (zh) | 一种可压缩最大转换耗时的游标环型时间数字转换器 | |
| US5095232A (en) | Timing signal delay circuit with high resolution or accuracy | |
| KR920002947B1 (ko) | 디지탈 위상 동기 루프 | |
| JPS6348456B2 (ja) | ||
| US3631468A (en) | Analog to digital converter | |
| WO2022110235A1 (zh) | 芯片及时钟检测方法 | |
| US3313927A (en) | Pulse width comparator | |
| US6205192B1 (en) | Clock input control circuit | |
| US4224574A (en) | Digital frequency quadrupler | |
| US3564429A (en) | Programmable rate oscillator | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPH0634684A (ja) | 位相差デジタル変換回路 | |
| KR100235563B1 (ko) | 극성 검출기(A Polarity Detector) | |
| JPS581567B2 (ja) | 信号変換器 | |
| JPH02202217A (ja) | クロックデューティ自動調整回路 | |
| JP3074953B2 (ja) | ピーク検出回路 | |
| JPH0427040Y2 (ja) | ||
| SU684710A1 (ru) | Фазоимпульсный преобразователь | |
| SU1318921A1 (ru) | Преобразователь отношени напр жений во временной интервал |