JPS58173917A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS58173917A JPS58173917A JP5549882A JP5549882A JPS58173917A JP S58173917 A JPS58173917 A JP S58173917A JP 5549882 A JP5549882 A JP 5549882A JP 5549882 A JP5549882 A JP 5549882A JP S58173917 A JPS58173917 A JP S58173917A
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- counter
- conversion
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、入力のアナログ信号に対し、変換開始から追
従するまでの時間を少なくできる比較追従型Ａ／Ｄ変換
器に関するものである。
従するまでの時間を少なくできる比較追従型Ａ／Ｄ変換
器に関するものである。
（背景技術）
従来の比較追従型Ａ／Ｄ変換器を第１図に示す。
１は変換されるべきアナログ信号、２はクロック信号、
３は電圧比較器、４は電圧比較器３の出力信号、５ハＵ
ＰＺＤＯｗＮカウンタ、７ ハＤ／Ａ 変換器、６は７
のＤ／Ａ変換器により変換された出力、８はＤ／Ａ変換
器７に与える基単電圧発生回路、９はディジタル変換出
力端子で構成されている。
３は電圧比較器、４は電圧比較器３の出力信号、５ハＵ
ＰＺＤＯｗＮカウンタ、７ ハＤ／Ａ 変換器、６は７
のＤ／Ａ変換器により変換された出力、８はＤ／Ａ変換
器７に与える基単電圧発生回路、９はディジタル変換出
力端子で構成されている。
電圧比較器３では、常にアナログ信号１と１）／Ａ変換
器７の出力６とが比較されており、アナログ信号１がＤ
／Ａ変換器出力６より大きくなると゛ＵＰ／ＤＯＷＮカ
ウンタ５ヲＵＰ（又ハＤＯｗＮ）カウントし、逆にアナ
ログ信号１がＤ／Ａ変換器出力６より小さくなるとＤＯ
ＷＮ（又はＵＰ）カウントを行い、結果的にアナログ信
号１をＤ／Ａ変換器７を介してＵＰ／ＤＯＷＮカウンタ
が比較追従して、そのカウンタの計数値がディジタル出
力となるよう動作する。
器７の出力６とが比較されており、アナログ信号１がＤ
／Ａ変換器出力６より大きくなると゛ＵＰ／ＤＯＷＮカ
ウンタ５ヲＵＰ（又ハＤＯｗＮ）カウントし、逆にアナ
ログ信号１がＤ／Ａ変換器出力６より小さくなるとＤＯ
ＷＮ（又はＵＰ）カウントを行い、結果的にアナログ信
号１をＤ／Ａ変換器７を介してＵＰ／ＤＯＷＮカウンタ
が比較追従して、そのカウンタの計数値がディジタル出
力となるよう動作する。
以上のように、この方式ではクロックの数を１つずつ計
数するので、第３図の破線Ｂの直線のごとく、変換を開
始してからアナログ人力Ａに追従するまでｎビットのカ
ウンタの場合１〜２ｎクロツク必要となり、ビット数が
増加するに従い追従するまでの時間の最大値は指数的に
長くなる欠点があった。またこの欠点は、いくつかの電
圧の異なるアナログ信号を一定時間ずつ切り替えて、Ａ
／Ｄ変換しようとする場合、切り替え後新しく入力され
たアナログ信号にＵＰ／ ＤＯＷＮカウンタが追従する
までに時間がかかり、アナログ入力信号の切替周期が短
い場合には、ＵＰ／ＤＯＷＮカウンタが追従する前に別
なアナログ信号に切り替わってしまい、正確なＡ／Ｄ変
換かでざなくなるという致命的な欠点ともなる。
数するので、第３図の破線Ｂの直線のごとく、変換を開
始してからアナログ人力Ａに追従するまでｎビットのカ
ウンタの場合１〜２ｎクロツク必要となり、ビット数が
増加するに従い追従するまでの時間の最大値は指数的に
長くなる欠点があった。またこの欠点は、いくつかの電
圧の異なるアナログ信号を一定時間ずつ切り替えて、Ａ
／Ｄ変換しようとする場合、切り替え後新しく入力され
たアナログ信号にＵＰ／ ＤＯＷＮカウンタが追従する
までに時間がかかり、アナログ入力信号の切替周期が短
い場合には、ＵＰ／ＤＯＷＮカウンタが追従する前に別
なアナログ信号に切り替わってしまい、正確なＡ／Ｄ変
換かでざなくなるという致命的な欠点ともなる。
（発明の課題）５．。
本発明の目的は、これらの欠点を除去するため、Ａ／１
〕変換開始からＵＰ／ＤＯＷＮカウンタがアナログ入力
信号に追従するまでの時間を短縮したもので、その特徴
は、アップ／ダウンカウンタと、該カウンタの出力をア
ナログ電圧に変換するＤ／Ａコンバータと、該カウンタ
の出力に接続されディジタル出力を与える出力端子と、
入力端子のアナログ電圧と前記Ｄ／Ａコンバータの出力
のアナログ電圧を比較しその結果により前記カウンタを
制御する電圧比較器と、前記カウンタの歩進のためのク
ロック信号を提供する手段とを有するＡ／Ｄ変換器にお
いて、前記電圧比較器の出力が反転したことを検出する
反転検出器と、該反転検出器の出力に従って前記クロッ
ク信号の前記カウンタへの入力ビット位置を切り替える
クロック切替回路が具備されるごときＡ／Ｄ変換器にあ
る。
〕変換開始からＵＰ／ＤＯＷＮカウンタがアナログ入力
信号に追従するまでの時間を短縮したもので、その特徴
は、アップ／ダウンカウンタと、該カウンタの出力をア
ナログ電圧に変換するＤ／Ａコンバータと、該カウンタ
の出力に接続されディジタル出力を与える出力端子と、
入力端子のアナログ電圧と前記Ｄ／Ａコンバータの出力
のアナログ電圧を比較しその結果により前記カウンタを
制御する電圧比較器と、前記カウンタの歩進のためのク
ロック信号を提供する手段とを有するＡ／Ｄ変換器にお
いて、前記電圧比較器の出力が反転したことを検出する
反転検出器と、該反転検出器の出力に従って前記クロッ
ク信号の前記カウンタへの入力ビット位置を切り替える
クロック切替回路が具備されるごときＡ／Ｄ変換器にあ
る。
（発明の構成及び作用）
第２図は本発明の一実施例を示すブロック図であり、１
０は電圧比較器３の出力が反転したことを検出し、信号
線１１に論理Ｉ＋ １ ＋＋を出力する反転検出器、１
２はスイッチ、６手段１３及び１４を有し、信号線１１
に論理“′１″が出力されるときクロック信号を後述す
る上位ＵＰ／ＤＯＷＮカウンタ１８Ｉ５に供給し、信号
線１１に論理“°０″が出力されているときクロック信
号を後述する下位ＵＰ／ＤＯＷＮカウンタ１８ａに供給
するクロック切替回路、１５は下位ＵＰ ／ ＤＯ’Ｗ
Ｎカウンタ］８ａのキャリー出力線、１６は上位ＵＩ）
／ｉ）Ｏ’ＷＮカウンタ１８ｂのクロック入力線、１７
はＡ／Ｄ変換開始用信号の入力端子、１８ａは入力端子
１７から入力されたＡ／Ｄ変換開始用信号により設定器
１．９ ａの設定値がプリセットされる下位ＵＰ／Ｉ）
ＯＷＮカウンタ、］、８ｂは入力端子１７から入力され
たＡ／Ｄ変換開始用信号により設定器１．９ｂの設定値
がプリセットされる上位［ＪＰ／ＤＯＷＮカウンタであ
る。
０は電圧比較器３の出力が反転したことを検出し、信号
線１１に論理Ｉ＋ １ ＋＋を出力する反転検出器、１
２はスイッチ、６手段１３及び１４を有し、信号線１１
に論理“′１″が出力されるときクロック信号を後述す
る上位ＵＰ／ＤＯＷＮカウンタ１８Ｉ５に供給し、信号
線１１に論理“°０″が出力されているときクロック信
号を後述する下位ＵＰ／ＤＯＷＮカウンタ１８ａに供給
するクロック切替回路、１５は下位ＵＰ ／ ＤＯ’Ｗ
Ｎカウンタ］８ａのキャリー出力線、１６は上位ＵＩ）
／ｉ）Ｏ’ＷＮカウンタ１８ｂのクロック入力線、１７
はＡ／Ｄ変換開始用信号の入力端子、１８ａは入力端子
１７から入力されたＡ／Ｄ変換開始用信号により設定器
１．９ ａの設定値がプリセットされる下位ＵＰ／Ｉ）
ＯＷＮカウンタ、］、８ｂは入力端子１７から入力され
たＡ／Ｄ変換開始用信号により設定器１．９ｂの設定値
がプリセットされる上位［ＪＰ／ＤＯＷＮカウンタであ
る。
第２図の実施例の具体的動作について説明する。
アナログ入力端子１にアナログ入力信号が入り、Ａ／Ｄ
変換が開始されるときに、Ａ／Ｄ変換開始信号端子１７
にパルス状のＡ／Ｄ変換開始信号が入力される。このＡ
／Ｉ）変換開始信号は、反転検出器１０をリセット状態
にし、更にＵＰ／］）ＯＷＮカウンタ１８ａ、１８ｂを
それぞれ設定器１９ａ、１９ｂの設定値にセットする。
変換が開始されるときに、Ａ／Ｄ変換開始信号端子１７
にパルス状のＡ／Ｄ変換開始信号が入力される。このＡ
／Ｉ）変換開始信号は、反転検出器１０をリセット状態
にし、更にＵＰ／］）ＯＷＮカウンタ１８ａ、１８ｂを
それぞれ設定器１９ａ、１９ｂの設定値にセットする。
セット後ＵＰ／ＤＯＷＮカウンタ１８ａ。
１８ｂは、このセットされた値からＵＰ／ＤＯＷＮを開
始する。前記ＵＰ／ＤＯＷＮカウンタ１８ａ、１８ｂに
セットされる値は任意であるが、一般的には、該カウン
タの可変範囲の中間の値をセラトスる方が、アナログ入
力信号の最大値、最小値に対して追従するまでの時間を
短縮できるので有益である。反転検出器１０がリセット
状態になると、スイッチ手段１３ 、１４は実線で示し
た方向にスイッチされる。なお、スイッチ手段１３ 、
１４は、ＡＮＤ又はＯＲのゲート回路によっても簡単に
実現される。このスイッチ状態において、クロック入力
端子２から入力されるクロック信号は、ＵＰ／ＤＯＷＮ
カウンタ１８ａには入力されず、ＴＪＰ／ＤＯ’ＷＮカ
ウンタ１８ｂに直接入力される。従って、ＵＰ ／ＤＯ
ＷＮカウンタ１８ａはカウンタ動作をせず、’ＵＰ／Ｄ
ＯＷＮカウンタ１８ｂのみクロック信号によりＵＰ／Ｄ
ＯＷＮカウント動作をする。次に反転検出器が後述する
方法等で、アナログ入力端子１からの信号にＤ／Ａ変換
器７の出力が追従したことを検出した場合、出力はセッ
ト状態となり、スイッチ手段１３．１４は破線、で示し
た方向にスイッチされる。このスイッチ状態では、クロ
ック端子２から入力されるクロック信号はＵＰ／ＤＯＷ
Ｎカウンタ１８ａニ入力サレ、′Ｕ１）ＺＤＯｗＮカウ
ンタ１８ｂのクロック入力線】６には、げＰ／Ｉ）ＯＷ
Ｎカウンタ１８ａのキャリー出力線１５が接続され、第
１図で示されたＵＰ／ＤＯＷＮカウンタ５と同じ動作を
行う。
始する。前記ＵＰ／ＤＯＷＮカウンタ１８ａ、１８ｂに
セットされる値は任意であるが、一般的には、該カウン
タの可変範囲の中間の値をセラトスる方が、アナログ入
力信号の最大値、最小値に対して追従するまでの時間を
短縮できるので有益である。反転検出器１０がリセット
状態になると、スイッチ手段１３ 、１４は実線で示し
た方向にスイッチされる。なお、スイッチ手段１３ 、
１４は、ＡＮＤ又はＯＲのゲート回路によっても簡単に
実現される。このスイッチ状態において、クロック入力
端子２から入力されるクロック信号は、ＵＰ／ＤＯＷＮ
カウンタ１８ａには入力されず、ＴＪＰ／ＤＯ’ＷＮカ
ウンタ１８ｂに直接入力される。従って、ＵＰ ／ＤＯ
ＷＮカウンタ１８ａはカウンタ動作をせず、’ＵＰ／Ｄ
ＯＷＮカウンタ１８ｂのみクロック信号によりＵＰ／Ｄ
ＯＷＮカウント動作をする。次に反転検出器が後述する
方法等で、アナログ入力端子１からの信号にＤ／Ａ変換
器７の出力が追従したことを検出した場合、出力はセッ
ト状態となり、スイッチ手段１３．１４は破線、で示し
た方向にスイッチされる。このスイッチ状態では、クロ
ック端子２から入力されるクロック信号はＵＰ／ＤＯＷ
Ｎカウンタ１８ａニ入力サレ、′Ｕ１）ＺＤＯｗＮカウ
ンタ１８ｂのクロック入力線】６には、げＰ／Ｉ）ＯＷ
Ｎカウンタ１８ａのキャリー出力線１５が接続され、第
１図で示されたＵＰ／ＤＯＷＮカウンタ５と同じ動作を
行う。
ここで、ＵＰ／ＤＯＷＮカウンタ１８ａを最小ビット側
としてｍビット、ＵＰ／ＤＯＷＮカウンタ１８ｂを最大
ビット側としてｎビットとする。従って本Ａ／Ｄ変換器
は、ｉ ＝ｍ −１−ｎビットの変換器となる。ここで
、反転検出器１０の出力がリセット状態のとき、すなわ
ち、スイッチ手段１．３ 、 ］、４が実線方向にスイ
ッチされているときと、反転検出器１０がセット状態の
とき、すなわちスイッチ手段１３ 、１４が破線方向に
スイッチされているときの、ＵＰ／Ｉ）ＯＷＮカウンタ
】８１〕のａｌｌｏからフルビットになるまでのカウン
トの速さを比較すると、反転検出器１０がリセット状態
のとき２ｎクロツクでフルビフ：トになるのに対し、セ
ント状態のときは２ｎ＋ｍクロック必要となり、カウン
ト速度は、反転検出器１０がリセット状態のときの方が
２ｍ倍速くなる。すなわち、Ｄ／Ａ変換器７の出力で見
ると、出力電圧の変化も反転検出器１０のリセット状態
の方が２ｍ倍速いととを意味し、アナログ入力信号に対
しＤ／Ａ変換器７の出力が、非常に短時間で追従できる
方法を与える。しかし、追従性が速くなったこととは逆
に、下位のＵＰ／ＤＯＷＮカウンタ１．８ ａの動作を
無視し、クロック入力をＵＰ／ＤＯＷＮカウンタ５１）
に入力したことにより、１ビット当りのＤ／Ａ変換器の
変化量は２ｍ倍持つ。従って、第１図に示したような従
来の回路と同等な変換精度を持たせるためには、Ｄ／Ａ
変換器７の出力がアナログ入力信号に追従したことを検
出して、クロック信号なｔＪＰ／ＤＯＷＮカウンタ５ａ
に入力した状態、すなわちスイッチ手段１３゜１４が破
線の状態にしてやればよい。ここに反転検出器１０の必
要性が生ずるが、この検出方法について一例を示す。
□ Ａ、／Ｄ変換の開始時、端子１７−より入力されるＡ／
Ｄ変換開始信号により追従検出回路１０がリセット状態
になり、Ｄ／Ａ変換器７の出力は高速（７） 入力 でアナロ′？イ号を追い始めることは前述した通りであ
る。ここで、Ｄ／Ａ変換器７の出力がアナログ入力信号
に追いつき更に追いこすと、電圧比較器３の出力は反転
し、ＵＰ／ＤＯ’ＷＮカウンタ１８ｂもＵＰからＤＯＷ
Ｎ又はＤＯＷＮからＵＰへと反転する。
としてｍビット、ＵＰ／ＤＯＷＮカウンタ１８ｂを最大
ビット側としてｎビットとする。従って本Ａ／Ｄ変換器
は、ｉ ＝ｍ −１−ｎビットの変換器となる。ここで
、反転検出器１０の出力がリセット状態のとき、すなわ
ち、スイッチ手段１．３ 、 ］、４が実線方向にスイ
ッチされているときと、反転検出器１０がセット状態の
とき、すなわちスイッチ手段１３ 、１４が破線方向に
スイッチされているときの、ＵＰ／Ｉ）ＯＷＮカウンタ
】８１〕のａｌｌｏからフルビットになるまでのカウン
トの速さを比較すると、反転検出器１０がリセット状態
のとき２ｎクロツクでフルビフ：トになるのに対し、セ
ント状態のときは２ｎ＋ｍクロック必要となり、カウン
ト速度は、反転検出器１０がリセット状態のときの方が
２ｍ倍速くなる。すなわち、Ｄ／Ａ変換器７の出力で見
ると、出力電圧の変化も反転検出器１０のリセット状態
の方が２ｍ倍速いととを意味し、アナログ入力信号に対
しＤ／Ａ変換器７の出力が、非常に短時間で追従できる
方法を与える。しかし、追従性が速くなったこととは逆
に、下位のＵＰ／ＤＯＷＮカウンタ１．８ ａの動作を
無視し、クロック入力をＵＰ／ＤＯＷＮカウンタ５１）
に入力したことにより、１ビット当りのＤ／Ａ変換器の
変化量は２ｍ倍持つ。従って、第１図に示したような従
来の回路と同等な変換精度を持たせるためには、Ｄ／Ａ
変換器７の出力がアナログ入力信号に追従したことを検
出して、クロック信号なｔＪＰ／ＤＯＷＮカウンタ５ａ
に入力した状態、すなわちスイッチ手段１３゜１４が破
線の状態にしてやればよい。ここに反転検出器１０の必
要性が生ずるが、この検出方法について一例を示す。
□ Ａ、／Ｄ変換の開始時、端子１７−より入力されるＡ／
Ｄ変換開始信号により追従検出回路１０がリセット状態
になり、Ｄ／Ａ変換器７の出力は高速（７） 入力 でアナロ′？イ号を追い始めることは前述した通りであ
る。ここで、Ｄ／Ａ変換器７の出力がアナログ入力信号
に追いつき更に追いこすと、電圧比較器３の出力は反転
し、ＵＰ／ＤＯ’ＷＮカウンタ１８ｂもＵＰからＤＯＷ
Ｎ又はＤＯＷＮからＵＰへと反転する。
従って、Ｄ／Ａ変換器７の出力もこれに応じて反対方向
に変化し、再度アナログ入力信号をクロスし、電圧比較
器３の出力が再び反転する。この動作を繰り返しながら
、Ｄ／Ａ変換器７の出力がアナログ入力を追従していく
ことは、第１図の説明でも述べた通りである。すなわち
言いかえれば、電圧比較器３が反転動作を行ったという
ことは、Ｄ／Ａ変換器７の出力がアナログ入力信号を追
従し始めたということになり、追従検量としては、この
電圧比較器３０反転動作を検出すればよい。
に変化し、再度アナログ入力信号をクロスし、電圧比較
器３の出力が再び反転する。この動作を繰り返しながら
、Ｄ／Ａ変換器７の出力がアナログ入力を追従していく
ことは、第１図の説明でも述べた通りである。すなわち
言いかえれば、電圧比較器３が反転動作を行ったという
ことは、Ｄ／Ａ変換器７の出力がアナログ入力信号を追
従し始めたということになり、追従検量としては、この
電圧比較器３０反転動作を検出すればよい。
具体的には、エッヂトリガのクロック入力端子をもつフ
リップフロップ又はカウンタに、電圧比較器３の出力を
クロック信号として入力してやることにより簡単に実現
できる。また、電圧比較器３の出力を微分することによ
り反転動作をパルスと（８） してとり出し、このパルスでフリップフロップ等をセッ
トすることによっても実現可能である。
リップフロップ又はカウンタに、電圧比較器３の出力を
クロック信号として入力してやることにより簡単に実現
できる。また、電圧比較器３の出力を微分することによ
り反転動作をパルスと（８） してとり出し、このパルスでフリップフロップ等をセッ
トすることによっても実現可能である。
以上説明したように前記実施例では、Ａ／Ｄ変換開始直
後は、アナログ入力信号に対して、その計数値がディジ
タル出力となるＵＰ／ＤＯＷＮカウンタが高速で追従で
きるよう動作し、追従後はＡ／Ｄ変換精度が上がるよう
に動作するので、結果的に高速高精度のＡ／Ｄ変換器が
得られる。
後は、アナログ入力信号に対して、その計数値がディジ
タル出力となるＵＰ／ＤＯＷＮカウンタが高速で追従で
きるよう動作し、追従後はＡ／Ｄ変換精度が上がるよう
に動作するので、結果的に高速高精度のＡ／Ｄ変換器が
得られる。
第３図は、アナログ入力信号に対して、Ｄ／Ａ変換器出
力がどのように追従するかを具体的に示したものである
。図中において、Ａは第１図及び第２図アナログ入力端
子１に入力されるアナログ入力信号を示し、Ｂは第１図
従来の回路におけるＤ／Ａ変換器７の出力、Ｃは第２図
の本発明の実施例におけるＤ／Ａ変換器７の出力を示す
。また、Ｄは信号Ａ、Ｂ、Ｃの可変範囲の上限を示す。
力がどのように追従するかを具体的に示したものである
。図中において、Ａは第１図及び第２図アナログ入力端
子１に入力されるアナログ入力信号を示し、Ｂは第１図
従来の回路におけるＤ／Ａ変換器７の出力、Ｃは第２図
の本発明の実施例におけるＤ／Ａ変換器７の出力を示す
。また、Ｄは信号Ａ、Ｂ、Ｃの可変範囲の上限を示す。
なお本発明は前記実施例に限らず、例えば、下位ＴＪＰ
／ＤＯＷＮカウンタと上位ＵＰ／ ＤＯＷＮ カラ：／
タにプリセットできないＵＰ／ＤＯＷＮカウンタを使
用してもよい。また、反転検出器としてカウンタをを用
いると、次のような利点が生じる。すなわち、カウンタ
を用いて、電圧比較器出力の反転が２回又はそれ以上の
回数生じたときに反転検出信号を出力するようにすると
、Ａ／Ｄ変換開始以前の電圧比較器出力状態が保障され
ていない場合、Ａ／Ｄ変換開始時点で発生する可能性の
ある電圧比較器出力の反転を簡単に避けることができる
。ここでカウンタとしては、フリップフロップ２ケで構
成される簡単なカウンタも含まれる。もし、フリップフ
ロップ１ケで構成したような最初の反転を検出する回路
の場合は、前記Ａ／Ｄ変換開始時の電圧比較器の反転を
防止するため、反転検出器の動作タイミングを遅らすか
、Ａ／Ｄ変換開始前に電圧比較器の出力を保障するよう
な対策をとることが望ましい。
／ＤＯＷＮカウンタと上位ＵＰ／ ＤＯＷＮ カラ：／
タにプリセットできないＵＰ／ＤＯＷＮカウンタを使
用してもよい。また、反転検出器としてカウンタをを用
いると、次のような利点が生じる。すなわち、カウンタ
を用いて、電圧比較器出力の反転が２回又はそれ以上の
回数生じたときに反転検出信号を出力するようにすると
、Ａ／Ｄ変換開始以前の電圧比較器出力状態が保障され
ていない場合、Ａ／Ｄ変換開始時点で発生する可能性の
ある電圧比較器出力の反転を簡単に避けることができる
。ここでカウンタとしては、フリップフロップ２ケで構
成される簡単なカウンタも含まれる。もし、フリップフ
ロップ１ケで構成したような最初の反転を検出する回路
の場合は、前記Ａ／Ｄ変換開始時の電圧比較器の反転を
防止するため、反転検出器の動作タイミングを遅らすか
、Ａ／Ｄ変換開始前に電圧比較器の出力を保障するよう
な対策をとることが望ましい。
（発明の効果）
本発明は、クロック信号のＵＰ／ＤＯＷＮカウンタへの
入力位置を切り替えるので、高速でかつ高精度の変換を
行うことができる。
入力位置を切り替えるので、高速でかつ高精度の変換を
行うことができる。
第１図は従来の比較追従型Ａ／Ｄ変換回路のブロック図
、第２図は本発明のＡ／Ｄ変換回路のブロック図、第３
図はアナログ入力信号に対するＤ／Ａ変換出力の追従波
形である。 図中において、１はアナログ信号入力端子、２はクロッ
ク入力端子、３は電圧比較器、５ａ及び５ｂハＵＰ／Ｄ
Ｏ′ｗＮカウンタ、７はＤ／Ａｉ換器、９はディジタル
出力端子、１０は反転検出器、］２はクロック切替回路
、１３及び１４はスイッチング手段、］７はＡ／Ｄ変換
変換回器信号端子、８ ａは下位ＵＰ／ＤＯｗＮカウン
タ、］８１）ハ上位ＵＰＺＤＯＷＮカウンタ、１９ａ及
び１９ｂは設定器である。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
、第２図は本発明のＡ／Ｄ変換回路のブロック図、第３
図はアナログ入力信号に対するＤ／Ａ変換出力の追従波
形である。 図中において、１はアナログ信号入力端子、２はクロッ
ク入力端子、３は電圧比較器、５ａ及び５ｂハＵＰ／Ｄ
Ｏ′ｗＮカウンタ、７はＤ／Ａｉ換器、９はディジタル
出力端子、１０は反転検出器、］２はクロック切替回路
、１３及び１４はスイッチング手段、］７はＡ／Ｄ変換
変換回器信号端子、８ ａは下位ＵＰ／ＤＯｗＮカウン
タ、］８１）ハ上位ＵＰＺＤＯＷＮカウンタ、１９ａ及
び１９ｂは設定器である。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
Claims (1)
- アップ／ダウンカウンタと、該カウンタの出力をアナロ
グ電圧に変換するＤ／Ａコンバータと、該カウンタの出
力に接続されディジタル出力を与える出力端子と、入力
端子のアナログ電圧と前記Ｄ／Ａコンバータの出力のア
ナログ電圧を比較しその結果により前記カウンタを制御
する電圧比較器と、前記カウンタの歩進のためのクロッ
ク信号を提供する手段とを有するＡ／Ｄ変換器において
、前記電圧比較器の出力が反転したことを検出する反転
検出器と、該反転検出器の出力に従って前記クロック信
号の前記カウンタへの入力ピット位置をきりかえるクロ
ック切替回路が具備されることを特命とするＡ／Ｄ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5549882A JPS58173917A (ja) | 1982-04-05 | 1982-04-05 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5549882A JPS58173917A (ja) | 1982-04-05 | 1982-04-05 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173917A true JPS58173917A (ja) | 1983-10-12 |
| JPS6348456B2 JPS6348456B2 (ja) | 1988-09-29 |
Family
ID=13000304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5549882A Granted JPS58173917A (ja) | 1982-04-05 | 1982-04-05 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173917A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01284118A (ja) * | 1988-05-11 | 1989-11-15 | Anarogu Debaisezu Kk | Ａ／ｄ変換回路 |
| JP2002185328A (ja) * | 2000-12-18 | 2002-06-28 | Canon Inc | Ａ／ｄ変換器及びそれを用いた固体撮像装置 |
| JP2006222782A (ja) * | 2005-02-10 | 2006-08-24 | National Univ Corp Shizuoka Univ | ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置 |
| WO2021084678A1 (ja) * | 2019-10-31 | 2021-05-06 | 日本電信電話株式会社 | Ａｄコンバータ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072158U (ja) * | 1973-11-02 | 1975-06-25 | ||
| JPS53112356U (ja) * | 1977-02-14 | 1978-09-07 | ||
| JPS53120248A (en) * | 1977-03-29 | 1978-10-20 | Mitsubishi Electric Corp | Analog-digital conversion circuit |
-
1982
- 1982-04-05 JP JP5549882A patent/JPS58173917A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072158U (ja) * | 1973-11-02 | 1975-06-25 | ||
| JPS53112356U (ja) * | 1977-02-14 | 1978-09-07 | ||
| JPS53120248A (en) * | 1977-03-29 | 1978-10-20 | Mitsubishi Electric Corp | Analog-digital conversion circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01284118A (ja) * | 1988-05-11 | 1989-11-15 | Anarogu Debaisezu Kk | Ａ／ｄ変換回路 |
| JP2002185328A (ja) * | 2000-12-18 | 2002-06-28 | Canon Inc | Ａ／ｄ変換器及びそれを用いた固体撮像装置 |
| JP4560205B2 (ja) * | 2000-12-18 | 2010-10-13 | キヤノン株式会社 | Ａ／ｄ変換器及びそれを用いた固体撮像装置 |
| JP2006222782A (ja) * | 2005-02-10 | 2006-08-24 | National Univ Corp Shizuoka Univ | ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置 |
| WO2021084678A1 (ja) * | 2019-10-31 | 2021-05-06 | 日本電信電話株式会社 | Ａｄコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348456B2 (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1493555A (en) | Decoding circuit for binary data | |
| US4506175A (en) | Digital phase comparator circuit producing sign and magnitude outputs | |
| US4354176A (en) | A-D Converter with fine resolution | |
| JPS58173917A (ja) | Ａ／ｄ変換器 | |
| US3705358A (en) | Digital prf filter | |
| GB1462617A (en) | Analogue to digital converters | |
| JPS581567B2 (ja) | 信号変換器 | |
| SU1318921A1 (ru) | Преобразователь отношени напр жений во временной интервал | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| SU684710A1 (ru) | Фазоимпульсный преобразователь | |
| SU1631509A1 (ru) | Многотактный рециркул ционный преобразователь врем - код | |
| JPS62184373A (ja) | 試験信号発生回路 | |
| JPS6029041A (ja) | 計数型ａ／ｄ変換回路 | |
| SU1270711A1 (ru) | Устройство дл контрол величины мгновенного значени переменных аналоговых сигналов | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JPS6128113B2 (ja) | ||
| SU1283962A1 (ru) | Синхронное счетное устройство | |
| SU514444A1 (ru) | Делитель частоты | |
| JPH0427040Y2 (ja) | ||
| SU580648A1 (ru) | Реверсивный счетчик импульсов | |
| SU1350841A2 (ru) | Устройство дл измерени преобладаний дискретных сигналов | |
| JPS6235709A (ja) | デジタル回路 | |
| JPH06252759A (ja) | アナログ−デジタル変換器 | |
| SU394830A1 (ru) | Преобразователь фаза—интервал времени | |
| JPS62204622A (ja) | Ｄ／ａ変換器 |