SU394830A1 - Преобразователь фаза—интервал времени - Google Patents

Преобразователь фаза—интервал времени

Info

Publication number
SU394830A1
SU394830A1 SU1661866A SU1661866A SU394830A1 SU 394830 A1 SU394830 A1 SU 394830A1 SU 1661866 A SU1661866 A SU 1661866A SU 1661866 A SU1661866 A SU 1661866A SU 394830 A1 SU394830 A1 SU 394830A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
time interval
output
phase
Prior art date
Application number
SU1661866A
Other languages
English (en)
Inventor
И. В. Карасева В. Е. Панкин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1661866A priority Critical patent/SU394830A1/ru
Application granted granted Critical
Publication of SU394830A1 publication Critical patent/SU394830A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение отиОСитс  к области счетно-решающих устройств и может быть использовано при построении аналого-цифровых преобразователей типа «вал-фаза-код и цифровых фазометров.
Известен .преобразователь фаза-1интервал времени, в котором велигчина фазового угла между двум  напр жени ми преобразуетс  в интервал времени с помощью двух пороговых устройств, каждое из которых формирует импульс в момент прохождени  соответствующего входного сигнала через нуль.
Недостатком известного устройства  вл етс  то, что точность преобразовани  определ етс  стабильностью ра-боты каждого из пороговых устройств, рассогласование которых увеличи|Вает ошибку преобразовани .
Дл  уменьшени  ошибки преобразовани  предъ вл ютс  высокие требовани  к ста:бильнасти работы пороговых устройств, вследствие чего последние представл ют собой точные, но достаточно сложные устройства.
Целью насто щего изобретени   вл етс  повышение точности работы и упрощение устройства (снижение требований к пороговому устройству).
Указанна  цель достигаетс  тем, что преобразование фаза - интервал времени осуществл етс  с помощью одного порогового устройства , которое с помощью коммутатора последовательно подключаетс  к напр жению, определ ющему «начало фазового угла, и к напр жению, определ ющему «конец фазового угла.
На чертеже приведена блок-схема предлагаемого преобразовател  фаза-интервал времени , где:
/, 2-электронные коммутаторы входных синусоидальных напр жений; 3 - пороговое
устройство; 4 - дифференцирующее устройство; 5 - пускова  схема совпадени ; 6 - стопова  схема совпадени ; 7 - пусковой триггер; S - стоповый триггер; 5-вход запуска зстройства .
На вход электронного коммутатора I поступает напр жение f/i, равное:
, sinu)/.(1)
На вход электронного коммутатора 2 постуиает напр жение Уо, равное:
и Л,, sin W.(2)
В исходнОМ состо нии до подачи импульса «Запрос (по входу 5) состо ние триггера 7
(пусковой триггер) та.ково (в это состо ние триггер 7 был установлен последним имггульсом с выхода схемы 5), что электронный коммутатор / и схема совиаденн  5 закрыты, а электронный коммутатор 2 открыт. В результате сии сондальный сигнал t/o со входа
электронного коммутатора 2 поступает на вход порогового устройства 3. Под действием входного синусоидального сигнала Vi пороговое устройство 5 за лериод напр жени  U-i переключаетс  два раза. В начале, в момент прохождени  напр жени  через нуль /2 0
dU
0, происходит срнбатьшание попри dt
роговОГО устройства, и на выходе диффереицирующего устройства 4 формируетс  импульс. Затем во второй полупериод напр жени  Uz, когда и по величине равно напр жению возврата (f/в), пороговое устройство возвраш ,аетс  в исходное состо ние. Таким образом, в исходном состо нии иа выходе ди.фференцирующего устройства в момент, когда /.2 0
при 0 в каждом периоде напр жеdt
ПИЯ f/2 будет формироватьс  импульс.
Однако три1пгер 8 последним Имлульсом с выхода схемы совпадени  6 был переведен в состо ние, при котором схема совпадени  6 закрыта. В результате в «сходном состо нии схемы совпадени  5 и 6 закрыты, и импульсы с выхода дифферевцирующего устройства на выходы преобразовател  фаза-интервал времени не поступают.
При поступлении на вход 9 импульса «Запрос триггер 7 переходит в состо ние, при котором схемы 1, 5 открыты, электронный коммутатор 2 закрыт, а на один из входов схемы 6 поступает запрещающий сигнал. От импульса «Запрос триггер 8 переходит в состо пие , при котором на вход схемы совпадени  6 поступает разрешающий сигнал. От импульса «3anpqc происходит срабатывание порогового устройства 3. Далее, в отрицательный полупериод напр жени  L/i, т. е. копда , и в момент, когда t/i - Ua, происходит возврат порогового устройства в исходное состо ние . В следующий момент времени /ь когда
Ui 0 прп - О, пороговое устройство 3
dt
сработает, на выходе дифференцирующего устройства 4 будет сформирован импульс, который , пройд  через подготавленную схему савпадепи  5, определ ет начало интервала времени , соот;ветствующего .измер емому фазовому углу. Этот же ИМпульс переводит тритгер 7 в состо ние, при котором схемы 1, 5 закрыты, электронный коммутатор 2 открыт, а на вход схемы совпадени  6 поступает разрешающий сигнал. Схема совпадени  ошрьиваетс , так
как разрешающий сигнал с выхода три-ггера 8 действует с момента подачи импульса «Запрос .
В .результате на вход порогового устройства поступает ситнал Uz, и в момент, когда 1/2. --L/B, пороговое устройство возвращаетс  в исходное состо ние. Далее в ближайший
момент времени t-i, когда Ь9 0 при -- 0,
dt
происходит срабатывание порогового устройства 3 и формирование импульса на выходе дифференцирующего устройства 4. Имрульс с выхода дифференцирующего устройства, пройд  через схему совпадени  6, определ ет окончание интервала времени соответствующего измер емому фазовому углу. Этот же имлульс переводит триггер 8 (стоповый триггер в исходное состо ние, при котором на одип из входов схемы совпадени  6 поступает запрещающий сигнал. В результате преобразователь фаза-интервал времени возвращаетс  в исходное состо ние, в котором его выходы (схемы 5, 6) закрыты (сишналами от триггеров 7, 8), и остаетс  в этом состо нии до прихода следующего и-мпульса «Запрос.
Предмет изобретени 
Преобразователь фаза-интервал времени, содержащий пороговое устройство, пусковой триггер и пусковую схему совпадени , отличающийс  тем, что, с целью по вышени  точности работы и упрощени  устройства, в него введены стоповый трИ|Ггер, стопова  схема совпадени , дифференцирующее устройство и два коммутатора аналогавых сигналов, управл ющие входы которых соединены с соответствующими выходами пускового триггера, а выходы подключены к первому входу порогового устройства, выход которого через дифференцирующее устройство соединен с первыми входами пусковой и стоповой схем совпа ни , вторые входы которых подключены « c;iответствующим выходам пускового триггера, выходы пусковой и стоповОЙ схем совпадени  соединены с нулевыми входа ми одноименных триггеров, единичные входы которых, второй вход порогового устройства и третий вход пусковой схемы совпадени  соединены со входом запуска устройства, а третий вход стоповой схемы совпадени  соединен с единичным выходом стопового триггера.
SU1661866A 1971-05-31 1971-05-31 Преобразователь фаза—интервал времени SU394830A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1661866A SU394830A1 (ru) 1971-05-31 1971-05-31 Преобразователь фаза—интервал времени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1661866A SU394830A1 (ru) 1971-05-31 1971-05-31 Преобразователь фаза—интервал времени

Publications (1)

Publication Number Publication Date
SU394830A1 true SU394830A1 (ru) 1973-08-22

Family

ID=20476819

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1661866A SU394830A1 (ru) 1971-05-31 1971-05-31 Преобразователь фаза—интервал времени

Country Status (1)

Country Link
SU (1) SU394830A1 (ru)

Similar Documents

Publication Publication Date Title
SU394830A1 (ru) Преобразователь фаза—интервал времени
US3631467A (en) Ladderless, dual mode encoder
SU400024A1 (ru) Время-импульсный пониусный преобразователь
SU450308A1 (ru) Фазовый дискриминатор
SU1674364A1 (ru) Аналого-цифровой преобразователь
SU1099386A1 (ru) Стохастический многофункциональный преобразователь аналог-код
SU411630A1 (ru)
SU1200200A1 (ru) Преобразователь отношени сопротивлений в частоту
SU1125740A1 (ru) Фазовый компаратор
SU470922A1 (ru) Устройство дл счета импульсов
SU496556A1 (ru) Частотно-импульсное множительноделительное устройство
SU913371A1 (ru) Устройство для вычисления производной 1
SU1213437A1 (ru) Цифровой фазометр
SU790295A1 (ru) Аналого-цифровой преобразователь
SU1702527A1 (ru) Устройство дл преобразовани временного интервала в напр жение
SU376890A1 (ru) Преобразователь непрерывного сигнала в импульсный
SU373885A1 (ru) Счетчик импульсов на потенциальных элементах
SU725223A1 (ru) Устройство дл проверки аналого-цифровых преобразователей
SU381038A1 (ru) Цифровой фазометр для измерения среднего значения сдвига фаз
SU1116436A1 (ru) Устройство дл ввода информации
SU415679A1 (ru)
SU377728A1 (ru) Цифровой пропорционально-интегральный
SU363213A1 (ru)
SU439807A1 (ru) Устройство дл умножени чисел, представленных фазо-импульсными кодами
SU677084A1 (ru) Устройство дл задержки импульсов